JP2596615B2 - 樹脂封止用回路基板 - Google Patents
樹脂封止用回路基板Info
- Publication number
- JP2596615B2 JP2596615B2 JP1243518A JP24351889A JP2596615B2 JP 2596615 B2 JP2596615 B2 JP 2596615B2 JP 1243518 A JP1243518 A JP 1243518A JP 24351889 A JP24351889 A JP 24351889A JP 2596615 B2 JP2596615 B2 JP 2596615B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- resin
- resin sealing
- wiring board
- transfer molding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229920005989 resin Polymers 0.000 title claims description 65
- 239000011347 resin Substances 0.000 title claims description 65
- 238000007789 sealing Methods 0.000 title claims description 46
- 238000001721 transfer moulding Methods 0.000 claims description 29
- 230000001681 protective effect Effects 0.000 claims description 22
- 238000005259 measurement Methods 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 2
- 238000000465 moulding Methods 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 description 26
- 239000000758 substrate Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000007373 indentation Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000008602 contraction Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、ICカード等に使用される薄型パッケージ構
造の樹脂封止用回路基板に関する。
造の樹脂封止用回路基板に関する。
（従来の技術） 従来、ICカードに使用される薄型パッケージの厚さは
0.5〜1mm程度であるが、近年では、更に薄型で精度の高
いパッケージ構造が要求されている。
0.5〜1mm程度であるが、近年では、更に薄型で精度の高
いパッケージ構造が要求されている。
以下、このような従来の樹脂封止用回路基板の製造方
法について、第４図を用いて説明する。
法について、第４図を用いて説明する。
まず、第４図（ａ）に示すように、印刷配線板１に凹
部２を設け、上面及び下面に配線３を施し、スルーホー
ル４を介してそれらの配線を接続する。
部２を設け、上面及び下面に配線３を施し、スルーホー
ル４を介してそれらの配線を接続する。
次に、第４図（ｂ）に示すように、接着剤５を用いて
凹部２上に半導体チップ６を固着し、ワイヤ７によって
その半導体チップ６と印刷配線板１の上面の配線３とを
接続する。
凹部２上に半導体チップ６を固着し、ワイヤ７によって
その半導体チップ６と印刷配線板１の上面の配線３とを
接続する。
次に、このようにして形成された樹脂封止用回路基板
を、第４図（ｃ）に示すように、下金型８と上金型９間
にセットする。
を、第４図（ｃ）に示すように、下金型８と上金型９間
にセットする。
次に、第４図（ｄ）に示すように、封止樹脂10を用い
たトランスファ成形により、半導体チップ６を樹脂封止
する。
たトランスファ成形により、半導体チップ６を樹脂封止
する。
また、第８図に示すような樹脂封止用回路基板の製造
方法も公知である。この種のものは、例えば特開昭58−
159号に記載されている。
方法も公知である。この種のものは、例えば特開昭58−
159号に記載されている。
まず、第８図（ａ）に示すように、印刷配線板11に凹
部を設け、上面及び下面に配線12を施し、スルーホール
13を介してそれらの配線間を接続する。
部を設け、上面及び下面に配線12を施し、スルーホール
13を介してそれらの配線間を接続する。
次に、第８図（ｂ）に示すように、接着剤14を用いて
凹部上に半導体チップ15を固着し、ワイヤ16によってそ
の半導体チップ15と印刷配線板11の上面の配線12とを接
続する。
凹部上に半導体チップ15を固着し、ワイヤ16によってそ
の半導体チップ15と印刷配線板11の上面の配線12とを接
続する。
次に、第８図（ｃ）に示すように、印刷配線板11の上
面に樹脂枠17を設ける。
面に樹脂枠17を設ける。
次に、このようにして形成された樹脂封止用回路基板
を、第８図（ｄ）に示すように、下金型18と上金型19間
にセットする。
を、第８図（ｄ）に示すように、下金型18と上金型19間
にセットする。
次に、第８図（ｅ）に示すように、封止樹脂20を用い
たトランスファ成形により、半導体チップ15を樹脂封止
する。
たトランスファ成形により、半導体チップ15を樹脂封止
する。
第12図は従来の樹脂封止用回路基板に半導体素子を搭
載したCOB（チップ・オン・ボード）の電気的測定状態
断面図である。
載したCOB（チップ・オン・ボード）の電気的測定状態
断面図である。
この図において、76はCOB、77は金属パターンの外部
接続用リード端子、78は測定用ポゴピン、79は測定用ポ
ゴピン78を固定する絶縁材である。
接続用リード端子、78は測定用ポゴピン、79は測定用ポ
ゴピン78を固定する絶縁材である。
この図に示すように、従来では外部接続用リード端子
77に測定用ポゴピン78を接触させて電気的測定を行って
いた。
77に測定用ポゴピン78を接触させて電気的測定を行って
いた。
（発明が解決しようとする課題） しかしながら、第４図に示す方法によれば、第４図の
（Ｃ）工程において、配線３が上金型９と下金型８とで
挟持されることにより、第５図（ｉ）から第５図（ii）
に示すように圧迫され、第６図に示すような配線の段切
れ3aを起こしたり、第７図に示すように、配線３面に金
型の圧痕3bが残るといった問題があった。
（Ｃ）工程において、配線３が上金型９と下金型８とで
挟持されることにより、第５図（ｉ）から第５図（ii）
に示すように圧迫され、第６図に示すような配線の段切
れ3aを起こしたり、第７図に示すように、配線３面に金
型の圧痕3bが残るといった問題があった。
また、第８図に示す方法の場合には、樹脂枠17がクョ
ション材として作用するものの、上金型19と下金型18に
よる圧力が樹脂枠17に集中的に作用するため、第９図に
示すように、前記した第６図の場合と同じような配線12
の断切れが起こったり、金型の圧痕が残るといった問題
があった。
ション材として作用するものの、上金型19と下金型18に
よる圧力が樹脂枠17に集中的に作用するため、第９図に
示すように、前記した第６図の場合と同じような配線12
の断切れが起こったり、金型の圧痕が残るといった問題
があった。
更に、従来の半導体構造では、第12図に示すように、
外部接続用リード端子77に測定用ポゴピン78を接触させ
て電気的測定を行っているため、外部接続用リード端子
77が傷が付き易いといった問題があった。
外部接続用リード端子77に測定用ポゴピン78を接触させ
て電気的測定を行っているため、外部接続用リード端子
77が傷が付き易いといった問題があった。
本発明は、以上述べた問題点を除去し、配線の損傷を
なくすと共に、薄型化を図り得る樹脂封止用回路基板を
提供することを目的とする。
なくすと共に、薄型化を図り得る樹脂封止用回路基板を
提供することを目的とする。
（課題を解決するための手段） 本発明は、上記目的を達成するために、略平行に配列
された２本の外枠と、該外枠間に位置し、サポートバー
で支持される回路配線基板を連設し、上面には保護膜が
パターニングされ、トランスファ成形により封止される
樹脂封止用回路基板において、前記回路配線基板のトラ
ンスファ成形用金型のキャビティ周辺部、ランナー部並
びに前記外枠に前記保護膜をパターニングするようにし
たものである。
された２本の外枠と、該外枠間に位置し、サポートバー
で支持される回路配線基板を連設し、上面には保護膜が
パターニングされ、トランスファ成形により封止される
樹脂封止用回路基板において、前記回路配線基板のトラ
ンスファ成形用金型のキャビティ周辺部、ランナー部並
びに前記外枠に前記保護膜をパターニングするようにし
たものである。
また、本発明は、略平行に配列された２本の外枠と、
該外枠間に位置し、サポートバーで支持される回路配線
基板を連設し、トランスファ成形により封止される樹脂
封止用回路基板において、前記回路配線基板に形成され
る導体パターンと、前記外枠に形成される測定用端子と
を有し、トランスファ成形用金型が前記導体パターン及
び測定用端子に当接するようにしたものである。
該外枠間に位置し、サポートバーで支持される回路配線
基板を連設し、トランスファ成形により封止される樹脂
封止用回路基板において、前記回路配線基板に形成され
る導体パターンと、前記外枠に形成される測定用端子と
を有し、トランスファ成形用金型が前記導体パターン及
び測定用端子に当接するようにしたものである。
（作用） 本発明によれば、上記のように、配線基板の適切な箇
所に保護膜を形成し、トランスファ成形を行うようにし
たので、金型による配線の損傷をなくすと共に、基板を
カード化した場合の剥離をなくし、薄型の樹脂封止用回
路基板を得ることができる。
所に保護膜を形成し、トランスファ成形を行うようにし
たので、金型による配線の損傷をなくすと共に、基板を
カード化した場合の剥離をなくし、薄型の樹脂封止用回
路基板を得ることができる。
また、ガラスエポキシ等からなる半導体素子搭載基板
の外部接続用端子以外の外枠部分に測定用端子を設け、
トランスファ成形用金型により配線に局部的な圧力が加
わるのを防ぎ、トランスファ成形時の配線の損傷をなく
すことができる。
の外部接続用端子以外の外枠部分に測定用端子を設け、
トランスファ成形用金型により配線に局部的な圧力が加
わるのを防ぎ、トランスファ成形時の配線の損傷をなく
すことができる。
（実施例） 以下、本発明の実施例について図面を参照しながら詳
細に説明する。
細に説明する。
第１図は本発明の第１実施例を示す樹脂封止用回路基
板の全体平面図、第２図は本発明の第１実施例を示す樹
脂封止用回路基板の構成図であり、第２図（Ａ）はその
平面図、第２図（Ｂ）はその断面図である。
板の全体平面図、第２図は本発明の第１実施例を示す樹
脂封止用回路基板の構成図であり、第２図（Ａ）はその
平面図、第２図（Ｂ）はその断面図である。
これらの図において、多連の配線基板部21に凹部22を
形成し、その凹部22に半導体素子25を搭載する。また、
従来のように、配線基板部21の表側には配線パターン2
3、裏側にはリード端子24を形成する。そして、ワイヤ2
6により半導体素子25と配線基板部21を接続し、封止樹
脂27を用いて樹脂封止する。
形成し、その凹部22に半導体素子25を搭載する。また、
従来のように、配線基板部21の表側には配線パターン2
3、裏側にはリード端子24を形成する。そして、ワイヤ2
6により半導体素子25と配線基板部21を接続し、封止樹
脂27を用いて樹脂封止する。
更に、本発明においては、トランスファ成形用金型の
キャビティ周辺部31、トランスファ成形用ゲート及びラ
ンナー部30、外枠33にそれぞれ保護膜、例えば厚さ20μ
ｍのエポキシ系樹脂からなるソルダーレジストを塗布す
る。ここで、トランスファ成形用ゲート及びランナー部
30の保護膜の幅は、ゲート幅より広く形成する。これ
は、樹脂封止後のゲート部の剥離を容易にするととも
に、ゲート剥離による基材メクル傷の発生等を防止する
ためである。
キャビティ周辺部31、トランスファ成形用ゲート及びラ
ンナー部30、外枠33にそれぞれ保護膜、例えば厚さ20μ
ｍのエポキシ系樹脂からなるソルダーレジストを塗布す
る。ここで、トランスファ成形用ゲート及びランナー部
30の保護膜の幅は、ゲート幅より広く形成する。これ
は、樹脂封止後のゲート部の剥離を容易にするととも
に、ゲート剥離による基材メクル傷の発生等を防止する
ためである。
また、保護膜を施すことにより金型の圧力が分散され
るので、配線パターン23の断切れを防止し、配線パター
ン23と基材の段差を少なくすると共に、保護膜がクッシ
ョン材になるため、封止樹脂27の流れ出しを防止するこ
とができる。
るので、配線パターン23の断切れを防止し、配線パター
ン23と基材の段差を少なくすると共に、保護膜がクッシ
ョン材になるため、封止樹脂27の流れ出しを防止するこ
とができる。
更に、トランスファ成形用金型のキャビティ周辺部31
において保護膜として用いる樹脂の注入口と略反対側の
一部に切り離し部32を設ける。このように構成すること
により、樹脂封止時において、保護膜と基材の段差が封
止時における金型のエアーベントとして機能する。
において保護膜として用いる樹脂の注入口と略反対側の
一部に切り離し部32を設ける。このように構成すること
により、樹脂封止時において、保護膜と基材の段差が封
止時における金型のエアーベントとして機能する。
次に、本発明の第１実施例の樹脂封止用回路基板の製
造方法を第３図を用いて説明する。
造方法を第３図を用いて説明する。
まず、第３図（ａ）に示すように、凹部42を有する配
線基板部41、サポートバー45及び外枠46を有する基板を
用意する。
線基板部41、サポートバー45及び外枠46を有する基板を
用意する。
次に、第３図（ｂ）に示すように、その基板のトラン
スファ成形用金型のキャビティ周辺部49、トランスファ
成形用ゲート及びランナー部48並びに前記外枠46に、保
護膜としての樹脂47を塗布してパターニングする。この
時、トランスファ成形用金型のキャビティ周辺部49にお
いて、保護膜として用いる樹脂の注入口と略反対側に切
り離し部50を形成する。なお、第３図（ｂ）′は第３図
（ｂ）のＡ−Ａ線断面図である。また、ここで、43は配
線パターン、44はスルホールである。
スファ成形用金型のキャビティ周辺部49、トランスファ
成形用ゲート及びランナー部48並びに前記外枠46に、保
護膜としての樹脂47を塗布してパターニングする。この
時、トランスファ成形用金型のキャビティ周辺部49にお
いて、保護膜として用いる樹脂の注入口と略反対側に切
り離し部50を形成する。なお、第３図（ｂ）′は第３図
（ｂ）のＡ−Ａ線断面図である。また、ここで、43は配
線パターン、44はスルホールである。
次に、第３図（ｃ）に示すように、接着剤51を用いて
配線基板部41の凹部42に半導体素子52を固着し、ワイヤ
53によって半導体素子52と配線基板部41とを接続する。
配線基板部41の凹部42に半導体素子52を固着し、ワイヤ
53によって半導体素子52と配線基板部41とを接続する。
次に、このようにして形成された樹脂封止用回路基板
を、第３図（ｄ）に示すように、上金型55と下金型54と
で挟持し、樹脂封止する。
を、第３図（ｄ）に示すように、上金型55と下金型54と
で挟持し、樹脂封止する。
次に、第３図（ｅ）に示すように、封止樹脂56を用い
たトランスファ成形によって半導体素子52を樹脂封止し
た後、トランスファ成形用ゲート及びランナー部48と外
枠46を除去する。この時、例えばトランスファ成形用ゲ
ート及びランナー部48の封止樹脂56′は、押さえ板（図
示なし）で挟持した後に折り曲げることにより、容易
に、しかも確実に剥離することができる。
たトランスファ成形によって半導体素子52を樹脂封止し
た後、トランスファ成形用ゲート及びランナー部48と外
枠46を除去する。この時、例えばトランスファ成形用ゲ
ート及びランナー部48の封止樹脂56′は、押さえ板（図
示なし）で挟持した後に折り曲げることにより、容易
に、しかも確実に剥離することができる。
第10図は本発明の第２実施例を示す樹脂封止用回路基
板の構成図であり、第10図（Ａ）はその平面図、第10図
（Ｂ）はその断面図である。
板の構成図であり、第10図（Ａ）はその平面図、第10図
（Ｂ）はその断面図である。
この実施例は、前記した実施例のように配線基板部41
へ凹部42を設けるのではなく、平坦な配線基板部60上に
半導体素子63を載置し、ワイヤ64により配線基板部60上
の配線パターン61と半導体素子63とを接続するものであ
る。また、第10図（Ａ）に示すように、トランスファ成
形用ゲート及びランナー部71、トランスファ成形用金型
のキャビティ周辺部72、及び外枠（図示なし）にはそれ
ぞれ保護膜としての樹脂を塗布する。ここで、62は配線
パターン、72′は切り離し部である。
へ凹部42を設けるのではなく、平坦な配線基板部60上に
半導体素子63を載置し、ワイヤ64により配線基板部60上
の配線パターン61と半導体素子63とを接続するものであ
る。また、第10図（Ａ）に示すように、トランスファ成
形用ゲート及びランナー部71、トランスファ成形用金型
のキャビティ周辺部72、及び外枠（図示なし）にはそれ
ぞれ保護膜としての樹脂を塗布する。ここで、62は配線
パターン、72′は切り離し部である。
第11図は本発明の第３実施例を示す樹脂封止用回路基
板に半導体素子を搭載し、モールド金型で挟んだ時の断
面図である。
板に半導体素子を搭載し、モールド金型で挟んだ時の断
面図である。
この実施例では、図に示すように、基板の裏面の配線
パターン43以外の箇所にも保護膜としての樹脂87を塗布
する。なお、その他の構成要素については、第３図
（ｄ）に示したものと同様である。
パターン43以外の箇所にも保護膜としての樹脂87を塗布
する。なお、その他の構成要素については、第３図
（ｄ）に示したものと同様である。
このように構成することにより、前記実施例において
は、樹脂封止用回路基板の上面のみしか保護膜としての
樹脂を塗布しないため、その樹脂の伸縮による回路基板
の反り（曲がり）が生じる恐れがあるが、本実施例では
これを除去することができる。
は、樹脂封止用回路基板の上面のみしか保護膜としての
樹脂を塗布しないため、その樹脂の伸縮による回路基板
の反り（曲がり）が生じる恐れがあるが、本実施例では
これを除去することができる。
第13図は本発明の第４実施例のガラスエポキシ等から
なる樹脂封止用回路基板の構成図であり、第13図（ａ）
はその表面（半導体素子搭載面）図、第13図（ｂ）はそ
の裏面（外部・続用端子面）図、第14図は第13図の樹脂
封止用回路基板に半導体素子を搭載し、モールド金型で
挟んだ時の断面図を示している。
なる樹脂封止用回路基板の構成図であり、第13図（ａ）
はその表面（半導体素子搭載面）図、第13図（ｂ）はそ
の裏面（外部・続用端子面）図、第14図は第13図の樹脂
封止用回路基板に半導体素子を搭載し、モールド金型で
挟んだ時の断面図を示している。
これらの図において、81はガラスエポキシ基材、82,8
6は配線パターン、83,83′は裏面接続用スルーホール、
84は外部接続用端子、85は回路基板の表面から上記スル
ーホール83,83′を介して枠に設けられた測定用端子、9
2は半導体素子、93は半導体素子92と回路基板とを接続
するワイヤ、94はモールド上金型、95はモールド下金型
である。
6は配線パターン、83,83′は裏面接続用スルーホール、
84は外部接続用端子、85は回路基板の表面から上記スル
ーホール83,83′を介して枠に設けられた測定用端子、9
2は半導体素子、93は半導体素子92と回路基板とを接続
するワイヤ、94はモールド上金型、95はモールド下金型
である。
ここで、回路基板の外枠に配線パターン82又は測定用
端子85を設けることにより、基板表面の配線パターン82
のメッキ厚による段差がなくなるため、モールド金型9
4,95で基板を挟んでも局部的な圧力が加わることはな
い。このため、基板の配線パターン82,86にモールド金
型94,95の圧痕がつくこともない。
端子85を設けることにより、基板表面の配線パターン82
のメッキ厚による段差がなくなるため、モールド金型9
4,95で基板を挟んでも局部的な圧力が加わることはな
い。このため、基板の配線パターン82,86にモールド金
型94,95の圧痕がつくこともない。
また、第15図に示すように、測定用端子96を樹脂封止
用回路基板の外枠の表面に形成するようにしてもよい。
用回路基板の外枠の表面に形成するようにしてもよい。
第16図は第15図に示す樹脂封止用回路基板の外枠の表
面に測定用端子を形成し、これをモールド金型で挟んだ
時の断面図である。
面に測定用端子を形成し、これをモールド金型で挟んだ
時の断面図である。
この図に示すように、樹脂封止用回路基板の表面はフ
ラットになり、モールド金型94,95による局部的圧力の
発生はなくなるので、基板の外部接続用端子に金型の圧
痕は残らない。
ラットになり、モールド金型94,95による局部的圧力の
発生はなくなるので、基板の外部接続用端子に金型の圧
痕は残らない。
ここで、電気的特性の測定において、従来では、上記
のように基板の外枠に設けた測定端子に、第12図に示し
た測定用ポゴピンを接触させて測定していたが、本発明
によれば、基板の外部接続用端子にポゴピンを接触させ
る必要がないので、端子を傷つけることはなくなる。
のように基板の外枠に設けた測定端子に、第12図に示し
た測定用ポゴピンを接触させて測定していたが、本発明
によれば、基板の外部接続用端子にポゴピンを接触させ
る必要がないので、端子を傷つけることはなくなる。
また、図示しないが、基板の下面の配線パターン以外
の箇所にダミー配線を形成するようにしてもよい。
の箇所にダミー配線を形成するようにしてもよい。
なお、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
（発明の効果） 以上、詳細に説明したように、本発明によれば、配線
基板の適切な箇所に保護膜を形成し、トランスファ成形
を行うようにしたので、以下の効果が得られる。
基板の適切な箇所に保護膜を形成し、トランスファ成形
を行うようにしたので、以下の効果が得られる。
（１）基板をカード化した場合、カードとの密着性が向
上し、品質の向上及び安定化を図ることができる。
上し、品質の向上及び安定化を図ることができる。
（２）基板の貼り合わせがないため、基板の厚さを低減
できると共に、精度も良くなり、コストも安価になる。
できると共に、精度も良くなり、コストも安価になる。
（３）保護膜がクッション材となり、かつ封止時におけ
る樹脂の流れ出しを防ぐことができる。
る樹脂の流れ出しを防ぐことができる。
（４）金型の圧力による配線面への圧痕がなくなる。
（５）樹脂の注入口と略反対側に保護膜の切り離し部を
形成してエアーベントとしたので、ボイド等の発生を低
減し、安定した樹脂封止を行うことができる。
形成してエアーベントとしたので、ボイド等の発生を低
減し、安定した樹脂封止を行うことができる。
更に、トランファ成形用金型が、回路配線基板に形成
される導体パターンと、外枠に形成される測定用端子又
は導体パターンに当接するようにしたので、 （１）半導体素子面を樹脂封止する際、回路基板表面の
導体パターン部と外枠とのメッキ厚による段差がなくな
るため、金型の圧力による基板端子面への圧痕がなくな
る。
される導体パターンと、外枠に形成される測定用端子又
は導体パターンに当接するようにしたので、 （１）半導体素子面を樹脂封止する際、回路基板表面の
導体パターン部と外枠とのメッキ厚による段差がなくな
るため、金型の圧力による基板端子面への圧痕がなくな
る。
（２）基板の外枠に設けた測定端子により電気的特性試
験等を行うことができるため、外部接続用端子が傷つく
ことがなくなる。
験等を行うことができるため、外部接続用端子が傷つく
ことがなくなる。
第１図は本発明の第１実施例を示す樹脂封止用回路基板
の全体平面図、第２図はその樹脂封止用回路基板の構成
図、第３図は本発明の第１実施例を示す樹脂封止用回路
基板の製造工程図、第４図は従来の樹脂封止用回路基板
の製造工程図、第５図は第４図の（ｃ）工程詳細図、第
６図は第５図のＡ部拡大図、第７図はその樹脂封止用回
路基板の上面図、第８図は従来の他の樹脂封止用回路基
板の製造工程図、第９図は第８図のＢ部拡大図、第10図
は本発明の第２実施例を示す樹脂封止用回路基板の構成
図、第11図は本発明の第３実施例を示す樹脂封止用回路
基板の断面図、第12図は従来の樹脂封止用回路基板に半
導体素子を搭載したCOB（チップ・オン・ボード）の電
気的測定状態断面図、第13図は本発明の第４実施例を示
す樹脂封止用回路基板の構成図、第14図は第13図の回路
基板に半導体素子を搭載しモールド金型で挟んだ時断面
図、第15図は本発明の第５実施例を示す樹脂封止用回路
基板の表面図、第16図は第15図の回路基板に半導体素子
を搭載しモールド金型で挟んだ時の断面図である。 21,41,60……配線基板部、22,42……凹部、23,43,61,6
2,82,86……配線パターン、24……リード端子、25,52,6
3,92……半導体素子、26,53,64,93……ワイヤ、27,56,5
6′……封止樹脂、30,48,71……トランスファ成形用ゲ
ート及びランナー部、31,49,72……金型のキャビティ周
辺部、32,50,72′……切り離し部、33,46……外枠、44,
83,83′……スルーホール、45……サポートバー、47,87
……保護膜（樹脂）、51……接着剤、54,95……下金
型、55,94……上金型、81……ガラスエポキシ基材、84
……外部接続用端子、85,96……測定用端子。
の全体平面図、第２図はその樹脂封止用回路基板の構成
図、第３図は本発明の第１実施例を示す樹脂封止用回路
基板の製造工程図、第４図は従来の樹脂封止用回路基板
の製造工程図、第５図は第４図の（ｃ）工程詳細図、第
６図は第５図のＡ部拡大図、第７図はその樹脂封止用回
路基板の上面図、第８図は従来の他の樹脂封止用回路基
板の製造工程図、第９図は第８図のＢ部拡大図、第10図
は本発明の第２実施例を示す樹脂封止用回路基板の構成
図、第11図は本発明の第３実施例を示す樹脂封止用回路
基板の断面図、第12図は従来の樹脂封止用回路基板に半
導体素子を搭載したCOB（チップ・オン・ボード）の電
気的測定状態断面図、第13図は本発明の第４実施例を示
す樹脂封止用回路基板の構成図、第14図は第13図の回路
基板に半導体素子を搭載しモールド金型で挟んだ時断面
図、第15図は本発明の第５実施例を示す樹脂封止用回路
基板の表面図、第16図は第15図の回路基板に半導体素子
を搭載しモールド金型で挟んだ時の断面図である。 21,41,60……配線基板部、22,42……凹部、23,43,61,6
2,82,86……配線パターン、24……リード端子、25,52,6
3,92……半導体素子、26,53,64,93……ワイヤ、27,56,5
6′……封止樹脂、30,48,71……トランスファ成形用ゲ
ート及びランナー部、31,49,72……金型のキャビティ周
辺部、32,50,72′……切り離し部、33,46……外枠、44,
83,83′……スルーホール、45……サポートバー、47,87
……保護膜（樹脂）、51……接着剤、54,95……下金
型、55,94……上金型、81……ガラスエポキシ基材、84
……外部接続用端子、85,96……測定用端子。
Claims (5)
- 【請求項１】略平行に配列された２本の外枠と、該外枠
間に位置し、サポートバーで支持される回路配線基板を
連設し、上面には保護膜がパターニングされ、トランス
ファ成形により封止される樹脂封止用回路基板におい
て、 前記回路配線基板のトランスファ成形用金型のキャビテ
ィ周辺部、ランナー部並びに前記外枠に、前記保護膜を
パターニングすることを特徴とする樹脂封止用回路基
板。 - 【請求項２】前記トランスファ成形用金型のキャビティ
周辺の保護膜の樹脂の注入口と略反対側に保護膜の切り
離し部を形成するようにしたことを特徴とする請求項１
記載の樹脂封止用回路基板。 - 【請求項３】略平行に配列された２本の外枠と、該外枠
間に位置し、サポートバーで支持される回路配線基板を
連設し、上面には保護膜がパターニングされ、トランス
ファ成形により封止される樹脂封止用回路基板におい
て、 前記回路配線基板のトランスファ成形用金型のキャビテ
ィ周辺部、ランナー部並びに前記外枠、更に、前記回路
配線基板の裏面の配線パターン以外の箇所に、前記保護
膜をパターニングすることを特徴とする樹脂封止用回路
基板。 - 【請求項４】略平行に配列された２本の外枠と、該外枠
間に位置し、サポートバーで支持される回路配線基板を
連設し、トランスファ成形により封止される樹脂封止用
回路基板において、 （ａ）前記回路配線基板に形成される導体パターンと、 （ｂ）前記外枠に形成される測定用端子とを有し、 （ｃ）トランスファ成形用金型が前記導体パターン及び
測定用端子に当接することを特徴とする樹脂封止用回路
基板。 - 【請求項５】略平行に配列された２本の外枠と、該外枠
間に位置し、サポートバーで支持される回路配線基板を
連設し、トランスファ成形により封止される樹脂封止用
回路基板において、 （ａ）前記回路配線基板に形成される第１の導体パター
ンと、 （ｂ）前記外枠に形成される第２の導体パターンとを有
し、 （ｃ）トランスファ成形用金型が前記第１及び第２の導
体パターンに当接することを特徴とする樹脂封止用回路
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1243518A JP2596615B2 (ja) | 1989-02-08 | 1989-09-21 | 樹脂封止用回路基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-27385 | 1989-02-08 | ||
| JP2738589 | 1989-02-08 | ||
| JP1243518A JP2596615B2 (ja) | 1989-02-08 | 1989-09-21 | 樹脂封止用回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH031560A JPH031560A (ja) | 1991-01-08 |
| JP2596615B2 true JP2596615B2 (ja) | 1997-04-02 |
Family
ID=26365299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1243518A Expired - Fee Related JP2596615B2 (ja) | 1989-02-08 | 1989-09-21 | 樹脂封止用回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596615B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0883866A (ja) * | 1994-07-15 | 1996-03-26 | Shinko Electric Ind Co Ltd | 片面樹脂封止型半導体装置の製造方法及びこれに用いるキャリアフレーム |
| US5677246A (en) * | 1994-11-29 | 1997-10-14 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor devices |
| JPH0964240A (ja) | 1995-08-25 | 1997-03-07 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JP4118353B2 (ja) | 1996-10-11 | 2008-07-16 | 株式会社デンソー | 樹脂封止型半導体装置の製造方法およびモールド金型 |
| US5982625A (en) * | 1998-03-19 | 1999-11-09 | Advanced Semiconductor Engineering, Inc. | Semiconductor packaging device |
| US6372553B1 (en) * | 1998-05-18 | 2002-04-16 | St Assembly Test Services, Pte Ltd | Disposable mold runner gate for substrate based electronic packages |
| KR100789951B1 (ko) * | 2006-06-09 | 2008-01-03 | 엘지전자 주식회사 | 발광 유닛 제작 장치 및 방법 |
| KR100857916B1 (ko) * | 2008-01-22 | 2008-09-10 | (주) 지오시스 | 토양 고화재 및 이를 이용한 연약지반 처리공법 |
| JP5103450B2 (ja) * | 2009-08-25 | 2012-12-19 | スタンレー電気株式会社 | Ｌｅｄユニット及びその製造方法 |
-
1989
- 1989-09-21 JP JP1243518A patent/JP2596615B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH031560A (ja) | 1991-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5286679A (en) | Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer | |
| JP3827497B2 (ja) | 半導体装置の製造方法 | |
| JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH03165545A (ja) | 高性能オーバーモールド型電子デバイス及びその製造方法 | |
| US7141868B2 (en) | Flash preventing substrate and method for fabricating the same | |
| JP3332654B2 (ja) | 半導体装置用基板、半導体装置および半導体装置の製造方法 | |
| KR19980042617A (ko) | 웨이퍼 레벨 패키징 | |
| US5250470A (en) | Method for manufacturing a semiconductor device with corrosion resistant leads | |
| JP2895022B2 (ja) | チップスケールパッケージの製造方法 | |
| JP2596615B2 (ja) | 樹脂封止用回路基板 | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH0394460A (ja) | 半導体装置およびその製造方法 | |
| JP3274343B2 (ja) | 半導体装置 | |
| KR100237895B1 (ko) | 저가 수지 몰드 반도체 장치 | |
| JPH0789280A (ja) | Ｉｃモジュール | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JP3293202B2 (ja) | 半導体装置及びその製造方法 | |
| JP3359824B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JP2000124237A (ja) | 半導体素子搭載用基板とそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| KR100195507B1 (ko) | 박형 반도체 칩 패키지 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |