JPH11111738A - Ｃｏｂ及びｃｏｂの製造方法，半導体素子及び半導体素子の製造方法 - Google Patents
Ｃｏｂ及びｃｏｂの製造方法，半導体素子及び半導体素子の製造方法Info
- Publication number
- JPH11111738A JPH11111738A JP29169597A JP29169597A JPH11111738A JP H11111738 A JPH11111738 A JP H11111738A JP 29169597 A JP29169597 A JP 29169597A JP 29169597 A JP29169597 A JP 29169597A JP H11111738 A JPH11111738 A JP H11111738A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- manufacturing
- metal plating
- sealing
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＣＯＢの製造に必要な工数を減らす。
【解決手段】 絶縁樹脂基板１に凹部を形成し，この凹
部内に接着材４を用いて半導体素子３を埋め込む。パッ
ド３ａ以外の半導体素子３の表面を絶縁膜５で被覆す
る。その後無電界金属メッキ６，電界金属メッキ７を順
次施し，これらメッキ部に対してエッチング等で回路パ
ターンを形成する。その後外部端子部となる非封止部８
ａ以外を封止用絶縁樹脂８で封止する。非封止部８ａに
電界金属メッキ９を施し外部端子部９ａを形成する。
部内に接着材４を用いて半導体素子３を埋め込む。パッ
ド３ａ以外の半導体素子３の表面を絶縁膜５で被覆す
る。その後無電界金属メッキ６，電界金属メッキ７を順
次施し，これらメッキ部に対してエッチング等で回路パ
ターンを形成する。その後外部端子部となる非封止部８
ａ以外を封止用絶縁樹脂８で封止する。非封止部８ａに
電界金属メッキ９を施し外部端子部９ａを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は，プリント基板上に
半導体素子（チップ）を直接取り付けたＣＯＢ（Chip O
n Board）及びＣＯＢの製造方法，さらには基板に実装
する半導体素子（チップ）及び該半導体素子の製造方法
に関するものである。
半導体素子（チップ）を直接取り付けたＣＯＢ（Chip O
n Board）及びＣＯＢの製造方法，さらには基板に実装
する半導体素子（チップ）及び該半導体素子の製造方法
に関するものである。
【０００２】
【従来の技術】図１５に示したように，従来のＣＯＢ１
００を製造するにあたっては，絶縁樹脂基板１０１の上
に，接着材１０２を塗布した後，半導体素子１０３をボ
ンディングし，その後半導体素子１０３におけるパッド
１０４と，絶縁樹脂基板１０１上に形成したインナーリ
ード１０５における所定の接続部との間を接合用金属細
線１０６で配線する。その後適宜の成形金型材をはめ，
未だ硬化しておらず流動性を有する，例えば溶融状態の
封止用絶縁樹脂１０７を，当該成形金型内のキャビティ
に注入し硬化させて封止した構造を有している。
００を製造するにあたっては，絶縁樹脂基板１０１の上
に，接着材１０２を塗布した後，半導体素子１０３をボ
ンディングし，その後半導体素子１０３におけるパッド
１０４と，絶縁樹脂基板１０１上に形成したインナーリ
ード１０５における所定の接続部との間を接合用金属細
線１０６で配線する。その後適宜の成形金型材をはめ，
未だ硬化しておらず流動性を有する，例えば溶融状態の
封止用絶縁樹脂１０７を，当該成形金型内のキャビティ
に注入し硬化させて封止した構造を有している。
【０００３】
【発明が解決しようとする課題】しかしながらこのよう
な従来のＣＯＢ１００の製造方法では，（１）絶縁樹脂
基板１０１上にインナーリード１０５やその他の配線パ
ターンを施して，プリント配線基板を製造する工程と，
（２）当該プリント配線基板に半導体素子１０３を実装
する工程とが分かれているため，工数が多くかかってい
る。しかも，溶融状態の封止用絶縁樹脂１０７の金型内
への注入によるモールディング成形時に，接合用金属細
線１０６が樹脂の注入圧力の影響で押されたり，流れて
しまい（いわゆるワイヤ流れ），接合用金属細線１０６
がインナーリード１０５から剥がれたり，断線するおそ
れがある。
な従来のＣＯＢ１００の製造方法では，（１）絶縁樹脂
基板１０１上にインナーリード１０５やその他の配線パ
ターンを施して，プリント配線基板を製造する工程と，
（２）当該プリント配線基板に半導体素子１０３を実装
する工程とが分かれているため，工数が多くかかってい
る。しかも，溶融状態の封止用絶縁樹脂１０７の金型内
への注入によるモールディング成形時に，接合用金属細
線１０６が樹脂の注入圧力の影響で押されたり，流れて
しまい（いわゆるワイヤ流れ），接合用金属細線１０６
がインナーリード１０５から剥がれたり，断線するおそ
れがある。
【０００４】本発明はかかる点に鑑みてなされたもので
あり，絶縁基板上に半導体素子を実装する工程と，プリ
ント配線基板を製造する工程とを連続して一括して行え
るＣＯＢの新規な構造，及び当該ＣＯＢの製造方法を提
供して，前記問題の解決を図ることを第１の目的として
いる。また本発明は，このようなＣＯＢの構造，及びＣ
ＯＢの製造方法を，基板に実装されるチップ自体に応用
した半導体素子，並びに半導体素子の製造工程を提供
し，もってチップの基板への実装を改善することを第２
の目的としている。
あり，絶縁基板上に半導体素子を実装する工程と，プリ
ント配線基板を製造する工程とを連続して一括して行え
るＣＯＢの新規な構造，及び当該ＣＯＢの製造方法を提
供して，前記問題の解決を図ることを第１の目的として
いる。また本発明は，このようなＣＯＢの構造，及びＣ
ＯＢの製造方法を，基板に実装されるチップ自体に応用
した半導体素子，並びに半導体素子の製造工程を提供
し，もってチップの基板への実装を改善することを第２
の目的としている。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め，請求項１によれば，絶縁基板上に半導体素子が実装
され，かつ該半導体素子の外側が封止用絶縁樹脂で封止
されるＣＯＢにおいて，絶縁基板上に形成された凹部に
半導体素子が埋め込まれ，前記半導体素子の所定の接続
部以外の該半導体素子の表面は，絶縁材によって被覆さ
れ，前記絶縁材上には，前記接続部と電気的に導通して
いる導電性金属メッキによるパターンが形成され，前記
パターンの外部端子部以外は，封止用絶縁樹脂によって
外側から封止されていることを特徴とする，ＣＯＢの構
造が提供される。
め，請求項１によれば，絶縁基板上に半導体素子が実装
され，かつ該半導体素子の外側が封止用絶縁樹脂で封止
されるＣＯＢにおいて，絶縁基板上に形成された凹部に
半導体素子が埋め込まれ，前記半導体素子の所定の接続
部以外の該半導体素子の表面は，絶縁材によって被覆さ
れ，前記絶縁材上には，前記接続部と電気的に導通して
いる導電性金属メッキによるパターンが形成され，前記
パターンの外部端子部以外は，封止用絶縁樹脂によって
外側から封止されていることを特徴とする，ＣＯＢの構
造が提供される。
【０００６】かかる構造のＣＯＢでは，半導体素子が凹
部内に埋め込まれ，当該接続部に電気的に導通されるパ
ターンは，導電性金属メッキを利用して形成されてい
る。したがって，絶縁基板への半導体素子の実装と絶縁
基板上のプリント配線とが連続して一括に行える。なお
本願において，パターンとは，回路パターン，配線パタ
ーンを含むものである。しかも絶縁基板上のパターンと
半導体素子の所定の接続部（例えばパッド）とは，導電
性金属メッキによって電気的に接続さているので，従来
の金属細線による接続は不要となっている。したがって
ワイヤ流れの問題も生じない。
部内に埋め込まれ，当該接続部に電気的に導通されるパ
ターンは，導電性金属メッキを利用して形成されてい
る。したがって，絶縁基板への半導体素子の実装と絶縁
基板上のプリント配線とが連続して一括に行える。なお
本願において，パターンとは，回路パターン，配線パタ
ーンを含むものである。しかも絶縁基板上のパターンと
半導体素子の所定の接続部（例えばパッド）とは，導電
性金属メッキによって電気的に接続さているので，従来
の金属細線による接続は不要となっている。したがって
ワイヤ流れの問題も生じない。
【０００７】請求項２では，このようなＣＯＢを製造す
る方法として，絶縁基板上に凹部を形成する工程と，前
記凹部に半導体素子を埋め込む工程と，前記半導体素子
の所定の接続部以外の該半導体素子の表面を，絶縁材に
よって被覆する工程と，少なくとも絶縁基板表面及び前
記接続部表面に導電性金属メッキを施す工程と，前記導
電性金属メッキ部分にパターンを形成する工程と，少な
くとも前記パターンにおける外部端子部以外の部分，並
びに半導体素子表面の絶縁材を，封止用絶縁樹脂によっ
て外側から封止する工程とを有することを特徴としてい
る。
る方法として，絶縁基板上に凹部を形成する工程と，前
記凹部に半導体素子を埋め込む工程と，前記半導体素子
の所定の接続部以外の該半導体素子の表面を，絶縁材に
よって被覆する工程と，少なくとも絶縁基板表面及び前
記接続部表面に導電性金属メッキを施す工程と，前記導
電性金属メッキ部分にパターンを形成する工程と，少な
くとも前記パターンにおける外部端子部以外の部分，並
びに半導体素子表面の絶縁材を，封止用絶縁樹脂によっ
て外側から封止する工程とを有することを特徴としてい
る。
【０００８】このように，この請求項２の製造方法で
は，先に半導体素子を凹部に搭載したその後，例えば全
体的に導電性金属メッキを施すことによって半導体素子
の接続部に通ずるパターンを形成するようにしているの
で，従来のように，プリント配線基板の製造，半導体素
子の実装，半導体素子とプリント配線との金属細線によ
る電気的接続，封止用絶縁樹脂による封止といったプロ
セスを採っていた製造方法に比べると，工数が減少して
おり，その結果スループットも向上している。また請求
項１のＣＯＢを効率よく製造することができる。
は，先に半導体素子を凹部に搭載したその後，例えば全
体的に導電性金属メッキを施すことによって半導体素子
の接続部に通ずるパターンを形成するようにしているの
で，従来のように，プリント配線基板の製造，半導体素
子の実装，半導体素子とプリント配線との金属細線によ
る電気的接続，封止用絶縁樹脂による封止といったプロ
セスを採っていた製造方法に比べると，工数が減少して
おり，その結果スループットも向上している。また請求
項１のＣＯＢを効率よく製造することができる。
【０００９】この場合，半導体素子を埋め込んだ後，該
半導体素子の所定の接続部以外の該半導体素子の表面を
絶縁材によって被覆する工程に代えて，請求項３に記載
したように，少なくとも所定の接続部以外の表面が絶縁
材によって被覆された半導体素子を予め形成しておき，
この予め形成した半導体素子を絶縁基板の凹部に埋め込
むようにしてもよい。
半導体素子の所定の接続部以外の該半導体素子の表面を
絶縁材によって被覆する工程に代えて，請求項３に記載
したように，少なくとも所定の接続部以外の表面が絶縁
材によって被覆された半導体素子を予め形成しておき，
この予め形成した半導体素子を絶縁基板の凹部に埋め込
むようにしてもよい。
【００１０】さらにこれらの製造方法において，請求項
４に記載したように，少なくとも絶縁基板表面及び前記
接続部表面に導電性金属メッキを施すにあたり，絶縁基
板裏面にも導電性金属メッキを施すようにすれば，コン
タクトスルータイプのＣＯＢを容易に製造することがで
きる。
４に記載したように，少なくとも絶縁基板表面及び前記
接続部表面に導電性金属メッキを施すにあたり，絶縁基
板裏面にも導電性金属メッキを施すようにすれば，コン
タクトスルータイプのＣＯＢを容易に製造することがで
きる。
【００１１】なおこれらの各製造方法において，外部端
子部を完成させるには，封止用絶縁樹脂で封止されてい
ない部分を，パターンの導電性金属メッキにおける所定
の部分に電気的に導通するように，例えばメッキ等によ
って導電性材料で充填するようにすればよい。
子部を完成させるには，封止用絶縁樹脂で封止されてい
ない部分を，パターンの導電性金属メッキにおける所定
の部分に電気的に導通するように，例えばメッキ等によ
って導電性材料で充填するようにすればよい。
【００１２】本発明の第２の目的を達成するため，請求
項５によれば，基板に実装される半導体素子として，所
定の接続部以外の半導体素子表面が絶縁材によって被覆
され，前記絶縁材上には前記接続部と電気的に導通して
いる導電性金属メッキによるパターンが形成され，前記
パターンにおける外部端子部以外の部分，並びに半導体
素子表面の絶縁材が，封止用絶縁樹脂によって外側から
封止されていることを特徴とする，半導体素子が提供さ
れる。
項５によれば，基板に実装される半導体素子として，所
定の接続部以外の半導体素子表面が絶縁材によって被覆
され，前記絶縁材上には前記接続部と電気的に導通して
いる導電性金属メッキによるパターンが形成され，前記
パターンにおける外部端子部以外の部分，並びに半導体
素子表面の絶縁材が，封止用絶縁樹脂によって外側から
封止されていることを特徴とする，半導体素子が提供さ
れる。
【００１３】かかる特徴を有する半導体素子によれば，
外部端子部をハンダや導電テープで基板上の所定の接続
部と接続することによって，面積が小さくかつ高さ（厚
さ）も低くした実装をすることができる。
外部端子部をハンダや導電テープで基板上の所定の接続
部と接続することによって，面積が小さくかつ高さ（厚
さ）も低くした実装をすることができる。
【００１４】請求項６によれば，このような構造の半導
体素子を製造する方法として，分割前のウエハ状態のと
きに，ウエハ上の各半導体素子表面の所定の接続部以外
の部分に対して絶縁材を被覆する工程と，少なくとも前
記絶縁材表面及び前記接続部表面に導電性金属メッキを
施す工程と，前記導電性金属メッキ部分にパターンを形
成する工程と，少なくとも前記パターンにおける外部端
子部以外の部分，並びに半導体素子表面の絶縁材を，封
止用絶縁樹脂によって外側から封止する工程と，前記封
止した後，前記ウエハを各半導体素子ごとに分割する工
程とを有することを特徴とする，半導体素子の製造方法
が提供される。
体素子を製造する方法として，分割前のウエハ状態のと
きに，ウエハ上の各半導体素子表面の所定の接続部以外
の部分に対して絶縁材を被覆する工程と，少なくとも前
記絶縁材表面及び前記接続部表面に導電性金属メッキを
施す工程と，前記導電性金属メッキ部分にパターンを形
成する工程と，少なくとも前記パターンにおける外部端
子部以外の部分，並びに半導体素子表面の絶縁材を，封
止用絶縁樹脂によって外側から封止する工程と，前記封
止した後，前記ウエハを各半導体素子ごとに分割する工
程とを有することを特徴とする，半導体素子の製造方法
が提供される。
【００１５】このような製造方法によれば，ウエハ状態
のときに，請求項５の半導体素子を形成することがで
き，その後ダイシングなどによって各半導体素子ごとに
ウエハを分割することによって，請求項５の半導体素子
を製造できる。したがって，請求項５の半導体素子を効
率よく製造することが可能である。
のときに，請求項５の半導体素子を形成することがで
き，その後ダイシングなどによって各半導体素子ごとに
ウエハを分割することによって，請求項５の半導体素子
を製造できる。したがって，請求項５の半導体素子を効
率よく製造することが可能である。
【００１６】
【発明の実施の形態】以下，本発明の好ましい実施の形
態について説明する。図１は，第１の実施の形態にかか
るＣＯＢの製造方法における製造過程の途中の状態を示
しており，まず図１に示したように，絶縁樹脂基板１に
凹部としての座グリ２を形成する。次いで図２に示した
ように，半導体素子３を接着材４で固定しながら，座グ
リ２内に埋め込む。なお３ａは，半導体素子３のパッド
である。
態について説明する。図１は，第１の実施の形態にかか
るＣＯＢの製造方法における製造過程の途中の状態を示
しており，まず図１に示したように，絶縁樹脂基板１に
凹部としての座グリ２を形成する。次いで図２に示した
ように，半導体素子３を接着材４で固定しながら，座グ
リ２内に埋め込む。なお３ａは，半導体素子３のパッド
である。
【００１７】次いで図３に示したように，半導体素子３
の少なくとも，パッド３ａ以外の上面を絶縁材５で被覆
する。この場合，半導体素子３を座グリ２内に埋め込む
前に，予めパッド３ａ以外の上面を絶縁膜５で被覆し，
その後接着材４で固定しながら，この半導体素子を座グ
リ２内に埋め込むようにしてもよい。
の少なくとも，パッド３ａ以外の上面を絶縁材５で被覆
する。この場合，半導体素子３を座グリ２内に埋め込む
前に，予めパッド３ａ以外の上面を絶縁膜５で被覆し，
その後接着材４で固定しながら，この半導体素子を座グ
リ２内に埋め込むようにしてもよい。
【００１８】次いで図４に示したように，半導体素子３
を搭載した絶縁樹脂基板１の表面全体に例えば銅による
無電解金属メッキ６，並びにニッケルや金による電解金
属メッキ７を順次施す。これによって半導体素子３のパ
ッド３ａと，電解金属メッキ７は電気的に導通している
状態となっている。なお本実施形態では，後にコンタク
トスルーを形成する関係上，図４に示したように，絶縁
樹脂基板１の裏面全体にも無電解金属メッキ６，電解金
属メッキ７を施している。
を搭載した絶縁樹脂基板１の表面全体に例えば銅による
無電解金属メッキ６，並びにニッケルや金による電解金
属メッキ７を順次施す。これによって半導体素子３のパ
ッド３ａと，電解金属メッキ７は電気的に導通している
状態となっている。なお本実施形態では，後にコンタク
トスルーを形成する関係上，図４に示したように，絶縁
樹脂基板１の裏面全体にも無電解金属メッキ６，電解金
属メッキ７を施している。
【００１９】その後公知技術であるドライフィルムの密
着，露光，現像，エッチングを利用して，図５に示した
ように，無電解金属メッキ６，電解金属メッキ７に対し
て回路パターンの形成を実施する。これによって半導体
素子３のパッド３ａに電気的に導通している回路パター
ンが絶縁樹脂基板１上に形成されることになる。
着，露光，現像，エッチングを利用して，図５に示した
ように，無電解金属メッキ６，電解金属メッキ７に対し
て回路パターンの形成を実施する。これによって半導体
素子３のパッド３ａに電気的に導通している回路パター
ンが絶縁樹脂基板１上に形成されることになる。
【００２０】次いで図６に示したように，封止用絶縁樹
脂８を，半導体素子３及び絶縁樹脂基板１上に形成され
ている回路パターン，すなわちエッチングによって残置
している電解金属メッキ７上に供給して硬化させる。す
なわち封止用絶縁樹脂８によって半導体素子３及び回路
パターンを封止する。このとき，電解金属メッキ７上の
外部端子部となる部分には，必要に応じて非封止部８ａ
を残置するように封止する。
脂８を，半導体素子３及び絶縁樹脂基板１上に形成され
ている回路パターン，すなわちエッチングによって残置
している電解金属メッキ７上に供給して硬化させる。す
なわち封止用絶縁樹脂８によって半導体素子３及び回路
パターンを封止する。このとき，電解金属メッキ７上の
外部端子部となる部分には，必要に応じて非封止部８ａ
を残置するように封止する。
【００２１】最後に図７に示したように，非封止部８ａ
に対して電解金属メッキ９を施すことで，下層の回路パ
ターンの電解金属メッキ７と電気的に導通する外部端子
部９ａを形成する。この場合も，既述したように，コン
タクトスルーを形成する関係上，裏面側にも同時に電解
金属メッキ９を施している。
に対して電解金属メッキ９を施すことで，下層の回路パ
ターンの電解金属メッキ７と電気的に導通する外部端子
部９ａを形成する。この場合も，既述したように，コン
タクトスルーを形成する関係上，裏面側にも同時に電解
金属メッキ９を施している。
【００２２】以上のような第１の実施形態にかかるＣＯ
Ｂの製造方法によれば，まず従来と比べてプリント配線
基板の製造工程におけるソルダレジスト塗布工程，半導
体素子３の実装工程における接合用金属細線等での配線
工程が不要である。しかも前記したように，実質的にプ
リント配線基板の製造工程と半導体素子の実装工程を一
括して連続に行っているので，完成品までの工数を従来
より少なくすることが可能であり，従来よりも製造が容
易である。しかも接合用金属細線自体を使用しないか
ら，接合用金属細線での接続後に封止用絶縁樹脂で封止
する際に発生しがちであった，いわゆるワイヤ流れの問
題もおこらない。そのうえ完成品全体の厚みについて
も，接合用金属細線による配線接続に要していた厚み
分，従来よりも薄くすることが可能である。なお絶縁膜
５によって半導体素子３のパッド３ａ以外の部分は，無
電解金属メッキ６，電解金属メッキ７と絶縁されてお
り，信頼性も高いものである。
Ｂの製造方法によれば，まず従来と比べてプリント配線
基板の製造工程におけるソルダレジスト塗布工程，半導
体素子３の実装工程における接合用金属細線等での配線
工程が不要である。しかも前記したように，実質的にプ
リント配線基板の製造工程と半導体素子の実装工程を一
括して連続に行っているので，完成品までの工数を従来
より少なくすることが可能であり，従来よりも製造が容
易である。しかも接合用金属細線自体を使用しないか
ら，接合用金属細線での接続後に封止用絶縁樹脂で封止
する際に発生しがちであった，いわゆるワイヤ流れの問
題もおこらない。そのうえ完成品全体の厚みについて
も，接合用金属細線による配線接続に要していた厚み
分，従来よりも薄くすることが可能である。なお絶縁膜
５によって半導体素子３のパッド３ａ以外の部分は，無
電解金属メッキ６，電解金属メッキ７と絶縁されてお
り，信頼性も高いものである。
【００２３】次に本発明の第２の実施形態について説明
する。図８はウエハの状態で半導体素子５１が形成され
ている状態を示しており，８１，９１は同一ウエハに形
成されている他の半導体素子である。またＸは，これら
半導体素子５１，８１，９１をダイシングによって分割
するときの切溝である。この状態から，図９に示したよ
うに，半導体素子５１表面のパッド５１ａ以外の部分に
絶縁膜５２を形成する。このときもちろん他の半導体素
子８１，９１に対しても同時に絶縁膜５２の形成処理を
行っている。
する。図８はウエハの状態で半導体素子５１が形成され
ている状態を示しており，８１，９１は同一ウエハに形
成されている他の半導体素子である。またＸは，これら
半導体素子５１，８１，９１をダイシングによって分割
するときの切溝である。この状態から，図９に示したよ
うに，半導体素子５１表面のパッド５１ａ以外の部分に
絶縁膜５２を形成する。このときもちろん他の半導体素
子８１，９１に対しても同時に絶縁膜５２の形成処理を
行っている。
【００２４】次いで図１０に示したように，絶縁膜５２
の表面及びパッド５１ａの表面に無電解金属メッキ５
３，電解金属メッキ５４を施す。すなわちウエハの表面
全体にこれらのメッキを施すことになる。これによって
半導体素子５１のパッド５１ａと，無電解金属メッキ５
３，電解金属メッキ５４とは電気的に導通している状態
となっている。他の半導体素子８１，９１のパッド（図
示せず）についても同様に電気的に導通している。
の表面及びパッド５１ａの表面に無電解金属メッキ５
３，電解金属メッキ５４を施す。すなわちウエハの表面
全体にこれらのメッキを施すことになる。これによって
半導体素子５１のパッド５１ａと，無電解金属メッキ５
３，電解金属メッキ５４とは電気的に導通している状態
となっている。他の半導体素子８１，９１のパッド（図
示せず）についても同様に電気的に導通している。
【００２５】その後公知技術であるドライフィルムの密
着，露光，現像，エッチングを利用して，図１１に示し
たように，無電解金属メッキ５３，電解金属メッキ５４
に対して配線パターンの形成を実施する。この場合，後
で半導体素子の表面の端部となる切溝Ｘの周縁部もエッ
チングしておく。
着，露光，現像，エッチングを利用して，図１１に示し
たように，無電解金属メッキ５３，電解金属メッキ５４
に対して配線パターンの形成を実施する。この場合，後
で半導体素子の表面の端部となる切溝Ｘの周縁部もエッ
チングしておく。
【００２６】次いで図１２に示したように，ウエハ表面
を封止用絶縁樹脂５５で封止する。このとき各半導体素
子５１，８１，９１における外部端子部５６となる部分
には，非封止部５５ａを残置し，対応する電解金属メッ
キ５４の部分を露出させておく。また同図に示したよう
に。切溝Ｘの部分も露出させておくようにしてもよい。
最後に図１３に示したように，ダイシングによって切溝
Ｘから各半導体素子５１，８１，９１に分割する。すな
わち個々の半導体素子の形状に分割する。半導体素子５
１の完成した状態を図１４に示す。
を封止用絶縁樹脂５５で封止する。このとき各半導体素
子５１，８１，９１における外部端子部５６となる部分
には，非封止部５５ａを残置し，対応する電解金属メッ
キ５４の部分を露出させておく。また同図に示したよう
に。切溝Ｘの部分も露出させておくようにしてもよい。
最後に図１３に示したように，ダイシングによって切溝
Ｘから各半導体素子５１，８１，９１に分割する。すな
わち個々の半導体素子の形状に分割する。半導体素子５
１の完成した状態を図１４に示す。
【００２７】図１４からわかるように，この半導体素子
５１においては，パッド５１ａ以外の部分は，絶縁膜５
２によって被覆されており，その表面にパッド５１ａと
電気的に導通する無電解金属メッキ５３と電解金属メッ
キ５４によって回路パターンが形成されている。そして
外部端子部５６以外は，全て封止用絶縁樹脂５５で封止
された構造となっている。そのため，この外部端子部５
６と基板（図示せず）上の所定の接続部とをハンダや導
電テープなどによって接続することにより，面積が小さ
く，しかも高さも低い実装状態を実現することが可能で
ある。
５１においては，パッド５１ａ以外の部分は，絶縁膜５
２によって被覆されており，その表面にパッド５１ａと
電気的に導通する無電解金属メッキ５３と電解金属メッ
キ５４によって回路パターンが形成されている。そして
外部端子部５６以外は，全て封止用絶縁樹脂５５で封止
された構造となっている。そのため，この外部端子部５
６と基板（図示せず）上の所定の接続部とをハンダや導
電テープなどによって接続することにより，面積が小さ
く，しかも高さも低い実装状態を実現することが可能で
ある。
【００２８】
【発明の効果】本願請求項１〜４の発明によれば，絶縁
基板への半導体素子の実装と絶縁基板上のプリント配線
とが連続して一括に行えるので，従来よりも効率よくＣ
ＯＢを製造することができる。しかも従来の金属細線に
よる接続は不要であり，ワイヤ流れの問題も生じない。
また請求項５の発明によれば，完成した半導体素子の外
部端子部をハンダや導電テープで基板上の所定の接続部
と接続することによって，面積が小さくかつ高さ（厚
さ）も低くなった実装を実現することができる。さらに
請求項６の発明によれば，請求項５の半導体素子を効率
よく製造することが可能である。
基板への半導体素子の実装と絶縁基板上のプリント配線
とが連続して一括に行えるので，従来よりも効率よくＣ
ＯＢを製造することができる。しかも従来の金属細線に
よる接続は不要であり，ワイヤ流れの問題も生じない。
また請求項５の発明によれば，完成した半導体素子の外
部端子部をハンダや導電テープで基板上の所定の接続部
と接続することによって，面積が小さくかつ高さ（厚
さ）も低くなった実装を実現することができる。さらに
請求項６の発明によれば，請求項５の半導体素子を効率
よく製造することが可能である。
【図１】本発明の第１の実施形態にかかる製造方法にし
たがってＣＯＢを製造する過程を示し，絶縁基板に凹部
としての座グリを形成した状態を示す縦断面の説明図で
ある。
たがってＣＯＢを製造する過程を示し，絶縁基板に凹部
としての座グリを形成した状態を示す縦断面の説明図で
ある。
【図２】本発明の第１の実施形態にかかる製造方法にし
たがってＣＯＢを製造する過程を示し，座グリに半導体
素子を埋め込んだ状態を示す縦断面の説明図である。
たがってＣＯＢを製造する過程を示し，座グリに半導体
素子を埋め込んだ状態を示す縦断面の説明図である。
【図３】本発明の第１の実施形態にかかる製造方法にし
たがってＣＯＢを製造する過程を示し，座グリに埋め込
んだ半導体素子の表面に絶縁膜を被覆した状態を示す縦
断面の説明図である。
たがってＣＯＢを製造する過程を示し，座グリに埋め込
んだ半導体素子の表面に絶縁膜を被覆した状態を示す縦
断面の説明図である。
【図４】本発明の第１の実施形態にかかる製造方法にし
たがってＣＯＢを製造する過程を示し，絶縁膜の表面に
導電性金属メッキを施した状態を示す縦断面の説明図で
ある。
たがってＣＯＢを製造する過程を示し，絶縁膜の表面に
導電性金属メッキを施した状態を示す縦断面の説明図で
ある。
【図５】本発明の第１の実施形態にかかる製造方法にし
たがってＣＯＢを製造する過程を示し，導電性金属メッ
キに回路パターンを形成した状態を示す縦断面及び要部
を拡大した平面の説明図である。
たがってＣＯＢを製造する過程を示し，導電性金属メッ
キに回路パターンを形成した状態を示す縦断面及び要部
を拡大した平面の説明図である。
【図６】本発明の第１の実施形態にかかる製造方法にし
たがってＣＯＢを製造する過程を示し，回路パターン及
び半導体素子の表面を封止用絶縁樹脂で封止した状態を
示す縦断面の説明図である。
たがってＣＯＢを製造する過程を示し，回路パターン及
び半導体素子の表面を封止用絶縁樹脂で封止した状態を
示す縦断面の説明図である。
【図７】本発明の第１の実施形態にかかる製造方法にし
たがって製造されたＣＯＢの縦断面の説明図である。
たがって製造されたＣＯＢの縦断面の説明図である。
【図８】本発明の第２の実施形態にかかる製造方法にし
たがって半導体素子を製造する過程を示し，ウエハ状態
にあるときの半導体素子の縦断面の説明図である。
たがって半導体素子を製造する過程を示し，ウエハ状態
にあるときの半導体素子の縦断面の説明図である。
【図９】本発明の第２の実施形態にかかる製造方法にし
たがって半導体素子を製造する過程を示し，半導体素子
の表面に絶縁膜を被覆した状態を示す縦断面の説明図で
ある。
たがって半導体素子を製造する過程を示し，半導体素子
の表面に絶縁膜を被覆した状態を示す縦断面の説明図で
ある。
【図１０】本発明の第２の実施形態にかかる製造方法に
したがって半導体素子を製造する過程を示し，絶縁膜の
表面に導電性金属メッキを施した状態を示す縦断面の説
明図である。
したがって半導体素子を製造する過程を示し，絶縁膜の
表面に導電性金属メッキを施した状態を示す縦断面の説
明図である。
【図１１】本発明の第２の実施形態にかかる製造方法に
したがって半導体素子を製造する過程を示し，導電性金
属メッキに配線パターンを形成した状態を示す縦断面の
説明図である。
したがって半導体素子を製造する過程を示し，導電性金
属メッキに配線パターンを形成した状態を示す縦断面の
説明図である。
【図１２】本発明の第２の実施形態にかかる製造方法に
したがって半導体素子を製造する過程を示し，配線パタ
ーン及び半導体素子の表面を封止用絶縁樹脂で封止した
状態を示す縦断面の説明図である。
したがって半導体素子を製造する過程を示し，配線パタ
ーン及び半導体素子の表面を封止用絶縁樹脂で封止した
状態を示す縦断面の説明図である。
【図１３】本発明の第２の実施形態にかかる製造方法に
したがって半導体素子を製造する過程を示し，各半導体
素子ごとにウエハを分割した状態を示す縦断面の説明図
である。
したがって半導体素子を製造する過程を示し，各半導体
素子ごとにウエハを分割した状態を示す縦断面の説明図
である。
【図１４】本発明の第２の実施形態にかかる製造方法に
したがって製造された半導体素子の縦断面の説明図であ
る。
したがって製造された半導体素子の縦断面の説明図であ
る。
【図１５】従来技術にかかるＣＯＢの縦断面の説明図で
ある。
ある。
１ 絶縁樹脂基板 ２ 座グリ ３ 半導体素子 ３ａ パッド ５ 絶縁膜 ６ 無電界金属メッキ ７ 電解金属メッキ ８ 封止用絶縁樹脂 ９ａ 外部端子部
Claims (6)
- 【請求項１】 絶縁基板上に半導体素子が実装され，か
つ該半導体素子の外側が封止用絶縁樹脂で封止されるＣ
ＯＢにおいて，絶縁基板上に形成された凹部に半導体素
子が埋め込まれ，前記半導体素子の所定の接続部以外の
該半導体素子の表面は，絶縁材によって被覆され，前記
絶縁材上には，前記接続部と電気的に導通している導電
性金属メッキによるパターンが形成され，前記パターン
の外部端子部以外は，封止用絶縁樹脂によって外側から
封止されていることを特徴とする，ＣＯＢ。 - 【請求項２】 絶縁基板上に半導体素子が実装され，か
つ該半導体素子の外側が封止用絶縁樹脂で封止されるＣ
ＯＢを製造する方法であって，絶縁基板上に凹部を形成
する工程と，前記凹部に半導体素子を埋め込む工程と，
前記半導体素子の所定の接続部以外の該半導体素子の表
面を，絶縁材によって被覆する工程と，少なくとも絶縁
基板表面及び前記接続部表面に導電性金属メッキを施す
工程と，前記導電性金属メッキ部分にパターンを形成す
る工程と，少なくとも前記パターンにおける外部端子部
以外の部分，並びに半導体素子表面の絶縁材を，封止用
絶縁樹脂によって外側から封止する工程とを有すること
を特徴とする，ＣＯＢの製造方法。 - 【請求項３】 絶縁基板上に半導体素子が実装され，か
つ該半導体素子の外側が封止用絶縁樹脂で封止されるＣ
ＯＢを製造する方法であって，絶縁基板上に凹部を形成
する工程と，少なくとも所定の接続部以外の表面が絶縁
材によって被覆された半導体素子を，前記凹部に埋め込
む工程と，少なくとも前記絶縁基板表面及び前記接続部
表面に導電性金属メッキを施す工程と，前記導電性金属
メッキ部分にパターンを形成する工程と，少なくとも前
記パターンにおける外部端子部以外の部分，並びに半導
体素子表面の絶縁材を，封止用絶縁樹脂によって外側か
ら封止する工程とを有することを特徴とする，ＣＯＢの
製造方法。 - 【請求項４】 少なくとも絶縁基板表面及び前記接続部
表面に導電性金属メッキを施すにあたり，絶縁基板裏面
に対しても導電性金属メッキを施すことを特徴とする，
請求項２又は３に記載のＣＯＢの製造方法。 - 【請求項５】 基板に実装される半導体素子であって，
所定の接続部以外の半導体素子表面が絶縁材によって被
覆され，前記絶縁材上には前記接続部と電気的に導通し
ている導電性金属メッキによるパターンが形成され，前
記パターンにおける外部端子部以外の部分，並びに半導
体素子表面の絶縁材が，封止用絶縁樹脂によって外側か
ら封止されていることを特徴とする，半導体素子。 - 【請求項６】 基板に実装される半導体素子を製造する
方法であって，分割前のウエハ状態のときに，ウエハ上
の各半導体素子表面の所定の接続部以外の部分に対して
絶縁材を被覆する工程と，少なくとも前記絶縁材表面及
び前記接続部表面に導電性金属メッキを施す工程と，前
記導電性金属メッキ部分にパターンを形成する工程と，
少なくとも前記パターンにおける外部端子部以外の部
分，並びに半導体素子表面の絶縁材を，封止用絶縁樹脂
によって外側から封止する工程と，前記封止した後，前
記ウエハを各半導体素子ごとに分割する工程とを有する
ことを特徴とする，半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29169597A JPH11111738A (ja) | 1997-10-07 | 1997-10-07 | Ｃｏｂ及びｃｏｂの製造方法，半導体素子及び半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29169597A JPH11111738A (ja) | 1997-10-07 | 1997-10-07 | Ｃｏｂ及びｃｏｂの製造方法，半導体素子及び半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111738A true JPH11111738A (ja) | 1999-04-23 |
Family
ID=17772213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29169597A Withdrawn JPH11111738A (ja) | 1997-10-07 | 1997-10-07 | Ｃｏｂ及びｃｏｂの製造方法，半導体素子及び半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111738A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001217337A (ja) * | 2000-01-31 | 2001-08-10 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2002009448A (ja) * | 2000-06-23 | 2002-01-11 | Ibiden Co Ltd | 多層プリント配線板および多層プリント配線板の製造方法 |
| JP2002246504A (ja) * | 2000-12-15 | 2002-08-30 | Ibiden Co Ltd | 半導体素子を内蔵する多層プリント配線板の製造方法 |
| JP2002246507A (ja) * | 2000-12-15 | 2002-08-30 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2002246505A (ja) * | 2000-12-15 | 2002-08-30 | Ibiden Co Ltd | プリント配線板 |
| KR100726769B1 (ko) * | 2001-04-06 | 2007-06-11 | 삼성테크윈 주식회사 | 티비지에이 반도체 패키지용 금속 프레임의 캐비티 가공방법 |
| US7855342B2 (en) | 2000-09-25 | 2010-12-21 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| US8438727B2 (en) | 2000-02-25 | 2013-05-14 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
-
1997
- 1997-10-07 JP JP29169597A patent/JPH11111738A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001217337A (ja) * | 2000-01-31 | 2001-08-10 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US8438727B2 (en) | 2000-02-25 | 2013-05-14 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
| JP2002009448A (ja) * | 2000-06-23 | 2002-01-11 | Ibiden Co Ltd | 多層プリント配線板および多層プリント配線板の製造方法 |
| US7855342B2 (en) | 2000-09-25 | 2010-12-21 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| US7893360B2 (en) | 2000-09-25 | 2011-02-22 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| US8959756B2 (en) | 2000-09-25 | 2015-02-24 | Ibiden Co., Ltd. | Method of manufacturing a printed circuit board having an embedded electronic component |
| US9245838B2 (en) | 2000-09-25 | 2016-01-26 | Ibiden Co., Ltd. | Semiconductor element |
| JP2002246504A (ja) * | 2000-12-15 | 2002-08-30 | Ibiden Co Ltd | 半導体素子を内蔵する多層プリント配線板の製造方法 |
| JP2002246507A (ja) * | 2000-12-15 | 2002-08-30 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2002246505A (ja) * | 2000-12-15 | 2002-08-30 | Ibiden Co Ltd | プリント配線板 |
| JP4618919B2 (ja) * | 2000-12-15 | 2011-01-26 | イビデン株式会社 | 半導体素子を内蔵する多層プリント配線板の製造方法 |
| KR100726769B1 (ko) * | 2001-04-06 | 2007-06-11 | 삼성테크윈 주식회사 | 티비지에이 반도체 패키지용 금속 프레임의 캐비티 가공방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5841192A (en) | Injection molded ball grid array casing | |
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| US6861734B2 (en) | Resin-molded semiconductor device | |
| US5736780A (en) | Semiconductor device having circuit pattern along outer periphery of sealing resin and related processes | |
| JP3793628B2 (ja) | 樹脂封止型半導体装置 | |
| JP3304705B2 (ja) | チップキャリアの製造方法 | |
| JP3332654B2 (ja) | 半導体装置用基板、半導体装置および半導体装置の製造方法 | |
| US5736789A (en) | Ball grid array casing for integrated circuits | |
| US4969257A (en) | Transfer sheet and process for making a circuit substrate | |
| KR100630581B1 (ko) | 반도체 장치 제조용 캐리어 기판의 제조 방법과, 반도체 장치 및 그 제조 방법 | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| JPH11111738A (ja) | Ｃｏｂ及びｃｏｂの製造方法，半導体素子及び半導体素子の製造方法 | |
| JP2000124240A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2021125611A (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
| US6246117B1 (en) | Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings | |
| JP3198243B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JP3061177B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3570400B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH11297740A (ja) | 半導体チップが実装されるキャリアテープ、および半導体装置 | |
| KR101187913B1 (ko) | 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법 | |
| JPH10294395A (ja) | 半導体素子搭載用基板および半導体装置 | |
| JPH10116858A (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPH09307019A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| KR100303354B1 (ko) | 칩 사이즈 패키지 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |