JP3327287B2 - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JP3327287B2 JP3327287B2 JP2000150037A JP2000150037A JP3327287B2 JP 3327287 B2 JP3327287 B2 JP 3327287B2 JP 2000150037 A JP2000150037 A JP 2000150037A JP 2000150037 A JP2000150037 A JP 2000150037A JP 3327287 B2 JP3327287 B2 JP 3327287B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- active matrix
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
ス型液晶表示装置に係わり、詳しくは、コントラストが
高い、あるいは低電圧で駆動できるアクティブマトリク
ス型液晶表示装置に関する。
液晶表示装置は、図13および図14に示すように、薄
膜トランジスタアレイ基板150と、この薄膜トランジ
スタアレイ基板150に平行に隔離して設けられた透明
の対向基板(ガラス基板)140と、上記薄膜トランジ
スタアレイ基板150と対向基板140との間に封入さ
れた液晶層130を備えた概略構成である。なお、図1
3は、図14に示したアクティブマトリクス型液晶表示
装置の液晶層130より下側の薄膜トランジスタアレイ
基板150の単位画素を示す平面図であり(図13にお
いて配向膜18の図示は略す。)、図14は図13のX
−X線に沿った断面図であり、薄膜トランジスタアレイ
基板150より上側の部分も合わせて示す。
T)はゲート電極1、アモルファスシリコン膜119、
ドレイン電極3、ソース電極4で構成されている。ゲー
ト電極1は自段の走査線11と、ドレイン電極3は自列
の信号線12と、ソース電極4は画素電極5とそれぞれ
電気的に接続されている。参照符号13は隣接する信号
線を示しており、走査線11、前段の走査線101と信
号線12、13に囲まれる領域に単位画素が形成されて
いる。
は、各マトリクスセグメント毎に上記TFTがオンする
ことにより、画素電極5と対向電極123との間に電界
が生じ、両基板100、140間に封入された液晶層1
30が電気光学効果を引き起こし、パネル全体として画
像表示ができるようになっている。
量を示す図である。図15に示すように、TFTを用い
たアクティブマトリクス型の液晶表示装置ではTFT部
でゲート電極1と、ソース電極4及びドレイン電極3と
が互いにオーバーラップする領域において、ゲート−ソ
ース間寄生容量Cgsが発生する。
表示装置の1画素の等価回路を示す図である。図16に
おいて、寄生容量CgsはTFTのゲート電極1−ソース
電極4間の寄生容量、CLCは画素電極5−対向電極12
3間の液晶層130の容量、Cscは画素電極5−走査線
101間に形成される蓄積容量である。
圧波形を示す図であり、上記ゲート電極1の電位が高電
位であるとき、画素電極5には徐々に電荷が蓄積し、画
素電極電位が信号線の電位に近づく。ここで、ゲート電
位をオフにすると、寄生容量Cgsを介しゲート電位によ
り負に引かれることで画素電極105の電位が電圧降下
を起こす。この降下量△Vはフィードスルー電圧と称さ
れる。
め1つの表示画素に着目した場合、対向電極123と画
素電極5の間に表示フレーム毎に極性の異なる交流電圧
を印加し駆動するようにしている。TFTの寄生容量C
gsは、MIS(Metal-Insulator-Semiconductor)キャ
パシタとみなせるが、出願人はこのMIS容量の実効値
が正書きこみ時と負書きこみ時で異なることに起因し
て、フィードスルー電圧△Vの大きさが正書きこみ時と
負書きこみ時で異なるだけでなく、負書き込みの場合の
方が、△Vが大きくなることを定性的な解析から見出し
た。その詳細については、本発明の実施例の説明におい
て、詳述することにし、ここでは、簡潔に述べるにとど
める。
通電極電位と画素電極電位の差(図17の△VPI)であ
り、液晶表示装置は一般的に信頼性の確保のため正書き
込みと負書き込みをフレーム毎に切り替えていることを
考慮すると、負書き込みのフィードスルー電圧が正書き
込みのフィードスルー電圧に比べ大きいほど選択区間
(ゲート電位が高電位の時間)以外の時間(非選択期
間)に液晶層に印加される電圧は大きくなる(△VPIが
大きくなる)ということである。また、正書き込み時と
負書き込み時のフィードスルー電圧の差は、Cgsの絶対
値が大きければ大きいほど大きくなる(ただし比はほぼ
等しい)ということを定性的に見出した。
個TFTを設置する、つまり走査線11と画素電極5に
結合されるMIS容量を増すことで外部より印加された
電圧より大きい電圧を液晶層に印加できる効果を奏する
可能性があることを示唆している点に出願人は着目し
た。ただし、一般的にTFT面積を増すと開口率の低下
や、オフ時の電荷リークが問題になる。さらに、ゲート
パルスに大きな遅延が生じるとTFTがオフするまでに
画素電極にかなりの電荷が流れ込み、上記電圧増幅効果
が小さくなってしまう。
みてなされたもので、従来のアクティブマトリクス型液
晶表示装置において考慮すべき開口率の低下、TFTオ
フ時の保持特性、ゲートパルス遅延時の電圧増幅効果減
少等の問題を生じないように改善し、コントラストが高
い、または低電圧で駆動できるアクティブマトリクス型
液晶表示装置を提供することを目的とする。
形成された複数の走査線と、上記走査線に交差するよう
に形成された複数の信号線と、上記走査線と信号線の交
点付近に形成した薄膜トランジスタと、上記薄膜トラン
ジスタのソース電極に接続された画素電極に接続された
付加容量部とからなる薄膜トランジスタアレイ基板を有
するアクティブマトリクス型液晶表示装置において、上
記付加容量部の一部が、上記画素電極をスイッチングす
る薄膜トランジスタのゲート電極に接続される走査線と
の間で絶縁膜、半導体を介し形成されていることを特徴
とするアクティブマトリクス型液晶表示装置を上記課題
の解決手段とした。
示装置においては、上記画素電極と上記走査線との間に
設けられた半導体の設置領域が、上記信号線と上記走査
線の交差部と一部重なっていることが好ましい。
示装置においては、上記半導体が上記走査線上一列に形
成されていることが好ましい。
示装置においては、上記画素電極と前段の走査線は、前
段の半導体が形成されてない部位で重ねられていること
が好ましい。
クス型液晶表示装置においては、上記画素電極と上記走
査線との間に設置された半導体がアモルファスシリコン
膜から構成されていることが好ましい。
クス型液晶表示装置においては、上記画素電極と上記走
査線との間に設置された半導体が多結晶シリコン膜から
構成されているものであってもよい。
て図面を参照して詳細に説明する。
アクティブマトリクス型液晶表示装置は、図1乃至図2
に示すように、薄膜トランジスタアレイ基板250と、
この薄膜トランジスタアレイ基板250に平行に隔離し
て設けられた透明の対向基板(ガラス基板)140と、
上記薄膜トランジスタアレイ基板250と対向基板14
0との間に封入された液晶層130を備えた概略構成で
ある。なお、図1は、図2に示した第1実施形態のアク
ティブマトリクス型液晶表示装置の液晶層130より下
側の薄膜トランジスタアレイ基板250の単位画素を示
す平面図であり(図1において配向膜18の図示は略
す。)、図2は図1のII−II線に沿った断面図であ
り、薄膜トランジスタアレイ基板250より上側の部分
も合わせて示す。
T)はゲート電極1、アモルファスシリコン膜119、
ドレイン電極3、ソース電極4で構成されている。ゲー
ト電極1は自段の走査線11と、ドレイン電極3は自列
の信号線12と、ソース電極4は画素電極5とそれぞれ
電気的に接続されている。参照符号13は隣接する信号
線を示しており、走査線11、前段の走査線101と信
号線12、13に囲まれる領域に単位画素が形成されて
いる。蓄積容量を形成するため、画素電極5の上辺と前
段の走査線101の下辺とがゲート絶縁膜115を介し
て重畳されている。自段の走査線11の下辺も同様に次
段の画素電極の上辺と重畳して蓄積容量部が形成されて
いる。参照符号120は本発明による付加容量を形成す
るためのアモルファスシリコン膜であり、自段の走査線
11の上辺に沿って設けられている。
クティブマトリクス型液晶表示装置を製造するには、ま
ず、透明な絶縁基板としてのガラス基板100の上にス
パッタ法によりCr膜等の金属膜を堆積させ、選択的に
エッチングしゲート電極1、走査線11を形成する。そ
の後、CVD(Chemical Vapor Deposition)法によ
りゲート電極1、走査線11を含む表面に窒化シリコン
膜を堆積してゲート絶縁膜(絶縁膜)115を形成す
る。ついで、ゲート電極1に対応するゲート絶縁膜11
5の上および走査線11と一部重畳する形でCVDによ
り半導体領域を形成するアモルファスシリコン膜11
9、120とこれらアモルファスシリコン膜119、1
20上にオーミックコンタクト層としてのn+型アモル
ファスシリコン膜119a、120aを選択的に順次形
成し、次にゲート絶縁膜115の上に透明電極としての
ITO(酸化インジウムズス)膜を前段の走査線101
及びアモルファスシリコン膜120、走査線11と一部
重畳するよう選択的に設けて画素電極5を形成する。
び画素電極5をマスクとしてゲート電極1に対応する領
域のn+型アモルファスシリコン層119aが除去され
TFTが形成される。そして、上記TFT、信号線1
2、13、走査線11、101を被覆して保護する目的
でパッシベーション117を形成すると、薄膜トランジ
スタアレイ基板250が得られる。ここで、図1に示す
ように画素電極5の上辺と前段の走査線101の下辺と
の重畳部で蓄積容量Cscが形成されている。そして、
液晶層130を配向するためポリイミド樹脂などの有機
膜からなる配向膜18をパッシベーション膜117上に
形成し、配向処理する。
電極側のガラス基板140の下面、すなわちガラス基板
100と対向する面には、不透明の遮光層121、色層
122、ITOで形成された対向電極123、および配
向膜28がこの順に形成されている。
マトリクス型液晶表示装置の1画素の等価回路図を示
す。本実施形態の液晶表示装置の1画素の等価回路が図
16に示した従来のアクティブマトリクス型液晶表示装
置の1画素の等価回路図と異なるところは、自段の走査
線11と画素電極5の間に新たにMIS(Metal-Insula
tor-Semiconductor)容量が形成されている点である。
つまり、従来のアクティブマトリクス型液晶表示装置と
の差異は、走査線11と画素電極5にオーバーラップす
る形でアモルファスシリコン膜120を設置したことで
ある。このアモルファスシリコン膜120は、TFT部
のアモルファスシリコン膜119の形成工程と同時に形
成できるため、製造工程や材料の増加はない。
型液晶表示装置の動作を説明する。
晶表示装置は、従来のアクティブマトリクス型液晶表示
装置と同様に、各マトリクスセグメント毎に上記TFT
がオンすることにより、画素電極5と対向電極123と
の間に電界が生じ、両基板100、140間に封入され
た液晶層130が電気光学効果を引き起こし、パネル全
体として画像表示ができるようになる。
動作的な差分は、正書き込み時と負書き込み時のフィー
ドスルー電圧の差が従来と比較し大きくなることであ
る。この理由について以下に説明する。
1実施形態でのフィードスルー電圧△Vは、下記式
(1)の近似式で示される。
IS容量として、TFT部でのゲート−ソース間容量C
gsに以外に、新たに走査線11−ゲート絶縁膜115−
アモルファスシリコン膜120で形成される容量Cg-PI
が付与されたことが特徴である。すると従来の技術で述
べた現象に基づきフィードスルー電圧の絶対値が大きく
なるとともに、正書き込み時と負書き込み時のフィード
スルー電圧の差が大きくなる。本発明ではMIS容量の
総量が大きいため、対向電極123と画素電極5間に印
加される電圧が従来のものに比べ増す。その際、付与し
たMIS容量が大きいほど効果が大きいことを以下に定
性的に述べる。
を参照すると、従来例におけるフィードスルー電圧△V
は近似的には式(2)のように導かれる。ここで、Vgo
n、Vgoffはゲート電圧波形の高レベルの電圧、低レベ
ルの電圧をそれぞれ意味する。
ため、表示状態(白、中間調、黒)により△Vが異な
る。対向電極123には、フリッカ防止のため、視感度
が最も高い中間調表示での画素電極電位のセンターとな
る電圧が印加される。
め1つの表示画素に着目した場合、対向電極123と画
素電極5の間に表示フレーム毎に極性の異なる交流電圧
を印加し駆動するようにしている。
ルー電圧△Vの大きさが正書きこみ時と負書きこみ時で
異なることを説明する。これは上記寄生容量Cgsの実効
値が正書きこみ時と負書きこみ時で異なることによるも
のである。
由を以下順を追って説明する。
(Metal-Insulator-Semiconductor)キャパシタを使っ
て、ゲート電極、グラウンド間の容量Cとゲート電圧V
Gの関係を求めることとする。
ルファスシリコン膜の容量Csの直列結合とみなせる。
酸化膜(ゲート絶縁膜115)の厚さをtd、その比誘
電率をKo、真空の誘電率をεoとすると、酸化膜の単位
面積あたりの固定容量Coは、 Co=Koεo/td ・・・(3) で示される。次に、アモルファスシリコン膜の容量は発
生キャリアの分布により異なり、この分布はゲート電圧
VGの印加に依存する(参考文献:「アモルファス半導
体の基礎」p.164〜168、オーム社1982年1
1月30日発行)。
変化を示す図であり、ゲート電極1にオン電圧を印加し
た場合は、図5(a)に示すようにn+型アモルファス
シリコン膜119a中にキャリアが発生する。このキャ
リアは、アモルファスシリコン膜119a中の電界によ
りキャリアが流れるドリフト電流とキャリアの密度勾配
により流れる拡散電流により分布する。この場合、以上
の議論と液晶表示装置ではパネル内部の光反射により幾
分アモルファスシリコン膜119aに光が当たりフォト
キャリアが生成していることも考慮すると、大方キャリ
アは膜全体に存在していると近似でき、アモルファスシ
リコン膜119aの容量Csは、 Cs=0 ・・・(4) とみなせる。
場合、つまり図15でドレイン電極3とソース電極4の
接続を近似的にオープンとした場合には、図5(b)に
示すようにアモルファスシリコン膜119a中のキャリ
ア密度は低いため、ほぼ絶縁膜とみなしてよい。つま
り、アモルファスシリコン膜119aで形成される単位
面積あたりの可変容量Csは、アモルファスシリコン膜
の厚みをldとし、誘電率をKとして、 Cs=Kεo/ld ・・・(5) となる。(もちろんさらに、ゲート電圧を低くするとホ
ールが形成され図5(a)に近い状態になる。) 以上を考慮しC−VG曲線を定性的に描くと、図6のよ
うになる。すなわち、TFTのオン状態でのMIS容量
と、オフ状態のMIS容量を比較すると、オン状態での
MIS容量の方が定性的に大きくなる。ここで、TFT
がオン状態となるゲート電圧は絶対的に決まるわけでな
く、ソース電極、ドレイン電極の電位に依存し相対的に
決まることに注意を要する。
の電位を書き込む場合と、負の電位を書き込む場合でフ
ィードスルー電圧△Vの大きさに差が生じる理由を定性
的に考察する。
近似した場合、それぞれの状態でのMIS容量すなわち
TFTの場合ゲート−ソース電極間容量Cgsは先に述べ
たように異なる。つまり、TFTがオンするゲート電圧
をVth(閾値電圧)と書く ことにすると、 Cgs(V G> V th ) > Cgs(V G< V th ) ・・・(6) である。
すと、 △V={(Vgon−Vth)* Cgs(V G> V th )/(CLC+Csc+Cgs(V G> V th ))} +{(Vth−Vgoff)* Cgs(V G< V th )/(CLC+Csc+Cgs(V G< V th ))} ・・・(7) となる。
ソース電極電位、ドレイン電極電位との相対関係により
決まるので、図7で液晶表示装置で画素への正書き込
み、すなわち画素電極に共通電極電位に対し正の電位を
書き込む場合では、ドレイン、ソース電極ともに共通電
極に対し正の電位が印加されているため、図7(a)に
示すようにTFTがオフするゲート電位Vthが比較的高
くなっている。
通電極電位に対し負の電位を書きこむ場合においては、
ドレイン、ソース電極ともに共通電極に対し負の電位が
印加されているため、図7(b)に示すようにTFTが
オフするゲート電位が比較的低くなっている。
の結果より、TFTがオン状態でのゲート−ソース間容
量Cgsの方がオフ状態でのゲート−ソース間容量に比べ
大きくなる(式(6))。すると式(7)より負書き込
みの場合の方が、Vthが低い分△Vが大きくなることが
分かる(Vgon−Vthが大)。
る程度ドレイン電極3から画素電極5に流れこむためこ
のCgsの変動による効果は若干緩和される。ただし、a
-Siを活性領域とするTFTのオン抵抗(〜106オー
ム)を考慮すると流れ込む電流は微量である。液晶層に
印加される電圧は、共通電極電位と画素電極電位の差
(図17における△VPI)であり、液晶表示装置は一般
的に信頼性の確保のため正書き込みと負書き込みをフレ
ーム毎に切り替えていることを考慮すると、負書き込み
のフィードスルー電圧が正書き込みのフィードスルー電
圧に比べ大きいほど選択区間(ゲート電位が高電位の時
間)以外の時間(非選択期間)に液晶層に印加される電
圧は大きくなる(△VPIが大)。正書き込み時と負書き
込み時のフィードスルー電圧の差は、Cgsの絶対値が大
きければ大きいほど大きくなる(ただし比はほぼ等し
い)。したがって、本発明では、走査線11と画素電極
5に結合されるMIS容量を増すことで外部より印加さ
れた電圧より大きい電圧を液晶層に印加できるという電
圧増幅効果を奏することとなる。
量的に液晶層130への印加電圧の増加量を見積もった
結果を図8に示す。図9は、図1のV線で囲んだ部分の
拡大図である。画素電極5を走査線11にオーバーラッ
プ幅Wが3μmとなるようにオーバーラップさせ、アモ
ルファスシリコン120の長さLを増した場合につい
て、図17で示す外部駆動装置より入力されるドレイン
電圧振幅(peak-to-peak)△VD に対する液晶層130
への印加電圧△VPIの比(△VPI/△VD )を計算し
た。
ン膜120のオーバーラップ長Lを約13μm以上伸長
するとドレイン電圧振幅より大きい電圧が液晶に印加で
きることが分かる。オーバーラップ長Lの上限は特にな
いが、画素電極5の幅が最大となる。しかし、図8に示
すように、オーバーラップ長Lが約30μm以上になる
と増幅率は次第に飽和状態に近づいてくるので、好まし
いオーバーラップ長Lとしては30〜90μmと考えら
れる。これをオーバーラップ面積に換算すると、90〜
270μm2となる。通常、走査線11の幅は10μm
程度であり、画素電極5の幅は100μm程度であるこ
とと、製造時の目合わせのズレ許容量や、開口率を考慮
すると、アモルファスシリコン膜120の形成寸法は幅
10μm程度が望ましい。また、その長さについては上
記オーバーラップ長Lを満足するように選べばよい。上
記オーバーラップ幅Wは、目合わせズレなどで多少変動
することがあるが、オーバーラップ長Lを長め50μm
以上の長めに設定することにより、飽和状態に近づくの
で増幅効果へのバラツキが抑制される点で好ましい。
FTのサイズを大きくしたり、複数のTFTの設置する
構成でも得られると思われるが、一般にTFTの面積を
増やすことは開口率を低下させたり、保持時間における
リーク電流が増すという液晶表示装置の特性を劣化させ
る問題がある。さらに、ゲートパルスが遅延した場合に
は、TFTがオフするまでの時間にドレイン電極から電
流が画素電極に流れ込むため印加電圧増幅効果は小さく
なる。
晶表示装置によれば、自段の走査線11と画素電極5に
オーバーラップする形で半導体層としてのアモルファス
シリコン膜120を設けたことにより、製造コストを増
さずに低電圧駆動できるため消費電力の低い液晶表示装
置を提供を実現することができた。また、第1実施形態
のアクティブマトリクス型液晶表示装置において、消費
電力を従来と同等に設定した場合には、高コントラス
ト、高速応答を実現する表示品位の高い液晶表示装置を
提供できる。
クス型液晶表示装置によれば、従来のアクティブマトリ
クス型液晶表示装置において考慮すべき開口率の低下、
TFTオフ時の保持特性、ゲートパルス遅延時の効果減
少等の問題を発生させず、コントラストが高い、または
低電圧で駆動できるアクティブマトリクス型液晶表示装
置を提供できる。
垂直な電界を印加する方式の液晶表示装置を例に挙げ説
明をしたが、例えば特開平7−225388号公報に開
示されているような、ガラス基板に対し平行な電界を印
加する方式の液晶表示装置等であっても、TFTを用い
た液晶表示装置であればいずれにも適用できる。さら
に、本実施形態では配線材料としてCrを用いる場合に
ついて説明したが、本発明で用いられる配線材料はCr
である必要はなく他の配線材料でもかまわない。また、
本実施形態では半導体膜としてアモルファスシリコン膜
を用いる場合について説明したが、本発明では半導体膜
として多結晶シリコン膜等の他の半導体膜に置き換えた
場合も程度に差はあるが同様な効果が期待できる。
て、自身の走査線11ではなく前段の走査線101と画
素電極5の間にMIS容量を形成する技術が特開平8−
292449号公報に開示されているが、これは蓄積容
量として機能するだけであり、本発明のように画素電極
5と対向電極123の間の電圧を増加させる機能は持た
ない。
のアクティブマトリクス型液晶表示装置の液晶層より下
側の薄膜トランジスタアレイ基板の単位画素を示す平面
図である。
マトリクス型液晶表示装置が図1および図2に示した第
1実施形態のアクティブマトリクス型液晶表示装置と異
なるところは、走査線11と画素電極5の間に設けたア
モルファスシリコン膜120を走査線101、信号線1
3のクロスオーバー部まで伸長させた点である。
型液晶表示装置の電気的な動作は第1実施形態のアクテ
ィブマトリクス型液晶表示装置と同様であるが、走査線
11と信号線13のクロスオーバー部にアモルファスシ
リコン膜120が狭持されて存在するため、製造工程で
の走査線11と信号線13の層間ショートが減少する。
ただし、第1実施形態と比較し走査線11に結合される
容量が増大し走査線に印加されるゲートパルスの遅延が
大きい。
晶表示装置は、上記構成としたことにより、第1実施形
態のアクティブマトリクス型液晶表示装置の効果に加
え、層間ショートが減少することで製造歩留が向上し安
価な液晶表示装置の提供が実現できるという利点があ
る。
のアクティブマトリクス型液晶表示装置の液晶層より下
側の薄膜トランジスタアレイ基板の単位画素を示す平面
図である。
マトリクス型液晶表示装置が図10に示した第2実施形
態のアクティブマトリクス型液晶表示装置と異なるとこ
ろは、走査線11−画素電極5間に設けたアモルファス
シリコン膜120が走査線11上一列に形成されている
ことである。
晶表示装置では、画素電極5と左右の信号線12、13
との結合容量に比較的大きな差が生じている(アモルフ
ァスシリコン膜を介する容量の方が一般的に大きい)
が、第3実施形態のアクティブマトリクス型液晶表示装
置では、信号線12、13との結合容量の差が低減さ
れ、第2実施形態のものと比較し縦クロストークを低減
させることができる。ただし、走査線11に印加される
ゲートパルスの遅延は第2実施形態のもとと比較しさら
に大きくなる。
晶表示装置は、上記構成としたことにより、第2実施形
態のアクティブマトリクス型液晶表示装置の効果に加
え、縦クロストークが目立たない表示特性が良好な液晶
表示装置の提供が実現できるという利点がある。
のアクティブマトリクス型液晶表示装置の液晶層より下
側の薄膜トランジスタアレイ基板の単位画素を示す平面
図である。
マトリクス型液晶表示装置が他の実施形態のアクティブ
マトリクス型液晶表示装置と異なるところは、画素電極
5と前段の走査線101をオーバーラップさせる際、前
段のアモルファスシリコン膜120が形成されてない部
位で重ねた点である。
晶表示装置では、他の実施形態と異なり、画素電極5、
アモルファスシリコン膜120を形成する際に上下方向
の目ズレが生じた場合でも、画素電極5に結合された全
容量の変化が小さい。そのため、表示面内での画素容量
変化による画素電位変化に起因する表示ムラの発生が低
減される。
晶表示装置は、上記構成としたことにより、第1実施形
態のアクティブマトリクス型液晶表示装置の効果に加
え、表示ムラが目立たない表示特性が良好な液晶表示装
置の提供が実現できるという利点がある。
マトリクス型液晶表示装置は、絶縁基板上に形成された
複数の走査線と、上記走査線に交差するように形成され
た複数の信号線と、上記走査線と信号線の交点付近に形
成した薄膜トランジスタと、上記薄膜トランジスタのソ
ース電極に接続された画素電極に接続された付加容量部
とからなる薄膜トランジスタアレイ基板を有するアクテ
ィブマトリクス型液晶表示装置において、上記付加容量
部の一部が、上記画素電極をスイッチングする薄膜トラ
ンジスタのゲート電極に接続される走査線との間で絶縁
膜、半導体を介し形成されたものであるので、製造工
程、材料を増さずにTFT部以外にも走査線と画素電極
間にMIS容量を形成し、共通電極電位に対し負の電圧
を画素に書き込む(負書き込み)場合のフィードスルー
電圧を正に書きこむ(正書き込み)場合のフィードスル
ー電圧に対しより大きくすることで、画素電極−共通電
極間の電圧を従来のアクティブマトリクス型液晶表示装
置と比較し大きくすることができる。従って、本発明
は、上記構成による効果により液晶表示装置の低消費電
力化が実現でき、または、消費電力を従来と同等に設定
した場合には、コントラストの向上と高速応答を実現す
ることができる。
型液晶表示装置に備えられた薄膜トランジスタアレイ基
板の単位画素を示す平面図である。
型液晶表示装置の断面図である。
型液晶表示装置の1画素の等価回路図である。
略断面図である。(b)は(a)に示すMIS容量の等
価回路図である。
を示す説明図である。(b)はゲートオフ状態時のMI
S容量の変化を示す説明図である。
ある。
スルーの差を説明するための説明図である。(b)は画
素電極への負書き込み時のフィードスルーの差を説明す
る説明図である。
クス型液晶表示装置の効果を示す特性図である。
ス型液晶表示装置に備えられた薄膜トランジスタアレイ
基板の単位画素を示す平面図である。
ス型液晶表示装置に備えられた薄膜トランジスタアレイ
基板の単位画素を示す平面図である。
ス型液晶表示装置に備えられた薄膜トランジスタアレイ
基板の単位画素を示す平面図である。
に備えられた薄膜トランジスタアレイ基板の単位画素を
示す平面図である。
の断面図である。
明図である。
の1画素の等価回路図である。
の電圧波形を示す図である。
Claims (10)
- 【請求項1】 絶縁基板上に形成された複数の走査線
と、前記走査線に交差するように形成された複数の信号
線と、前記走査線と信号線の交点付近に形成した薄膜ト
ランジスタと、前記薄膜トランジスタの一方の電極に接
続された画素電極と、前記画素電極をスイッチングする
薄膜トランジスタのゲート電極に接続される自段の走査
線と前記画素電極とを絶縁膜および半導体膜を介してオ
ーバーラップさせて形成した付加容量部とを備えるとと
もに、前記半導体膜は、次段の画素電極と前記自段の走
査線との間に絶縁膜を介して形成された蓄積容量部と分
離された領域に形成されていることを特徴とするアクテ
ィブマトリクス型液晶表示装置。 - 【請求項2】 前記半導体膜は前記自段の走査線に沿っ
て延在し、かつ隣の信号線と前記自段の走査線の交差部
と一部重なる領域まで延在していることを特徴とする請
求項1記載のアクティブマトリクス型液晶表示装置。 - 【請求項3】 前記半導体膜は前記自段の走査線上に沿
って連続して形成されていることを特徴とする請求項1
記載のアクティブマトリクス型液晶表示装置。 - 【請求項4】 前記付加容量部と前記蓄積容量部とが前
記自段の走査線の幅方向において分離されていることを
特徴とする請求項1記載のアクティブマトリクス型液晶
表示装置。 - 【請求項5】 前記付加容量部と前記蓄積容量部とが前
記自段の走査線の長さ方向において分離されていること
を特徴とする請求項1記載のアクティブマトリクス型液
晶表示装置。 - 【請求項6】 前記蓄積容量部は前記トランジスタの近
傍に配置されていることを特徴とする請求項1記載のア
クティブマトリクス型液晶表示装置。 - 【請求項7】 前記半導体膜は前記トランジスタの活性
領域を構成する半導体で形成されていることを特徴とす
る請求項1記載のアクティブマトリクス型液晶表示装
置。 - 【請求項8】 前記半導体膜がアモルファスシリコン膜
および多結晶シリコン膜から選ばれた一つであることを
特徴とする請求項7記載のアクティブマトリクス型液晶
表示装置。 - 【請求項9】 絶縁基板上に形成された複数の走査線
と、前記走査線に交差するように形成された複数の信号
線と、前記走査線と信号線の交点付近に形成した薄膜ト
ランジスタと、前記薄膜トランジスタの一方の電極に接
続された画素電極と、前記画素電極をスイッチングする
薄膜トランジスタのゲート電極に接続される自段の走査
線と前記画素電極とを絶縁膜および半導体膜を介してオ
ーバーラップさせて形成した付加容量部とを備え、か
つ、前記画素電極は絶縁膜を介して前段の走査線と重畳
して蓄積容量部を形成しているとともに、前記自段の走
査線上で次段の画素電極が絶縁膜を介して重畳して次段
の画素電極用の蓄積容量部を形成しており、前記付加容
量部を構成する絶縁膜および半導体膜は前記トランジス
タを構成する絶縁膜および半導体膜と同一構成であり、
前記付加容量部の大きさは、外部から印加された電圧よ
り大きい電圧を前記液晶層に印加することができるよう
な大きさに決められていることを特徴とするアクティブ
マトリクス型液晶表示装置。 - 【請求項10】 前記付加容量部の前記走査線の延在方
向に沿った長さが前記蓄積容量部の前記走査線の延在方
向に沿った長さより短いことを特徴とする請求項9記載
のアクティブマトリクス型液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000150037A JP3327287B2 (ja) | 1999-05-20 | 2000-05-22 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14077299 | 1999-05-20 | ||
JP11-140772 | 1999-05-20 | ||
JP2000150037A JP3327287B2 (ja) | 1999-05-20 | 2000-05-22 | アクティブマトリクス型液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001033825A JP2001033825A (ja) | 2001-02-09 |
JP3327287B2 true JP3327287B2 (ja) | 2002-09-24 |
Family
ID=26473195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000150037A Expired - Fee Related JP3327287B2 (ja) | 1999-05-20 | 2000-05-22 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3327287B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100480815B1 (ko) * | 2001-12-24 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동 방법 |
KR100598737B1 (ko) * | 2003-05-06 | 2006-07-10 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
JP2014130336A (ja) * | 2012-11-30 | 2014-07-10 | Semiconductor Energy Lab Co Ltd | 表示装置 |
-
2000
- 2000-05-22 JP JP2000150037A patent/JP3327287B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001033825A (ja) | 2001-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6781643B1 (en) | Active matrix liquid crystal display device | |
US6028650A (en) | Liquid crystal display apparatus with uniform feed-through voltage in panel | |
KR100469342B1 (ko) | 액정표시소자 | |
US5270567A (en) | Thin film transistors without capacitances between electrodes thereof | |
KR100780714B1 (ko) | 액정 표시장치 | |
US5796448A (en) | Structure for a parasitic capacitor and a storage capacitor in a thin film transistor-liquid crystal display and a method for making the same | |
KR101211255B1 (ko) | 액정패널 및 그 제조 방법 | |
US20070070279A1 (en) | Liquid crystal display device | |
JPH02830A (ja) | 薄膜トランジスタおよびそれを用いた液晶デイスプレイ装置 | |
JP3145931B2 (ja) | 薄膜トランジスタ | |
JPH0713196A (ja) | アクティブマトリックス型液晶表示装置 | |
JP3327287B2 (ja) | アクティブマトリクス型液晶表示装置 | |
KR101385475B1 (ko) | 액정 표시장치 | |
KR101107697B1 (ko) | 박막 트랜지스터 및 이를 구비한 액정표시장치 | |
JP3207760B2 (ja) | 半導体装置およびこれを用いた画像表示装置 | |
US5739878A (en) | Liquid crystal display having common electrode with portions removed at thin film transistors | |
JP2780677B2 (ja) | アクティブマトリクス液晶表示パネル | |
JP3533476B2 (ja) | 液晶表示装置 | |
JPH07244296A (ja) | アクティブ・マトリクス駆動型液晶表示装置 | |
KR100687357B1 (ko) | 박막트랜지스터 액정표시장치 | |
KR20060029101A (ko) | 박막 트랜지스터 어레이 기판 | |
JPH05110100A (ja) | アクテイブマトリクス型液晶表示装置 | |
JPH01189632A (ja) | 薄膜トランジスタ | |
JPH0815728A (ja) | 液晶表示装置 | |
JP2017107109A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020226 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020611 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070712 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110712 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110712 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |