JPH07244296A - アクティブ・マトリクス駆動型液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明の目的を具体的に言えば、開口率や歩留
まりが高く、かつ大画面化，高精細化が図れ、しかも表
示品質の優れたアクティブ・マトリクス駆動型液晶表示
装置を提供することにある。 【構成】アクティブ・マトリクス型液晶表示装置におい
て、画素電極ＥＰと走査信号電極Ｙ1，…，Ｙnとの間に
可変容量素子で構成された付加容量Ｃａｄｄを接続し、
この付加容量Ｃａｄｄは、それが接続された走査信号電
極が選択駆動されている期間は容量値が小さく、他の期
間は容量値が大きくなるようになっている。 【効果】本発明により書き込み時のゲート配線に接続さ
れた容量が少なくできるので表示画面の大画面化及び高
精細化が図れ、しかも薄膜トランジスタの寄生容量の影
響を低減できるため表示品質の向上が図れる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜トランジスタ（以下
ＴＦＴと略称する）を使用したアクティブ・マトリクス
駆動型液晶表示装置に関する。

【０００２】

【従来の技術】アクティブ・マトリクス駆動型の液晶表
示装置は、マトリクス状に配列された複数の画素電極の
各々に対応してスイッチング素子を設けたものである。
各画素における液晶は理論的に常時駆動されているの
で、時分割駆動方式を採用している単純マトリクス型と
較べてアクティブ・マトリクス駆動型はコントラストが
良く、特にカラー液晶表示装置では欠かせない技術にな
っている。

【０００３】従来のアクティブ・マトリクス駆動型の液
晶表示装置は、一方面上に所定間隔で第１の方向に延び
る複数の走査信号電極，所定間隔で走査信号電極と交叉
する第２の方向に延びる複数の映像信号電極，走査信号
電極と映像信号電極の各交差点付近に位置し、ゲート電
極が走査信号電極に、ドレイン（またはソース）電極が
映像信号電極にそれぞれ接続されたＴＦＴ、隣接する２
個の走査信号電極と隣接する２個の映像信号電極によっ
て規定される各領域に位置し、ＴＦＴのソース（または
ドレイン）電極に接続された画素電極が形成された第１
の絶縁基板と、一方面上に形成された対向電極を有し、
対向電極が画素電極に間隙を有して対向するように配置
された第２の絶縁基板と、第１の絶縁基板と第２の絶縁
基板との間に挾持された液晶層とから構成されている。
更に、ＴＦＴのゲート・ソース間の寄生容量による画質
低下を防止する目的で、画素電極と対向電極及び走査信
号電極以外の電位との間に保持容量Ｃｓｔｇを設けるこ
と、又は、画素電極と前段の走査信号電極との間に付加
容量Ｃａｄｄを設けることが一般に行われている。保持
容量Ｃｓｔｇを設けたアクティブ・マトリクス駆動型の
液晶表示装置は例えば特開平3−149520 号公報に、付加
容量Ｃａｄｄを設けたアクティブ・マトリクス駆動型の
液晶表示装置は例えば特開平5−204337 号公報に、それ
ぞれ記載されている。

【０００４】

【発明が解決しようとする課題】保持容量Ｃｓｔｇを設
けたアクティブ・マトリクス駆動型の液晶表示装置は、
走査信号電極に保持容量Ｃｓｔｇが接続されてないこと
から、走査信号電極を駆動するとき高速走査が可能で大
画面、高精細化に適しているが、保持容量Ｃｓｔｇに対
向電極及び走査信号電極以外の電位を付与するための電
極配線が必要となり、画素の開口率や配線の交差面積に
依存する歩留まの低下が生じるという問題点がある。一
方、付加容量Ｃａｄｄを設けたアクティブ・マトリクス
駆動型の液晶表示装置は、付加容量Ｃａｄｄの電位を付
与するために新たな電極配線を必要としないため開口率
や歩留まりの点で優れるが、走査信号電極に付加容量Ca
ddが接続されるため高速走査ができず、表示画面の高精
細化及び大画面化が難しいという問題点がある。

【０００５】また、ＴＦＴへの負担の低減や映像信号電
極の駆動回路の低コスト化を図る目的で、対向電極を交
流駆動して映像信号電圧を低電圧化することが一般に行
われている。この駆動方法では、走査信号電極に接続さ
れる容量と電極抵抗の積、対向電極の抵抗値および容量
値等が画質に悪影響を及ぼすことから、付加容量Ｃａｄ
ｄを採用する場合には、走査信号電極及び対向電極の低
抵抗化が必要となる。

【０００６】本発明の目的は上記の問題点を解決した改
良されたアクティブ・マトリクス駆動型液晶表示装置を
提供することにある。

【０００７】本発明の目的を具体的に言えば、開口率や
歩留まりが高く、かつ大画面化，高精細化が図れ、しか
も表示品質の優れたアクティブ・マトリクス駆動型液晶
表示装置を提供することにある。

【０００８】本発明の他の目的は、以下の実施例の説明
から明らかになろう。

【０００９】

【課題を解決するための手段】かかる目的を達成する本
発明液晶表示装置の特徴とするところは、付加容量Ｃａ
ｄｄを有し、付加容量Ｃａｄｄはそれが接続された走査
信号電極が駆動されている期間は実質的に容量値が小さ
く、他の期間は実質的に容量値が大きくなるように構成
した点にある。

【００１０】具体的には、付加容量Ｃａｄｄをそれが接
続された走査信号電極と画素電極間に印加した電圧に応
じて容量値の変化する可変容量素子で構成されているこ
と、即ち、付加容量Ｃａｄｄはそれが接続された走査信
号電極が駆動されている期間には容量値が小さくなり、
他の期間は実質的に容量値が大きくなるような可変容量
素子で構成すること、又は、付加容量Ｃａｄｄとそれが
接続された走査信号電極との間にスイッチを配置し、該
走査信号電極が駆動されている期間は付加容量Ｃａｄｄ
を走査信号電極から切離し、他の期間は付加容量Ｃａｄ
ｄを走査信号電極に接続するように構成することであ
る。

【００１１】付加容量Ｃａｄｄとして用いる可変容量素
子は、画素電極の一部上に形成した絶縁膜と，絶縁膜上
に形成された半導体層と，半導体層上に延びて形成され
画素電極上に投影したとき画素電極と一部が重なる走査
信号電極とから構成したものが好ましい。この場合、半
導体層は積極的に不純物をドープしないｉ型半導体層部
分と、走査信号電極の下にのみでｉ型半導体層部分に隣
接しｉ型半導体層部分より高不純物濃度を有するｎ+ 型
半導体層部分とを具備するのが望ましい。

【００１２】

【作用】本発明液晶表示装置は、付加容量Ｃａｄｄを有
し、付加容量Ｃａｄｄはそれが接続された走査信号電極
が駆動されている期間は実質的に容量値が小さく、他の
期間は実質的に容量値が大きくなるように構成されてい
るため、走査信号電極の駆動中はゲート波形の遅延が極
めて少なく高速走査が可能となり、他の期間は付加容量
Ｃａｄｄの容量値が大きくＴＦＴの寄生容量の悪影響を
除去することが可能となる。換言すれば、付加容量Ｃａ
ｄｄを設けたアクティブ・マトリクス駆動型の液晶表示
装置の長所はそのままで、その問題点を解決した液晶表
示装置が実現できる。従って、本発明によれば、走査信
号電極の配線容量と抵抗の積で表現されるゲート電圧波
形の遅延が少なくなり、１ラインの走査信号電極の選択
期間の短い高精細液晶表示装置や、１ラインの走査信号
電極の配線抵抗の大きい大画面液晶表示装置においても
良好な書き込み特性が得られる。更に、書き込み動作が
終了し、走査信号電極の非選択期間に移行すると、付加
容量Ｃａｄｄの容量値が大きくなって保持に必要な所望
の容量値に達することから、時間や表示部の場所依存に
よる電圧変動を抑制し、輝度傾斜やフリッカの無い良好
な表示特性が得られる。

【００１３】また、走査信号電極の選択期間における容
量値が小さくなるため、走査信号電極を低抵抗化しなく
とも、走査信号電極に接続される容量と電極抵抗の積を
小さくでき、その結果、対向電極を交流駆動して映像信
号電圧を低電圧化する駆動方法を採用することができ
る。

【００１４】また、ＴＦＴの寄生容量と挿入した補助容
量からなる合成容量の容量特性が白表示時に極小値を取
ることから、同様に白表示時に極小値を取る液晶容量と
この合成容量の比で決定されるゲートの選択期間から非
選択期間移行時の電圧変動（フィードスルー電圧）を画
像信号に依らず一定に保つことができる。

【００１５】

【実施例】以下、本発明アクティブ・マトリクス駆動型
液晶表示装置を実施例として示した図面を用いて詳細に
説明する。

【００１６】図１は本発明アクティブ・マトリクス駆動
型液晶表示装置の代表的な実施例を示す概略回路図であ
る。

【００１７】図１において、１はアクティブ・マトリク
ス・アレイで、所定間隔で第１の方向（図で横方向）に
延びる複数の走査信号電極Ｙ1，Ｙ2，…，Ｙn 、走査信
号電極Ｙ1の前段に走査信号電極Ｙ1から所定間隔を有し
て平行に配置された付加容量Ｃａｄｄ用電極Ｙ0、所定
間隔で走査信号電極Ｙ1，Ｙ2，…，Ｙn及び付加容量Ｃ
ａｄｄ用電極Ｙ0 と交叉する第２の方向（図で縦方向）
に延びる複数の映像信号電極Ｘ1，Ｘ2，…，Ｘn 、走査
信号電極と映像信号電極の各交差点付近に位置し、ゲー
ト電極が走査信号電極に、ドレイン電極が映像信号電極
にそれぞれ接続された薄膜トランジスタＴＦＴ、隣接す
る２個の走査信号電極と隣接する２個の映像信号電極に
よって規定される各領域に配置され、各薄膜トランジス
タのソース電極に接続された画素電極ＥＰ、各画素電極
と該画素電極が薄膜トランジスタを介して接続される走
査信号電極の前段の走査信号電極との間に接続された可
変容量素子からなる付加容量Ｃａｄｄ、付加容量Ｃａｄ
ｄ用電極Ｙ0 と走査信号電極Ｙ1との間に位置する画素
電極ＥＰと付加容量Ｃａｄｄ用電極Ｙ0との間に接続さ
れた固定容量素子からなる付加容量Ｃａｄｄ0 から構成
されている。ＥＣは液晶層を介してマトリクス・アレイ
１の各画素電極に対向配置された対向電極、２は走査信
号電極Ｙ1，Ｙ2，…，Ｙn を駆動する垂直走査回路、３
及び４はマトリクス・アレイ１の第２の方向の両側に配
置されて映像信号電極Ｘ1，Ｘ2，…，Ｘn を駆動する映
像信号駆動回路、５は対向電極ＥＣに所定の電位を付与
する対向電極電圧制御回路、６はホストからの信号から
各回路の駆動信号を作る回路である。画素電極ＥＰに付
与されたＲ，Ｇ，Ｂは赤，緑，青の各色用の画素電極を
示す。

【００１８】図１の動作をアクティブ・マトリクス・ア
レイ１を１部拡大して示した図２により説明する。付加
容量Ｃａｄｄは、それが接続された走査信号電極Ｙ1 が
選択駆動されている期間には容量値が小さくなり、他の
期間例えば走査信号電極Ｙ２が選択駆動されている期間
には容量値が大きくなる可変容量素子である。走査信号
電極Ｙ１ が選択され駆動されている期間は、付加容量
Ｃａｄｄに書き込むための薄膜トランジスタＴＦＴは非
書き込み期間で寄生容量の影響がない期間であり、付加
容量Ｃａｄｄの容量は小さくても問題はない。むしろ、
走査信号電極Ｙ1に接続されている容量値が小さくなる
ことによって、走査信号電圧波形の遅延を小さくして走
査の高速化を図るという効果を奏する。次に走査信号電
極Ｙ2 が選択駆動されている期間には、付加容量Ｃａｄ
ｄの容量値が大きくなるため寄生容量の影響を低減する
という効果を奏することができる。このように、付加容
量Ｃａｄｄを設けたアクティブ・マトリクス駆動型の液
晶表示装置でありながら、付加容量Ｃａｄｄをそれが接
続された走査信号電極Ｙ1 が選択駆動されている期間に
は容量値が小さくなり、他の走査信号電極が選択駆動さ
れている期間には容量値が大きくなる可変容量素子で構
成することにより、走査信号電圧波形の遅延が大きくて
大画面または微細化された画面の表示装置に適用出来な
いという付加容量Ｃａｄｄ特有の欠点を一掃することが
できるのである。

【００１９】尚、付加容量Ｃａｄｄ用電極Ｙ0に接続さ
れている付加容量Ｃａｄｄ0は、電極Ｙ0 が走査され
ず、画素電極ＥＰより低い一定電位たとえば接地電位に
保持されているため、走査信号電極に接続されている付
加容量Ｃａｄｄの大容量時と略同一容量にしておけばよ
い。これによって、走査信号電極Ｙ1 に接続されている
薄膜トランジスタＴＦＴの寄生容量の影響の低減するこ
とができる。

【００２０】また、ＴＦＴへの負担の低減や映像信号電
極ドライバの低コスト化を図る目的で、対向電極を交流
駆動して映像信号電圧を低電圧化することが一般に行わ
れている。この駆動方法では、走査信号電極に接続され
る容量と電極抵抗の積、対向電極の抵抗値および容量値
等が画質に悪影響を及ぼすことから、保持容量Cstg及び
付加容量Ｃａｄｄのいずれを採用する場合においても、
走査信号電極及び対向電極の低抵抗化が必要であると考
えられていた。しかしながら、本願発明によれば、走査
信号電極を駆動するときには付加容量Ｃａｄｄが小さく
なるため、走査信号電極に接続される容量と電極抵抗の
積が小さくなり、走査信号電極の低抵抗化をしなくとも
映像信号電圧を低電圧化が図れる効果がある。

【００２１】図３はアクティブ・マトリクス・アレイ１
の一画素とその周辺の具体的構成を示す平面図、図４は
図３のIV−IV線に沿う断面図、図５は図３のＶ−Ｖ線に
沿う断面図、図６は図３のVI−VI線に沿う断面図、図７
は図３のVII−VII線に沿う断面図、図８は図３のVIII−
VIII線に沿う断面図である。

【００２２】図３から図８において、１００は透明ガラ
ス板からなる第１の絶縁基板、101及び１０２は第１の
絶縁基板１００の両面に形成された酸化シリコン膜であ
る。Ｙ1及びＹ2は一方の酸化シリコン膜１０１上に一方
向に延び一方向と直角方向に所定間隔で並設されたアル
ミニウム，クロム，タンタル，モリブデン等から選ばれ
た金属からなる走査信号電極で、その映像信号電極Ｘ
1，Ｘ2と交叉することになる箇所に開口１０３が形成さ
れている。ＥＰ21は酸化シリコン膜１０１上の走査信号
電極Ｙ1，Ｙ2及び映像信号電極Ｘ1，Ｘ2で包囲された領
域に形成されたネサ膜のような透明導電膜からなる画素
電極、１０４は酸化シリコン膜１０１上に形成され、一
部が走査信号電極Ｙ1，Ｙ2及び画素電極ＥＰ21上に延び
る例えば窒化シリコンからなる絶縁膜、１０５は絶縁膜
１０４上に絶縁膜１０４と略同一パターンを有して形成
された積極的に不純物をドープしていない非晶質シリコ
ンからなるｉ型半導体層、１０６はｉ型半導体層１０５
の選択された表面に形成された例えば燐をドープした非
晶質シリコンからなるｎ+ 型半導体層である。絶縁膜１
０４，ｉ型半導体層１０５及びｎ+ 型半導体層１０６の
積層体は、映像信号電極Ｘ1，Ｘ2が形成される個所即ち
隣接する画素電極の間を走査信号電極Ｙ1，Ｙ2と直交す
る方向に延び、その一部が走査信号電極Ｙ1，Ｙ2上に延
びている部分、及び他から離れて島状に走査信号電極Ｙ
1，Ｙ2から画素電極ＥＰ21上に延びている部分を有して
いる。１０７及び１０８は隣接する画素電極の間を走査
信号電極Ｙ1，Ｙ2と直交する方向に延び、その一部が走
査信号電極Ｙ1，Ｙ2上に延びて形成されたｎ+ 型半導体
層１０６上に順次積層された略同一パターンのクロム膜
及びアルミニウム膜で、映像信号電極Ｘ1，Ｘ2となる。
１０９及び１１０は島状をなし走査信号電極Ｙ1，Ｙ2か
ら画素電極ＥＰ21上に延びて形成されたｎ+ 型半導体層
１０６上から画素電極ＥＰ21上に延び、又は走査信号電
極Ｙ2 上に延びて順次積層されたクロム膜及びアルミニ
ウム膜で、それぞれ付加容量Ｃａｄｄ21の一方の電極及
び薄膜トランジスタＴＦＴ21のソース電極になる。１１
１は第１の絶縁基板１００上に形成された酸化シリコン
膜１０１からアルミニウム膜１０８，１１０までの露出
部分を被覆する保護膜で、例えば透明性と耐湿性の優れ
た酸化シリコン膜や窒化シリコン膜で形成される。１１
２は保護膜１１１上に形成された第１の配向膜、１１３
は第１の絶縁基板１００の他方の酸化シリコン膜１０２
上に形成された第１の偏光板である。これらによって液
晶表示装置用薄膜トランジスタアレイ基板が構成され
る。

【００２３】２００は第１の絶縁基板１００上に所定間
隔を隔てて対向配置された透明ガラス板からなる第２の
絶縁基板、２０１及び２０２は第２の絶縁基板２００の
両面に形成された酸化シリコン膜である。２０３は一方
の酸化シリコン膜２０１上形成された遮光性の高い例え
ばクロム膜またはアルミニウム膜からなる遮光膜で、画
素電極ＥＰ21に対向する個所に開口２０３ａが設けら
れ、これによって画素部と他の個所とのコントラストの
向上を図ると共に、薄膜トランジスタを構成するｉ型半
導体層１０５へ遮光機能を果たしている。２０４は遮光
膜２０３の開口２０３ａに形成され、一部が遮光膜２０
３上に延びるカラーフィルタ、２０５は遮光膜２０３及
びカラーフィルタ２０４上に形成された例えばエポキシ
樹脂又はアクリル樹脂からなる保護膜、ＥＣは保護膜２
０５上に形成されたネサ膜のような透明導電膜からなる
対向電極、２０６は対向電極ＥＣ上に形成された第２の
配向膜、２０７は第２の絶縁基板２００の他方の酸化シ
リコン膜２０２上に形成された第２の偏光板である。

【００２４】３００は第１の絶縁基板１００と第２の絶
縁基板２００との間の間隙に充填された液晶層、４００
は第２の絶縁基板２００の他方の酸化シリコン膜２０２
側に配置されたバックライトである。以上によって、ア
クティブ・マトリクス駆動型液晶表示装置に使用する液
晶パネルが出来上がる。

【００２５】かかる構成の液晶パネルにおいて、薄膜ト
ランジスタＴＦＴは図３，図４及び図５に示すように、
走査信号電極と映像信号電極との交叉部近傍に、走査信
号電極をゲート電極，絶縁膜１０４をゲート酸化膜，ｉ
型半導体層１０５をチャネル領域，ｎ+ 型半導体層１０
６をソース・ドレイン領域，ｎ+ 型半導体層１０６上の
クロム膜１０７及びアルミニウム膜１０８がドレイン電
極、ｎ+ 型半導体層１０６上のクロム膜１０９及びアル
ミニウム膜１１０がソース電極となって構成されてい
る。

【００２６】また、付加容量Ｃａｄｄは、図３及び図６
に示すように、画素電極ＥＰ21、画素電極ＥＰ21上に絶
縁膜１０４を介して島状に形成されたｉ型半導体層１０
５，ｉ型半導体層１０５上に一部が画素電極ＥＰ21と重
なるように形成されたｎ+ 型半導体層１０６，ｎ+ 型半
導体層１０６及び走査信号電極に接続されたクロム膜１
０９及びアルミニウム膜１１０、によって構成されてい
る。即ち、ｉ型半導体層１０５及び絶縁膜１０４を誘電
体、ｎ+ 型半導体層１０６を一方の電極、画素電極ＥＰ
21を他方の電極とする容量素子が構成されている。この
容量素子は、ｎ+ 型半導体層１０６側が画素電極ＥＰ21
より正電位のときは、ｎ+ 型半導体層１０６と画素電極
ＥＰ21との重なり面積とｉ型半導体層１０５及び絶縁膜
１０４の厚さ並びに誘電率とによって決められる容量値
を示す。逆に、画素電極ＥＰ21側がｎ+ 型半導体層１０
６より正電位のときは、画素電極ＥＰ21に沿ってｉ型半
導体層１０５の絶縁膜１０４側の表面付近にチャネルが
形成され、これがｎ+ 型半導体層１０６に代わって一方
の電極として機能し、その結果、絶縁膜１０４を誘電体
とする容量素子が形成される。容量素子は誘電体が薄く
なること、及び画素電極ＥＰ21とチャネルとの重なり面
積が増大することから、容量値は大幅に増加する。ｎ+
型半導体層１０６と画素電極ＥＰ21との重なり面積を小
さくし、ｉ型半導体層１０５と画素電極ＥＰ21との重な
り面積を大きくすることで容量値の変化幅は自由に決め
ることができる。

【００２７】図９は、ｎ+ 型半導体層１０６と画素電極
ＥＰ21との重なり面積をＳ、ｉ型半導体層１０５と画素
電極ＥＰ21との重なり面積を１.５Ｓ ，３Ｓ，４Ｓ及び
６Ｓとした時の、ｎ+ 型半導体層１０６側と画素電極Ｅ
Ｐ21との間の電圧Ｖｇと付加容量Ｃａｄｄの容量値との
関係を示している。図から明らかなように、ｉ型半導体
層１０５と画素電極ＥＰ21との重なり面積が大きくなる
に従って、画素電極ＥＰ21側がｎ+ 型半導体層１０６よ
り正電位のときの容量値が大きくなることが理解でき
る。従って、ｉ型半導体層１０５と画素電極ＥＰ21との
重なり面積は、薄膜トランジスタＴＦＴの寄生容量の影
響の程度と画素の開口率との点から任意に決定すればよ
い。

【００２８】付加容量Ｃａｄｄをこのように構成すれ
ば、外光によって容量が変化せず安定な容量特性を示す
という効果がある。即ち、付加容量Ｃａｄｄが書き込ま
れた情報を保持している間は、付加容量Ｃａｄｄは容量
値が大きい状態にあり、ｉ型半導体層１０５にチャネル
が形成されて一方の電極として機能している。外光が液
晶パネルに入射し内部で反射を繰返してｉ型半導体層１
０５に到達しても、ｉ型半導体層１０５の部分は容量素
子の誘電体として機能していないから、光によって励起
されるフォトコンダクティブ電流は発生しない。従っ
て、付加容量Caddの保持動作時の電荷のリークを原因と
する電位の変動がなく、安定な表示特性を得ることがで
きる。

【００２９】図３から図８に示す液晶表示装置用薄膜ト
ランジスタアレイ基板は次のような工程で製造される。

【００３０】(1) 両面に酸化シリコン膜１０１，１０２
を形成した透明ガラス板からなる第１の絶縁基板１００
を準備する。

【００３１】(2) 第１の絶縁基板１００の一方の酸化シ
リコン膜１０１上に選択的に走査信号電極Ｙ1，…，Ｙn
及び付加容量Ｃａｄｄ用電極Ｙ0を形成する。その方法
は、マスクを使用した選択スパッタリングによって一挙
に形成するか、酸化シリコン膜１０１上全面に金属膜を
形成した後選択エッチングするかの二通りである。

【００３２】(3) 酸化シリコン膜１０１上の選ばれた個
所に画素電極ＥＰを形成する。この場合も、走査信号電
極Ｙ1，…，Ｙn 及び付加容量Ｃａｄｄ用電極Ｙ0と同様
に選択スパッタリングによって一挙に形成するか、金属
膜を形成した後選択エッチングするかの二通りの方法で
形成できる。

【００３３】(4) 酸化シリコン膜１０１，走査信号電極
Ｙ1，…，Ｙn及び付加容量Ｃａｄｄ用電極Ｙ0 ，画素電
極ＥＰ上の選ばれた個所に絶縁膜１０４およびｉ型半導
体層１０５を形成する。この場合も、選択スパッタリン
グによって所定パターンの絶縁膜及び半導体層を順次形
成するか、絶縁膜及び半導体層を形成した後両者を同時
に選択エッチングするかの二通りの方法で形成できる
が、後者の方が位置合わせの正確さ及び工程数が少ない
点から好ましい。

【００３４】(5) ｉ型半導体層１０５上の選ばれた個所
にｎ+ 型半導体層１０６を形成する。

【００３５】この場合、ｉ型半導体層１０５と同時に形
成してもよいが、ｉ型半導体層１０５とパターンの異な
る個所があるため、追加のエッチングが必要となり、工
程的にはどちらを用いても同じである。

【００３６】(6) ｎ+ 型半導体層１０６，走査信号電極
Ｙ1，…，Ｙn及び付加容量Ｃａｄｄ用電極Ｙ0 ，画素電
極ＥＰ及び絶縁膜１０４上の選ばれた個所にクロム膜１
０７，１０９及びアルミニウム膜１０８，１１０を形成
する。この場合も選択スパッタリングによって所定パタ
ーンのクロム膜及びアルミニウム膜を順次一挙に形成す
るか、クロム膜及びアルミニウム膜を形成した後両者を
同時に選択エッチングするかの二通りの方法で形成でき
るが、後者の方が位置合わせの正確さ及び工程数が少な
い点から好ましい。

【００３７】以上の方法によって液晶表示装置用薄膜ト
ランジスタアレイ基板が実現できる。この製法によれ
ば、走査信号電極Ｙ1，…，Ｙn及び付加容量Ｃａｄｄ用
電極Ｙ0 をパターニングするマスク，画素電極ＥＰをパ
ターニングするマスク，絶縁膜１０４およびｉ型半導体
層１０５をパターニングするマスク，ｎ+ 型半導体層１
０６をパターニングするマスク，クロム膜及びアルミニ
ウム膜をパターニングするマスクの合計５個のマスクに
よって製造することが出来る。

【００３８】図１０はアクティブ・マトリクス・アレイ
１の他の実施例の一画素とその周辺の具体的構成を示す
平面図、図１１は図１０のXI−XI線に沿う断面図、図１
２は図１０のXII−XIIＶ線に沿う断面図である。図３か
ら図８に示された液晶表示装置用薄膜トランジスタアレ
イ基板とは、走査信号電極Ｙ1，…，Ｙn及び付加容量Ｃ
ａｄｄ用電極Ｙ0と映像信号電極Ｘ1，…，Ｘn との交叉
部に開口１０３が存在しないこと、絶縁膜１０４および
ｉ型半導体層１０５が映像信号電極Ｘ1，…，Ｘn の下
側全体に形成されていないこと、映像信号電極Ｘ1，
…，Ｘnが透明導電膜１１４で形成されていること、薄
膜トランジスタのソース電極及びドレイン電極が透明導
電膜で形成されていること、において相違している。こ
の構成にすれば、製造工程が削減できる利点がある。即
ち、図１０から図１２に示す液晶表示装置用薄膜トラン
ジスタアレイ基板は次の工程で製造される。

【００３９】(1) 両面に酸化シリコン膜１０１，１０２
を形成した透明ガラス板からなる第１の絶縁基板１００
を準備する。

【００４０】(2) 第１の絶縁基板１００の一方の酸化シ
リコン膜１０１上に選択的に走査信号電極Ｙ1，…，Ｙn
及び付加容量Ｃａｄｄ用電極Ｙ0を形成する。その方法
は、マスクを使用した選択スパッタリングによって一挙
に形成するか、酸化シリコン膜１０１上全面に金属膜を
形成した後選択エッチングするかの二通りである。

【００４１】(3) 酸化シリコン膜１０１，走査信号電極
Ｙ1，…，Ｙn及び付加容量Ｃａｄｄ用電極Ｙ0 上の選ば
れた個所に絶縁膜１０４およびｉ型半導体層１０５を形
成する。この場合も、選択スパッタリングによって所定
パターンの絶縁膜及び半導体層を順次形成するか、絶縁
膜及び半導体層を形成した後両者を同時に選択エッチン
グするかの二通りの方法で形成できるが、後者の方が位
置合わせの正確さ及び工程数が少ない点から好ましい。

【００４２】(4) ｉ型半導体層１０５上の選ばれた個所
にｎ+ 型半導体層１０６を形成する。

【００４３】この場合、ｉ型半導体層１０５と同時に形
成してもよいが、ｉ型半導体層１０５とパターンの異な
る個所があるため、追加のエッチングが必要となり、工
程的にはどちらを用いても同じである。

【００４４】(5) ｎ+ 型半導体層１０６，走査信号電極
Ｙ1，…，Ｙn及び付加容量Ｃａｄｄ用電極Ｙ0 及び絶縁
膜１０４上の選ばれた個所に透明導電膜１１４で所定パ
ターンの画素電極ＥＰ，映像信号電極Ｘ1，…，Ｘn，薄
膜トランジスタのソース電極及びドレイン電極，付加容
量Ｃａｄｄの電極を形成する。この場合も選択スパッタ
リングによって所定パターンの透明導電膜を形成する
か、透明導電膜を形成した後エッチングするかの二通り
の方法で形成できる。

【００４５】以上の方法によって図１０から図１３に示
す液晶表示装置用薄膜トランジスタアレイ基板が実現で
きる。この製法によれば、走査信号電極Ｙ1，…，Ｙn及
び付加容量Ｃａｄｄ用電極Ｙ0 をパターニングするマス
ク，絶縁膜１０４およびｉ型半導体層１０５をパターニ
ングするマスク，ｎ+ 型半導体層１０６をパターニング
するマスク，画素電極ＥＰ，映像信号電極Ｘ1，…，Ｘ
n，薄膜トランジスタのソース電極及びドレイン電極，
付加容量Ｃａｄｄの電極を形成するために透明導電膜１
１４をパターニングするマスクの合計４個のマスクによ
って製造することが出来る。

【００４６】図１３は本発明アクティブ・マトリクス駆
動型液晶表示装置の異なる実施例を示す概略回路図であ
る。図１及び図２に示す実施例とは、付加容量Ｃａｄｄ
とそれが接続された走査信号電極Ｙ1 との間にスイッチ
ＳＷを介在した点、及び付加容量Ｃａｄｄが固定容量素
子である点において相違している。そして、スイッチＳ
Ｗは付加容量Ｃａｄｄが接続された走査信号電極Ｙ1 が
選択駆動されている期間はオフ状態となり、他の期間例
えば走査信号電極Ｙ2 が選択駆動されている期間はオン
状態となるようにオンオフ動作する。これによって、選
択された走査信号電極が駆動されている期間は、付加容
量Ｃａｄｄがその走査信号電極Ｙ1 から切り離されてい
るため容量が略０となり、他の期間には走査信号電極に
付加容量Ｃａｄｄが接続される。よって、走査信号電極
の走査時には付加容量Ｃａｄｄによる走査信号電圧波形
の遅延がなくなり、かつ、薄膜トランジスタＴＦＴの寄
生容量の影響を除去することが出来る。この効果、特に
走査信号電圧波形の遅延が小さく出来る点は、選択され
た走査信号電極が駆動されている期間の容量が０に近い
ことから、図１及び図２に示す実施例に比較してより顕
著になる。

【００４７】この実施例においては、液晶パネル全体を
示していないが、図１の構成とする場合には、付加容量
Ｃａｄｄ用電極に接続される付加容量Ｃａｄｄはスイッ
チＳＷを介在することなく直接接続するか、スイッチＳ
Ｗを介在して接続する場合にはそのスイッチＳＷはオン
オフ制御しない構成とすることは当業者に容易に理解さ
れる。

【００４８】この実施例では、付加容量Ｃａｄｄが固定
容量素子であるため、誘電体として半導体層を使用する
必要がなく、絶縁膜のみでよい。このため、外光の入射
に原因するフォトコンダクティブ電流の発生がなくな
り、安定な表示特性を実現できる効果がある。

【００４９】図１４は本発明アクティブ・マトリクス駆
動型液晶表示装置の他の実施例を示す概略回路図であ
る。図１及び図２に示す実施例とは、画素電極ＥＰとそ
れが薄膜トランジスタＴＦＴを介して接続された走査信
号電極Ｙ2 との間に可変容量素子ＣｇｓｐとＣｇｓｎを
逆並列接続した点で相違している。可変容量素子Cgsp及
びＣｇｓｎとは、共にチャネル領域をｉ型半導体層，ソ
ース領域及びドレイン領域をｎ+ 型半導体層で形成した
もので構成は同一であるが、逆並列接続しているため使
用状態においてバイアス状態が互いに逆になる点で相違
しているものを言い、一方の可変容量素子ＣｇｓｐをＰ
型の可変容量素子、他方の可変容量素子ＣｇｓｐをＮ型
の可変容量素子と称す。Ｐ型の可変容量素子Ｃｇｓｐと
Ｎ型の可変容量素子Ｃｇｓｎの並列接続により図１５に
示す合成容量特性（Ｃｇｓｐ＋Ｃｇｓｎ）が得られる。
この特性は、２つの可変容量素子の特性を絶縁膜の厚さ
や種類を制御することにより、液晶容量ＣLCと比例した
特性とすることができる。これによって、次のような効
果を奏する。即ち、ゲート電圧Ｖｇのオフ動作により発
生する画素電極の電圧降下（フィードスルー電圧）が、
画素電極ＥＰに書き込む電圧ＶEPと通常一定値をとる対
向電極ＥＣの電位との差電圧により変化することから、
画像情報により画素電極の電圧が異なると各画素の液晶
に直流電圧が印加されることがあった。このため、画像
書替え後に前の画像が消えない残像現象が発生する場合
がある。これは、フィードスルー電圧ｄＶｓが次式

【００５０】

【数１】

【００５１】で示す如く薄膜トランジスタＴＦＴの寄生
容量Ｃｇｓｏと液晶容量ＣLCとの比で決定されること
と、液晶容量ＣLCが液晶に印加される電圧によって図１
５の如き特性を示すことに起因している。本実施例によ
れば、フィードスルー電圧を決定する合成容量特性Ｃｇ
ｓｐ＋Ｃｇｓｎが図１５に示すようにＣLCの特性に略比
例した特性を得ることができるので、画像情報に拘らず
フィードスルー電圧を一定にすることができ、残像など
の表示画像の劣化が発生しなくなるのである。

【００５２】特に、合成容量特性Ｃｇｓｐ＋Ｃｇｓｎが
次式

【００５３】

【数２】

【００５４】を満足するように設定すると、フィードス
ルー電圧ｄＶｓは常に次式で示す一定値となり、残像を
発生することがなくなる。

【００５５】

【数３】

【００５６】図１６は図１４に示すアクティブ・マトリ
クス・アレイの一例を示す平面図、図１７は図１６のXV
II−XVII線に沿う断面図である。図１６は図３に示すも
のにＮ型の可変容量素子ＣｇｓｎとＰ型の可変容量素子
Ｃｇｓｐを追加したものである。これら可変容量素子の
内のＰ型の可変容量素子Ｃｇｓｐは図１７に示すよう
に、絶縁膜１０４とｉ型半導体層１０５を誘電体、画素
電極ＥＰ21に接続されたｎ+ 型半導体層１０６及び走査
信号電極Ｙ1 を一対の電極とする容量素子であり、Ｎ型
の可変容量素子Ｃｇｓｎは絶縁膜１０４とｉ型半導体層
１０５を誘電体、走査信号電極Ｙ1 に接続されたｎ+ 型
半導体層１０６及び画素電極ＥＰ21を一対の電極とする
Ｃａｄｄと同じ構成の容量素子である。このように、両
素子を構成することによって図１５に示す特性を持たせ
ることができる。これら２つの可変容量素子の特性は、
図１７に示す絶縁膜１０４の厚さや誘電率を制御する
か、ｉ型半導体層１０５と絶縁膜１０４をはさむ上下の
電極のオーバーラップ面積を制御することによって調整
することが出来る。

【００５７】以上は本発明を代表的な実施例により説明
したが、本発明はこれに限定されず種々の変形が可能で
ある。

【００５８】

【発明の効果】本発明により書き込み時のゲート配線に
接続された容量が少なくできるので表示画面の大画面化
及び高精細化が図れ、しかも薄膜トランジスタの寄生容
量の影響を低減できるため表示品質の向上が図れる。

【図面の簡単な説明】

【図１】本発明アクティブ・マトリクス駆動型のカラー
液晶表示装置の代表的な実施例を示す概略回路図であ
る。

【図２】図１の一部を拡大して示す概略回路図である。

【図３】本発明液晶表示装置に使用するアクティブ・マ
トリクス・アレイの一例を示す概略平面図である。

【図４】図３のIV−IV線に沿う概略断面図である。

【図５】図３のＶ−Ｖ線に沿う概略断面図である。

【図６】図３のVI−VI線に沿う概略断面図である。

【図７】図３のVII−VII線に沿う概略断面図である。

【図８】図３のVIII−VIII線に沿う概略断面図である。

【図９】本発明に使用する付加容量の印加電圧と容量値
との関係を示す図である。

【図１０】液晶表示装置に使用するアクティブ・マトリ
クス・アレイの他の例を示す概略平面図である。

【図１１】図１０のXI−XI線に沿う概略断面図である。

【図１２】図１０のXII−XII線に沿う概略断面図であ
る。

【図１３】本発明アクティブ・マトリクス駆動型のカラ
ー液晶表示装置の異なる実施例を示す概略回路図であ
る。

【図１４】本発明アクティブ・マトリクス駆動型のカラ
ー液晶表示装置の他の実施例を示す概略回路図である。

【図１５】Ｐ型可変容量素子とＮ型可変容量素子との合
成容量特性を示す図である。

【図１６】図１４に示す液晶表示装置に使用するアクテ
ィブ・マトリクス・アレイの概略平面図である。

【図１７】図１６のXVII−XVII線に沿う概略断面図であ
る。

【符号の説明】

１…マトリクス・アレイ、２…垂直走査回路、３，４…
映像信号駆動回路、５…対向電極電圧制御回路、６…各
回路の駆動信号を作る回路、Ｙ1，…，Ｙn…走査信号電
極、Ｙ0…Ｃａｄｄ用電極、Ｘ1，…，Ｘn …映像信号電
極、ＥＰ…画素電極、ＥＣ…対向電極、Ｃａｄｄ，Ｃａ
ｄｄｎ…付加容量、ＴＦＴ…薄膜トランジスタ、１００
…第１の絶縁基板、１０４…絶縁膜、１０５…ｉ型半導
体層、１０６…ｎ+ 半導体層、１０７，１０９…クロム
層、１０８，１１０…アルミニウム層、１１２…第１の
配向膜、１１３…第１の偏光板、２００…第２の絶縁基
板、２０３…遮光膜、２０４…カラーフィルタ、２０６
…第２の配向膜、207 …第２の偏光板、３００…液晶
層。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 河内 玄士朗 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内

Claims (17)

【特許請求の範囲】
1. 【請求項１】一方面上に所定間隔で第１の方向に延びる
   複数の走査信号電極，所定間隔で走査信号電極と交叉す
   る第２の方向に延びる複数の映像信号電極，走査信号電
   極と映像信号電極の各交差点付近に位置し、制御電極が
   走査信号電極に、一方の主電極が映像信号電極にそれぞ
   れ接続された薄膜トランジスタ、隣接する２個の走査信
   号電極と隣接する２個の映像信号電極によって規定され
   る各領域に位置し、薄膜トランジスタの他方の主電極に
   接続された画素電極，各画素電極とその両側に位置する
   ２個の走査信号電極のうち該画素電極が薄膜トランジス
   タを介して接続されるとは別の走査信号電極との間に接
   続された付加容量が形成された第１の絶縁基板と、 一方面上に形成された対向電極を有し、対向電極が画素
   電極に間隙を有して対向するように配置された第２の絶
   縁基板と、 第１の絶縁基板と第２の絶縁基板との間に挾持された液
   晶層とを具備するものにおいて、 上記付加容量がそれが接続された上記走査信号電極と上
   記画素電極間に印加された電圧に応じて容量値が変化す
   る可変容量素子で構成されていることを特徴とする液晶
   表示装置。
2. 【請求項２】請求項１において、上記可変容量素子は上
   記走査信号電極の電位が上記画素電極のそれより高いと
   きの容量値が、上記走査信号電極の電位が上記画素電極
   のそれより低いときの容量値より小さくなるものである
   ことを特徴とする液晶表示装置。
3. 【請求項３】請求項１または２において、上記可変容量
   素子は上記画素電極の一部上に絶縁膜，半導体層，上記
   走査信号電極の一部が順次積層した構成を有し、上記半
   導体層の上記走査信号電極に接する部分に高濃度領域を
   有することを特徴とする液晶表示装置。
4. 【請求項４】請求項３において、半導体層として非晶質
   シリコン，絶縁膜としてシリコンナイトライドを用いた
   ことを特徴とする液晶表示装置。
5. 【請求項５】請求項１，２，３または４において、上記
   画素電極と上記薄膜トランジスタの制御電極が接続され
   た上記走査信号電極との間に、該走査信号電極と上記画
   素電極間に印加される電圧に応じて容量値が互いに逆方
   向に変化する２個の補助容量素子を並列接続したことを
   特徴とする液晶表示装置。
6. 【請求項６】一方面上に所定間隔で第１の方向に延びる
   複数の走査信号電極，所定間隔で走査信号電極と交叉す
   る第２の方向に延びる複数の映像信号電極，走査信号電
   極と映像信号電極の各交差点付近に位置し、制御電極が
   走査信号電極に、一方の主電極が映像信号電極にそれぞ
   れ接続された薄膜トランジスタ、隣接する２個の走査信
   号電極と隣接する２個の映像信号電極によって規定され
   る各領域に位置し、薄膜トランジスタの他方の主電極に
   接続された画素電極、各画素電極とその両側に位置する
   ２個の走査信号電極のうち該画素電極が薄膜トランジス
   タを介して接続されるとは別の走査信号電極との間に接
   続された付加容量が形成された第１の絶縁基板と、 一方面上に形成された対向電極を有し、対向電極が画素
   電極に間隙を有して対向するように配置された第２の絶
   縁基板と、 第１の絶縁基板と第２の絶縁基板との間に挾持された液
   晶層とを具備し、各走査信号電極が一方側から順次駆動
   されるものにおいて、 上記付加容量が、それが接続された上記走査信号電極が
   駆動されている期間は容量値が小さく、他の期間は容量
   値が大きくなる容量素子で構成されていることを特徴と
   する液晶表示装置。
7. 【請求項７】請求項６において、上記容量素子は上記画
   素電極の一部上に絶縁膜，半導体層、上記走査信号電極
   の一部が順次積層した構成を有し、上記半導体層の上記
   走査信号電極に接する部分に高濃度領域を有することを
   特徴とする液晶表示装置。
8. 【請求項８】請求項６または７において、上記画素電極
   と上記薄膜トランジスタの制御電極が接続された上記走
   査信号電極との間に、該走査信号電極と上記画素電極間
   に印加される電圧に応じて容量値が互いに逆方向に変化
   する２個の補助容量素子を並列接続したことを特徴とす
   る液晶表示装置。
9. 【請求項９】絶縁基板と，該絶縁基板の一方面上に、所
   定間隔で第１の方向に延びる複数の走査信号電極と，所
   定間隔で走査信号電極と交叉する第２の方向に延びる複
   数の映像信号電極と，走査信号電極と映像信号電極の各
   交差点付近に位置し、制御電極が走査信号電極に、一方
   の主電極が映像信号電極にそれぞれ接続された薄膜トラ
   ンジスタと，隣接する２個の走査信号電極と隣接する２
   個の映像信号電極によって規定される各領域に位置し、
   薄膜トランジスタの他方の主電極に接続された画素電極
   と，各画素電極とその両側に位置する２個の走査信号電
   極のうち該画素電極が薄膜トランジスタを介して接続さ
   れるとは別の走査信号電極との間に接続された付加容量
   が形成され、上記付加容量はそれが接続された上記走査
   信号電極と上記画素電極間に印加した電圧に応じて容量
   値の変化する可変容量素子で構成されていることを特徴
   とする液晶表示装置用薄膜トランジスタアレイ基板。
10. 【請求項１０】一方面上に所定間隔で第１の方向に延び
    る複数の走査信号電極，所定間隔で走査信号電極と交叉
    する第２の方向に延びる複数の映像信号電極，走査信号
    電極と映像信号電極の各交差点付近に位置し、制御電極
    が走査信号電極に、一方の主電極が映像信号電極にそれ
    ぞれ接続された薄膜トランジスタ、隣接する２個の走査
    信号電極と隣接する２個の映像信号電極によって規定さ
    れる各領域に位置し、薄膜トランジスタの他方の主電極
    に接続された画素電極，各画素電極とその両側に位置す
    る２個の走査信号電極のうち該画素電極が薄膜トランジ
    スタを介して接続されるとは別の走査信号電極との間に
    接続された付加容量が形成された第１の絶縁基板と、 一方面上に形成された対向電極を有し、対向電極が画素
    電極に間隙を有して対向するように配置された第２の絶
    縁基板と、 第１の絶縁基板と第２の絶縁基板との間に挾持された液
    晶層とを具備し、各走査信号電極が一方側から順次駆動
    されるものにおいて、 上記付加容量は、それが接続された上記走査信号電極に
    駆動されている期間は上記走査信号電極から実質的に切
    り離され、他の期間は上記走査信号電極に接続された状
    態になる容量素子で構成されていることを特徴とする液
    晶表示装置。
11. 【請求項１１】請求項１０において、上記容量素子は上
    記画素電極の一部上に絶縁膜，半導体層、上記走査信号
    電極の一部が順次積層した構成を有し、上記半導体層の
    上記走査信号電極に接する部分に高濃度領域を有するこ
    とを特徴とする液晶表示装置。
12. 【請求項１２】一方面上に所定間隔で第１の方向に延び
    る複数の走査信号電極，所定間隔で走査信号電極と交叉
    する第２の方向に延びる複数の映像信号電極，走査信号
    電極と映像信号電極の各交差点付近に位置し、制御電極
    が走査信号電極に、一方の主電極が映像信号電極にそれ
    ぞれ接続された薄膜トランジスタ、隣接する２個の走査
    信号電極と隣接する２個の映像信号電極によって規定さ
    れる各領域に位置し、薄膜トランジスタの他方の主電極
    に接続された画素電極、各画素電極とその両側に位置す
    る２個の走査信号電極のうち該画素電極が薄膜トランジ
    スタを介して接続されるとは別の各走査信号電極との間
    にスイッチを介して接続された付加容量が形成された第
    １の絶縁基板と、 一方面上に形成された対向電極を有し、対向電極が画素
    電極に間隙を有して対向するように配置された第２の絶
    縁基板と、 第１の絶縁基板と第２の絶縁基板との間に挾持された液
    晶層とを具備し、各走査信号電極が一方側から順次駆動
    されるものにおいて、 上記スイッチは上記走査信号電極が駆動されている期間
    はオフ状態となり、他の期間はオン状態となることを特
    徴とする液晶表示装置。
13. 【請求項１３】請求項１２において、上記容量素子は上
    記画素電極の一部上に絶縁膜，半導体層、上記走査信号
    電極の一部が順次積層した構成を有し、上記半導体層の
    上記走査信号電極に接する部分に高濃度領域を有するこ
    とを特徴とする液晶表示装置。
14. 【請求項１４】請求項１２において、上記画素電極と上
    記薄膜トランジスタの制御電極が接続された上記走査信
    号電極との間に、該走査信号電極と上記画素電極間に印
    加される電圧に応じて容量値が互いに逆方向に変化する
    ２個の可変容量素子を並列接続したことを特徴とする液
    晶表示装置。
15. 【請求項１５】絶縁層表面上に形成された第１の電極膜
    と，第１の電極膜上に形成された絶縁膜と，絶縁膜上に
    形成された半導体層と，半導体層上に形成され第１の電
    極膜上に投影したとき第１の電極膜と一部が重なる第２
    の電極とを具備することを特徴とする容量素子。
16. 【請求項１６】請求項１５において、上記半導体層の上
    記第２の電極に接触する個所に高不純物領域が形成され
    ていることを特徴とする容量素子。
17. 【請求項１７】一方面上に所定間隔で第１の方向に延び
    る複数の走査信号電極，所定間隔で走査信号電極と交叉
    する第２の方向に延びる複数の映像信号電極，走査信号
    電極と映像信号電極の各交差点付近に位置し、制御電極
    が走査信号電極に、一方の主電極が映像信号電極にそれ
    ぞれ接続された薄膜トランジスタ、隣接する２個の走査
    信号電極と隣接する２個の映像信号電極によって規定さ
    れる各領域に位置し、薄膜トランジスタの他方の主電極
    に接続された画素電極，各画素電極とその両側に位置す
    る２個の走査信号電極のうち該画素電極が薄膜トランジ
    スタを介して接続されるとは別の走査信号電極との間に
    接続された付加容量が形成された第１の絶縁基板と、 一方面上に形成された対向電極を有し、対向電極が画素
    電極に間隙を有して対向するように配置された第２の絶
    縁基板と、 第１の絶縁基板と第２の絶縁基板との間に挾持された液
    晶層とを具備し、各走査信号電極が一方側から最初の走
    査信号電極を除いて順次駆動されるものにおいて、 上記付加容量のうち最初の走査信号電極に接続されるも
    のを除いて、それが接続された上記走査信号電極が駆動
    されている期間は容量値が小さく、他の期間は容量値が
    大きくなる可変容量素子で構成されていることを特徴と
    する液晶表示装置。