KR100780714B1 - 액정 표시장치 - Google Patents

액정 표시장치 Download PDF

Info

Publication number
KR100780714B1
KR100780714B1 KR1020010066819A KR20010066819A KR100780714B1 KR 100780714 B1 KR100780714 B1 KR 100780714B1 KR 1020010066819 A KR1020010066819 A KR 1020010066819A KR 20010066819 A KR20010066819 A KR 20010066819A KR 100780714 B1 KR100780714 B1 KR 100780714B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
thin film
film transistor
green
pixel
Prior art date
Application number
KR1020010066819A
Other languages
English (en)
Other versions
KR20030034974A (ko
Inventor
김익수
채기성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010066819A priority Critical patent/KR100780714B1/ko
Priority to US10/281,137 priority patent/US6795142B2/en
Publication of KR20030034974A publication Critical patent/KR20030034974A/ko
Application granted granted Critical
Publication of KR100780714B1 publication Critical patent/KR100780714B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정 표시장치에 관한 것으로, 본 발명은 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터의 채널 폭/길이(W2/L2)를 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터의 채널 폭/길이(W1/L1)에 비해 작게 형성함으로써, 적(R) 화소의 액정 셀에 구비된 박막 트랜지스터의 턴-오프 전류값을 녹(G), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터의 턴-오프 전류값에 비해 작아지도록 하여 적(R), 녹(G), 청(B) 화소의 액정 셀 사이에 휘도차가 발생하는 것을 방지할 수 있으며, 이에 따라 녹(G) 화소의 액정 셀에서 플리커가 심화되는 것을 방지할 수 있는 효과가 있다.

Description

액정 표시장치{LICUID CRYSTAL DISPLAY DEVICE}
도1a는 일반적인 액정 표시장치의 단위 액정 셀에 대한 일반적인 평면구성을 보인 예시도.
도1b는 도1a의 I-I'선을 따라 절단한 박막 트랜지스터 영역의 단면구성을 보인 예시도.
도1c는 도1a의 II-II'선을 따라 절단한 스토리지 커패시터 영역의 단면도.
도2는 도1a 내지 도1c에 있어서, 액정 패널에 인가되는 전압 파형을 보인 예시도.
도3은 도1a 내지 도1c에 있어서, 게이트 인가전압(Vg)에 따른 드레인-소스의 전류값(Ids)을 보인 그래프도.
도4는 도1a 내지 도1c에 있어서, 적(R), 녹(G), 청(B) 색상의 컬러필터에 따른 액정 셀의 화소전극전압을 보인 그래프도.
도5는 본 발명의 일 실시예에 따른 액정 표시장치의 기판 구조를 보인 예시도.
도6은 도5의 적(R), 녹(G), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터의 단면구성을 보인 예시도.
도7은 도5 및 도6에 있어서, 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터의 주사신호, 화소전극전압 및 데이터신호 전압값의 파형관계를 보인 예시도.
도8은 도5 및 도6에 있어서, 적(R), 녹(G), 청(B) 화소 액정 셀의 화소전극전압을 보인 그래프도.
*** 도면의 주요부분에 대한 부호의 설명 ***
R,G,B:적,녹,청 화소
R-TFT:적 화소의 박막 트랜지스터
G-TFT:녹 화소의 박막 트랜지스터
B-TFT:청 화소의 박막 트랜지스터
W1:적, 청 화소 박막 트랜지스터의 채널 폭
L1:적, 청 화소 박막 트랜지스터의 채널 길이
W2:녹 화소 박막 트랜지스터의 채널 폭
L2:녹 화소 박막 트랜지스터의 채널 길이
본 발명은 박막 트랜지스터 어레이(thin film transistor(TFT) array) 기판를 이용한 컬러 액정 표시장치에 관한 것으로, 특히 액정 셀 별로 구비되는 박막 트랜지스터의 광누설전류(photo leakage current)가 적(R-red), 녹(G-green), 청(B-blue) 화소의 액정 셀 별로 상이함에 따라 특정 화소의 액정 셀에서 플리커(flicker)가 심화되는 것을 방지하기에 적당하도록 한 액정 표시장치에 관한 것이다.
일반적으로, 액정 표시장치는 매트릭스(matrix) 형태로 배열된 액정 셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 그 액정 셀들의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 표시장치이다.
따라서, 액정 표시장치는 화소 단위를 이루는 액정 셀들이 액티브(active) 매트릭스 형태로 배열되는 액정 패널과; 상기 액정 셀들을 구동하기 위한 드라이버 집적회로(integrated circuit : IC)가 구비된다.
이때, 상기 액정 패널은 서로 대향하는 컬러필터(color filter) 기판 및 박막 트랜지스터 어레이 기판과, 그 컬러필터 기판 및 박막 트랜지스터 어레이 기판의 이격 간격에 충진된 액정층으로 구성된다.
그리고, 상기 액정 패널의 박막 트랜지스터 어레이 기판 상에는 데이터 드라이버 집적회로로부터 공급되는 데이터 신호를 액정 셀들에 전송하기 위한 다수의 데이터 라인들과, 게이트 드라이버 집적회로로부터 공급되는 주사신호를 액정 셀들에 전송하기 위한 다수의 게이트 라인들이 서로 직교하며, 이들 데이터 라인들과 게이트 라인들의 교차부마다 액정 셀들이 정의된다.
이때, 상기 게이트 드라이버 집적회로는 다수의 게이트라인에 순차적으로 주사신호를 공급함으로써, 매트릭스 형태로 배열된 액정 셀들이 1개 라인씩 순차적으로 선택되도록 하고, 그 선택된 1개 라인의 액정 셀들에는 데이터 드라이버 집적회로로부터 데이터 신호가 공급된다.
한편, 상기 컬러필터 기판 및 박막 트랜지스터 어레이 기판의 대향하는 내측 면에는 각각 공통전극과 화소전극이 형성되어 상기 액정층에 전계를 인가한다. 이때, 화소전극은 박막 트랜지스터 어레이 기판 상에 액정 셀 별로 형성되는 반면에 공통전극은 컬러필터 기판의 전면에 일체화되어 형성된다. 따라서, 공통전극에 전압을 인가한 상태에서 화소전극에 인가되는 전압을 제어함으로써, 액정 셀들의 광투과율을 개별적으로 조절할 수 있게 된다.
이와같이 화소전극에 인가되는 전압을 액정 셀 별로 제어하기 위하여 각각의 액정 셀에는 스위칭 소자로 사용되는 박막 트랜지스터가 형성된다.
상기 박막 트랜지스터의 게이트 전극에 게이트 라인을 통하여 주사신호가 공급된 액정 셀들에서는, 그 박막 트랜지스터의 소스 전극과 드레인 전극 사이에 도전채널이 형성되고, 이때 상기 데이터 라인을 통해 박막 트랜지스터의 소스 전극에 공급된 데이터신호가 박막 트랜지스터의 드레인 전극을 경유하여 화소전극에 공급된다.
상기한 바와같은 액정 표시장치의 구성요소들을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1a는 액정 표시장치의 단위 액정 셀에 대한 일반적인 평면구성을 보인 예시도이다.
도1a를 참조하면, 데이터 라인(2)과 게이트 라인(4)의 교차부에 형성되는 액정 셀은 박막 트랜지스터(TFT)와, 그 박막 트랜지스터(TFT)의 드레인 전극(12)에 접속된 화소전극(14)을 구비한다.
상기 박막 트랜지스터(TFT)의 소스 전극(8)은 데이터 라인(2)에 접속되고, 게이트 전극(10)은 게이트 라인(4)에 접속된다.
그리고, 박막 트랜지스터(TFT)의 드레인 전극(12)은 드레인 콘택홀(16)을 통하여 화소전극(14)에 접속된다.
상기 박막 트랜지스터(TFT)는 게이트 라인(4)을 통해 게이트 전극(10)에 공급되는 주사신호에 의해 소스 전극(8)과 드레인 전극(12) 사이에 도전 채널을 형성시키는 액티브층(도면상에 도시되지 않음)을 구비한다.
이와같이 액티브층은 게이트 라인(4)으로부터 공급되는 주사 신호에 응답하여 소스 전극(8) 및 드레인 전극(12) 사이에 도전 채널을 형성시킴에 따라 데이터 라인(2)을 통해 소스 전극(8)으로 공급된 데이터 신호가 드레인 전극(12)에 전송되도록 한다.
한편, 상기 드레인 콘택홀(16)을 통해 드레인 전극(12)에 접속된 화소전극(14)은 단위 액정 셀의 액정이 위치하는 영역에 형성되며, 광투과율이 높 은 ITO(indium tin oxide) 물질로 형성된다.
이때, 상기 화소전극(14)은 드레인 전극(12)으로부터 공급되는 데이터 신호에 의해 컬러필터 기판(도면상에 도시되지 않음)에 형성되는 공통 전극(도면상에 도시되지 않음)과 함께 액정층에 전계를 발생시킨다.
이와같이 액정층에 전계가 인가되면, 액정은 유전 이방성에 의해 회전하여 백라이트(back light, 도면상에 도시되지 않음)로부터 발광되는 빛을 화소전극(14)을 통해 컬러필터 기판 쪽으로 투과시키며, 그 투과되는 빛의 양은 데이터 신호의 전압값에 의해 조절된다.
한편, 스토리지 콘택홀(22)을 통해 화소전극(14)에 접속된 스토리지 전극(20)은 게이트 라인(4) 상에 증착되어 스토리지 커패시터(18)를 형성하며, 스토리지 전극(20)과 그 게이트 라인(4) 사이에는 상기 박막 트랜지스터(TFT)의 형성과정에서 증착되는 게이트 절연막(도면상에 도시되지 않음)이 삽입되어 서로 이격된다.
상기한 바와같은 스토리지 커패시터(18)는 전단 게이트 라인(4)에 주사신호가 인가되는 박막 트랜지스터의 턴-온(turn-on) 기간 동안 주사신호의 전압값을 충전시킨 후, 박막 트랜지스터의 턴-오프(turn-off) 기간 동안 그 충전된 전압을 화소전극(14)에 공급함으로써, 액정의 구동이 유지되도록 한다.
도1b는 상기 도1a의 I-I'선을 따라 절단한 박막 트랜지스터(TFT) 영역의 단면구성을 보인 예시도이다.
도1b를 참조하면, 크게 박막 트랜지스터 어레이 기판(50)과; 상기 박막 트랜 지스터 어레이 기판(50)과 실링재(60)에 의해 소정 간격이 이격되어 합착되는 컬러필터 기판(70)과; 상기 박막 트랜지스터 어레이 기판(50)과 컬러필터 기판(70) 사이의 이격된 공간에 충진된 액정층(80)으로 구분된다.
상기 도1b의 예시도를 참조하여 일반적인 액정 표시장치의 박막 트랜지스터 제조과정을 상세히 설명하면 다음과 같다.
먼저, 상기 박막 트랜지스터 어레이 기판(50)의 유리기판(1) 상에 금속물질로 예를 들어, Mo, Al 또는 Cr 등을 스퍼터링 방법으로 증착한 다음 제1마스크를 통해 패터닝하여 게이트 전극(10)을 형성한다.
그리고, 상기 게이트 전극(10)이 형성된 유리기판(1) 상에는 SiNx 등의 절연물질을 전면 증착하여 게이트 절연막(30)을 형성한다.
그리고, 상기 게이트 절연막(30) 상에는 비정질 실리콘(amorphous silicon)으로 이루어진 반도체층(32)과, 인(P)이 고농도로 도핑된 n+ 비정질 실리콘으로 이루어진 오믹접촉층(Ohmic contact layer, 34)을 연속 증착한 다음 제2마스크를 통해 패터닝하여 박막 트랜지스터(TFT)의 액티브층(36)을 형성한다.
그리고, 상기 게이트 절연막(30)과 오믹접촉층(34) 상에 금속물질을 증착한 다음 제3마스크를 통해 패터닝하여 박막 트랜지스터(TFT)의 소스 전극(8) 및 드레인 전극(12)을 형성한다. 이때, 소스 전극(8) 및 드레인 전극(12)은 액티브층(36)의 상부에서 서로 이격되어 대향하도록 패터닝된다.
따라서, 상기 액티브층(36) 상부의 오믹접촉층(34)이 노출되는데, 이 노출된 오믹접촉층(34)이 제거되어, 그 하부의 반도체층(32)이 노출될 수 있도록 상기 소 스 전극(8) 및 드레인 전극(12)의 패터닝을 수행하며, 이때 노출된 반도체층(32)은 박막 트랜지스터(TFT)의 채널영역으로 정의된다.
그리고, 상기 노출된 반도체층(32)을 포함하여 소스 전극(8) 및 드레인 전극(12) 등이 형성된 게이트 절연막(30) 상에 화학 기상 증착(chemical vapor deposition : CVD) 방식을 통해 SiNx 재질의 보호막(passivation film, 38)을 전면 증착한다. 이때, 보호막(38)의 재료로는 주로 SiNx 등의 무기물질이 적용되었으며, 최근들어 액정 셀의 개구율을 향상시키기 위하여 BCB(benzocyclobutene), SOG(spin on glass) 또는 Acryl 등의 유전율이 낮은 유기물질이 사용되고 있다.
그리고, 상기 드레인 전극(12) 상의 보호막(38) 일부를 제4마스크를 통해 선택적으로 식각하여 드레인 전극(12)의 일부를 노출시키는 드레인 콘택홀(16)을 형성한다.
그리고, 상기 보호막(38) 상에 투명 전극물질을 스퍼터링 증착한 다음 제5마스크를 통해 패터닝하여 화소전극(14)을 형성하되, 그 화소전극(14)이 상기 드레인 콘택홀(16)을 통해 드레인 전극(12)에 접속되도록 패터닝한다.
최종적으로, 상기한 바와같이 박막 트랜지스터(TFT) 영역이 형성된 결과물의 상부전면에 배향막(51)을 형성한 다음 러빙(rubbing)을 실시하여 박막 트랜지스터 어레이 기판(50)의 제작을 완료한다.
도1c는 상기 도1a의 II-II'선을 따라 절단한 스토리지 커패시터(18) 영역의 단면도로서, 이를 참조하여 일반적인 액정 표시장치의 스토리지 커패시터(18) 제조과정을 상세히 설명하면 다음과 같다.
먼저, 상기 박막 트랜지스터 어레이 기판(50)의 유리기판(1) 상에 게이트 라인(4)을 패터닝하고, 그 상부에 게이트 절연막(30)을 형성한다. 이때, 게이트 라인(4)은 박막 트랜지스터(TFT)의 게이트 전극(10)이 형성될 때, 패터닝되어 후술할 스토리지 전극(20)과 중첩되는 게이트 라인(4)의 일부영역이 스토리지 커패시터(18)의 하부전극이 된다.
그리고, 상기 게이트 절연막(30)의 상부에 스토리지 전극(20)을 패터닝한다. 이때, 스토리지 전극(20)은 게이트 절연막(30)을 사이에 두고 게이트 라인(4)의 일부영역과 오버-랩(overlap)되도록 상기 박막 트랜지스터(TFT)의 소스 및 드레인 전극(8,12)이 형성될 때, 패터닝되어 스토리지 커패시터(18)의 상부전극이 된다.
그리고, 상기 스토리지 전극(20)이 형성된 게이트 절연막(30) 상부에 보호막(38)을 형성한 다음 스토리지 전극(20) 상부에 형성된 보호막(38)의 일부를 식각하여 스토리지 콘택홀(22)을 형성함으로써, 그 스토리지 콘택홀(22)을 통해 스토리지 전극(20)의 일부가 노출되도록 한다. 이때, 보호막(38)은 상기 박막 트랜지스터(TFT) 영역의 보호막(38)과 동시에 형성되고, 스토리지 콘택홀(22)은 상기 박막 트랜지스터(TFT)의 드레인 콘택홀(16)을 형성할 때, 동시에 형성된다.
그리고, 상기 보호막(38) 상에 화소전극(14)을 패터닝하며, 그 화소전극(14)이 상기 스토리지 콘택홀(22)을 통해 스토리지 전극(20)에 접속된다. 이때, 화소전극(14)은 상기 박막 트랜지스터(TFT) 영역에 형성되는 화소전극(14)을 패터닝할 때, 동시에 형성된다.
한편, 상기 컬러필터 기판(70)의 제작과정을 살펴보면, 먼저 유리기판(71) 상에 블랙 매트릭스(black matrix, 72)를 일정한 간격으로 이격 도포한다.
그리고, 상기 블랙 매트릭스(72)가 이격된 유리기판(71)의 상부에 적(R), 녹(G), 청(B) 색상의 컬러필터(73)를 형성하되, 그 컬러필터(73)가 상기 블랙 매트릭스(2) 상부의 소정 영역까지 확장되도록 한다.
그리고, 상기 블랙 매트릭스(72)를 포함한 컬러필터(73)의 상부전면에 금속물질을 형성한 다음 패터닝하여 공통전극(74)을 형성한다.
그리고, 상기 결과물의 상부전면에 배향막(75)을 형성한 다음 러빙을 실시하여 상부기판(70)의 제작을 완료한다.
상기한 바와같이 박막 트랜지스터 어레이 기판(50)과 컬러필터 기판(70)의 제작이 완료되면, 그 박막 트랜지스터 어레이 기판(50) 상에 실링재(60)를 인쇄함과 아울러 상기 컬러필터 기판(70) 상에는 스페이서(도면상에 도시되지 않음)를 산포한다. 이때, 공정 요건을 감안하여 실링재(60)는 컬러필터 기판(70)에 인쇄하고, 스페이서는 박막 트랜지스터 어레이 기판(50)에 산포할 수도 있다.
그리고, 상기 실링재(60) 인쇄 및 스페이서 산포가 완료되면, 박막 트랜지스터 어레이 기판(50)과 컬러필터 기판(70)을 합착한다. 이때, 박막 트랜지스터 어레이 기판(50)과 컬러필터 기판(70)의 합착을 위한 정렬은 박막 트랜지스터 어레이 기판(50)과 컬러필터 기판(70)의 설계과정에서 주어진 마진(margin)에 의해 결정되는데 통상 수 ㎛ 정도의 정밀도가 요구되며, 이를 벗어날 경우에는 빛이 새어 나오게 되어 액정 표시장치의 원하는 화질 특성을 기대할 수 없게 되며, 박막 트랜지스터 어레이 기판(50)과 컬러필터 기판(70)의 배향막(51,75)이 서로 일정하게 이격되 어 마주보도록 합착한다.
그리고, 상기 합착된 박막 트랜지스터 어레이 기판(50)과 컬러필터 기판(70)을 단위 액정 패널로 절단한다. 이때, 단위 액정 패널로 절단하는 공정은 액정 표시장치가 대면적의 유리기판에 다수개의 액정 패널을 동시에 형성하여 수율 향상을 도모하고 있기 때문에 요구된다.
통상, 상기 단위 액정 패널의 절단은 유리기판에 비해 경도가 높은 다이아몬드 재질의 펜으로 기판 표면에 절단선을 형성하는 스크라이브(scribe) 공정과, 기계적 힘을 가해 절단하는 브레이크(break) 공정으로 이루어진다.
그리고, 상기 절단된 단위 액정 패널에 액정을 주입하고, 그 주입구를 밀봉함으로써, 박막 트랜지스터 어레이 기판(50)과 컬러필터 기판(70)의 배향막(51,75)이 서로 이격되어 마주보는 공간에 액정층(80)을 충진한다. 이때, 초기 액정 표시장치의 제조과정에서는 다수개의 액정 패널에 액정을 주입한 다음 단위 액정 패널로 절단하였으나, 단위 액정 패널의 크기가 증가함에 따라 일률적인 액정 주입을 위한 공정 조절이 까다롭고, 액정 주입 불량으로 인한 제품의 생산성이 저하되어 단위 액정 패널로 절단한 다음 액정을 주입하는 방식이 사용되고 있다.
상기 단위 액정 패널은 수백 ㎠ 면적에 수 ㎛의 미세한 셀-갭(cell-gap)을 갖기 때문에 효과적으로 액정을 주입하기 위해서, 단위 액정 패널 내측과 외측의 압력차를 이용한 진공 주입법이 가장 일반적으로 사용된다.
상기한 바와같은 과정을 통해 제작된 일반적인 액정 패널의 광 투과과정을 도 1c를 참조하여 좀더 상세히 설명하면 다음과 같다.
도 1c에 도시된 바와같이, 먼저 컬러필터 기판(70)의 전면에 일체화되어 형성된 공통전극(74)에 공통전극전압이 공급된다.
그리고, 박막 트랜지스터 어레이 기판(50)에 형성된 게이트 드라이버 집적회로에서 주사신호가 순차적으로 게이트 라인(4)에 공급된다. 따라서, 매트릭스 형태로 배열된 액정 셀들이 게이트 라인(4) 단위로 순차적으로 선택된다.
상기 선택된 게이트 라인(4)의 액정 셀들에 공급된 주사신호는 액정 셀들에 각각 구비된 박막 트랜지스터(TFT)의 게이트 전극(10)에 인가되어 소스 전극(8)과 드레인 전극(12) 사이에 도전채널을 형성한다.
한편, 상기 선택된 게이트 라인(4)의 액정 셀들에는 데이터 드라이버 집적회로에서 데이터 라인(2)을 통해 데이터신호가 공급되고, 그 데이터신호는 박막 트랜지스터(TFT)의 소스 전극(8)에 인가된다.
따라서, 상기 박막 트랜지스터(TFT)의 소스 전극(8)에 공급된 데이터신호는 주사신호가 인가되는 기간동안 도전채널을 통해 드레인 전극(12)에 공급되고, 그 박막 트랜지스터(TFT)의 드레인 전극(12)에 공급된 데이터신호는 드레인 전극(12)과 접속된 화소전극(14)에 공급되어 액정을 구동시킨다.
그리고, 상기 화소전극(14)은 스토리지 콘택홀(22)을 통해 스토리지 전극(20)에 접속되므로, 화소전극(14)에 공급된 데이터신호는 주사신호가 인가되는 기간 동안 스토리지 전극(20)에 공급되어 스토리지 커패시터(18)에 충전된다.
상기 스토리지 커패시터(18)에 충전된 전압은 주사신호가 인가되지 않는 박막 트랜지스터(TFT)의 턴-오프 기간 동안 화소전극(14)에 공급됨으로써, 액정의 구 동이 유지되도록 한다.
상술한 바와같이 컬러필터 기판(70)의 전면에 일체화되어 형성된 공통전극(74)에 공통전극전압이 인가되고, 박막 트랜지스터 어레이 기판(50) 상에 게이트 라인(4) 단위로 선택된 액정 셀들의 화소전극(14)에 데이터신호의 전압이 인가되므로, 상기 공통전극(74)과 화소전극(14)의 사이에 형성된 액정층(80)에 전계가 인가된다.
상기 액정층(80)에 전계가 인가되면, 액정은 유전 이방성에 의해 회전되어 백라이트에서 발광되는 빛을 박막 트랜지스터 어레이 기판(50)으로부터 화소전극(14), 액정층(80), 그리고 공통전극(74)을 통해 컬러필터 기판(70) 쪽으로 투과시킨다.
이때, 화소전극(14)에 인가되는 데이터신호의 전압 크기에 따라 전계의 강약이 조절되며, 액정층(80)의 광투과율이 그 전계의 강약에 의해 조절된다.
그리고, 액정층(80)에 지속적으로 일정한 방향의 전계를 인가할 경우에는 액정이 열화되는 결과를 초래한다. 따라서, 액정의 열화를 방지하기 위해서 데이터신호의 전압을 공통전극(74)에 대해 양/음(positive/negative)이 반복되도록 인가하는데, 이와같은 구동방식을 반전 구동방식이라 한다.
즉, 도2의 액정 패널에 인가되는 전압 파형을 보인 예시도를 참조하면, 공통전극전압(Vcom)이 공통전극(74)에 인가되고, 데이터신호의 전압값(VDATA)이 데이터 라인(2)을 통해 박막 트랜지스터(TFT)의 소스 전극(8)에 인가되며, 주사신호(VG)가 매 프레임(frame) 단위로 게이트 라인(4)을 통해 박막 트랜지스터(TFT)의 게이트 전극(10)에 인가된다.
따라서, 먼저 제n 프레임의 주사신호(VG)가 고전위로 인가되는 박막 트랜지스터(TFT)의 턴-온 구간에서는 양(positive)의 데이터신호 전압값(VDATA)이 소스 전극(8)으로부터 드레인 전극(12)을 통해 화소전극(14)에 공급되어 액정을 구동시키고, 스토리지 커패시터(18)에 충전된다. 이때, 화소전극(14)에 인가되는 양(positive)의 데이터신호 전압값(VDATA)은 박막 트랜지스터(TFT)의 턴-온 구간에서 액정 용량 및 스토리지 커패시터(18) 용량의 영향으로 인해 점차로 충전(charging)되며, 도2에 도시한 바와같이 화소전극전압(VP) 파형으로 나타난다.
그리고, 상기 주사신호(VG)가 고전위에서 저전위로 천이하여 박막 트랜지스터(TFT)가 턴-오프되는 경우에는 상기 충전된 화소전극전압(VP)으로부터 기생 용량에 의해 전압강하가 발생하는데, 이를 킥-백 전압(kick-back voltage, △VP)이라 지칭하며, 도2에 나타냈다.
그리고, 상기 주사신호(VG)가 저전위로 인가되는 박막 트랜지스터(TFT)의 턴-오프 구간에서는 상기 스토리지 커패시터(18)에 충전된 화소전극전압(VP)이 화소전극(14)에 지속적으로 공급되어 액정의 구동을 유지시키게 된다.
한편, 제n+1 프레임에서는 상술한 반전 구동방식이 적용되기 때문에 음(negative)의 데이터신호 전압값(VDATA)이 소스 전극(8)으로부터 드레인 전극(12)을 통해 화소전극(14)에 공급되고, 스토리지 커패시터(18)에 충전된다.
따라서, 제n+1 프레임의 화소전극전압(VP)은 도2에 도시한 바와같이 공통전극전압(Vcom)을 기준으로 박막 트랜지스터(TFT)의 턴-온, 천이, 그리고 턴-오프 구간에서 제n 프레임의 화소전극전압(VP)과 대칭되는 전압 파형을 갖게 된다.
한편, 상기 액정층(80)에 전계가 인가되어 백라이트에서 발광되는 빛이 박막 트랜지스터 어레이 기판(50)으로부터 컬러필터 기판(70) 쪽으로 투과될 때, 그 투과되는 빛의 일부는 컬러필터 기판(70)에 형성된 블랙 매트릭스(72)와 적(R), 녹(G), 청(B) 색상의 컬러필터(73)들에서 반사되며, 그 반사된 빛의 일부는 박막 트랜지스터 어레이 기판(50)에 형성된 박막 트랜지스터(TFT)의 채널영역에 조사된다.
이때, 상기 박막 트랜지스터(TFT)의 채널영역은 비정질실리콘으로 이루어진 반도체층(32)이므로, 빛이 흡수되는 경우에 박막 트랜지스터(TFT)의 턴-오프 전류가 증가된다.
상기한 바와같이 박막 트랜지스터(TFT)의 턴-오프 전류가 증가하는 경우에는 도2에 도시한 바와같이 박막 트랜지스터(TFT)의 턴-오프 기간동안 스토리지 커패시터(18)에 충전된 화소전극전압(VP)이 점차로 감소된다.
그런데, 상기 적(R), 녹(G), 청(B) 색상의 컬러필터(73)는 빛의 반사율이 다르기 때문에, 그 적(R), 녹(G), 청(B) 색상의 컬러필터(73)에 대응하는 각각의 액 정 셀에 형성된 박막 트랜지스터(TFT)의 반도체층(32)에 입사되는 빛의 양이 달라진다.
그러나, 상기 박막 트랜지스터(TFT)의 채널영역은 모든 액정 셀에서 동일한 폭과 길이를 갖도록 설계되기 때문에, 박막 트랜지스터(TFT)가 동일한 전기적 특성을 나타내지만, 채널영역에 입사되는 빛의 양이 달라지면, 박막 트랜지스터(TFT)의 전기적인 특성이 달라지게 되어 서로 다른 턴-오프 전류를 갖게 된다.
특히, 상기 적(R), 녹(G), 청(B) 색상의 컬러필터(73) 중에 적(R), 청(B) 색상은 낮은 반사율을 갖는데 비하여 녹(G) 색상은 높은 반사율을 갖는다.
즉, 도3의 게이트 인가전압(Vg)에 따른 드레인-소스의 전류값(Ids)을 보인 그래프도에 도시한 바와같이 박막 트랜지스터(TFT)의 턴-오프 구간에서 컬러필터(73)가 적용되지 않은 파형(S1)의 턴-오프 전류값이 가장 작게 나타나고, 그 다음으로 적(R), 청(B) 색상의 컬러필터(73)에 의한 파형(S2,S3)이 비슷한 크기로 나타나며, 녹(G) 색상 컬러필터(73)에 의한 파형(S4)이 가장 크게 나타난다.
결과적으로, 도4의 적(R), 녹(G), 청(B) 색상의 컬러필터(73)에 따른 액정 셀의 화소전극전압(VP)을 보인 그래프도에 도시한 바와같이 박막 트랜지스터(TFT)의 턴-오프 기간동안 녹(G) 색상의 컬러필터(73)에 대응하는 액정 셀의 스토리지 커패시터(18)에 충전된 화소전극전압(VP)이 가장 심하게 감소된다.
따라서, 종래의 액정 표시장치는 적(R), 청(B) 색상의 컬러필터(73)에 대응하는 액정 셀들과 녹(G) 색상의 컬러필터(73)에 대응하는 액정 셀들의 휘도차로 인한 플리커가 심하게 발생하는 문제점이 있었다.
한편, 종래의 문제점을 다시 한번 살펴보면, 적(R), 녹(G), 청(B) 색상의 컬러필터(73) 중에 적(R), 청(B) 색상은 낮은 반사율을 갖는데 비하여 녹(G) 색상은 높은 반사율을 갖기 때문에, 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)의 채널영역에 조사되는 빛의 양이 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT,B-TFT)의 채널영역에 조사되는 빛의 양에 비해 상대적으로 많아지고, 이는 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)의 턴-오프 전류값을 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT,B-TFT)의 턴-오프 전류값에 비해 증가시킴으로써, 녹(G) 화소와 적(R), 청(B) 화소의 액정 셀 사이에 휘도차가 발생하게 한다.
따라서, 본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 액정 셀 별로 구비되는 박막 트랜지스터의 광누설전류가 적(R), 녹(G), 청(B) 화소의 액정 셀 별로 상이함에 따라 특정 화소의 액정 셀에서 플리커가 심화되는 것을 방지할 수 있는 액정 표시장치의 기판 구조를 제공하는데 있다.
상기한 바와 같은 본 발명의 목적을 달성하기 위한 액정 표시장치의 기판 구조는 적(R), 녹(G), 청(B) 색상의 컬러필터가 구비된 컬러필터 기판과; 상기 적(R), 녹(G), 청(B) 색상의 컬러필터에 대응하는 적(R), 녹(G), 청(B) 화소의 액정 셀들이 액티브 매트릭스 형태로 배열되며, 각각의 액정 셀에 박막 트랜지스터가 구비된 박막 트랜지스터 어레이 기판과; 상기 컬러필터 기판과 박막 트랜지스터 어레이 기판 사이에 충진된 액정층을 포함하여 구성되는 액정 표시장치에 있어서, 상기 적(R), 녹(G), 청(B) 화소의 액정 셀들 중에 적어도 한 화소의 액정 셀들에 구비된 박막 트랜지스터의 채널 폭과 길이의 비가 나머지 화소의 액정 셀들에 구비된 박막 트랜지스터의 채널 폭과 길이의 비와 상이한 것을 특징으로 한다.
상기한 바와 같은 본 발명에 따른 액정 표시장치에 대해 첨부한 도면을 참조하여 상세히 설명한다.
도5는 본 발명의 일 실시예에 따른 액정 표시장치의 기판 구조를 보인 예시도이다. 즉, 도 5에는 적(R), 녹(G), 청(B) 화소의 액정 셀에 대한 평면구성이 도시되어 있으며, 상기 적(R), 녹(G), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT, G-TFT, B-TFT)는 확대 도시되어 있다.
상기 적(R), 녹(G), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT, G-TFT, B-TFT)를 제외한 각각의 액정 셀에 대한 구성요소들은 도1a의 예시도와 동일한 구성요소들에 대해서 동일한 부호를 사용하였으므로, 설명의 편의를 위하여 상세한 설명은 도1a의 설명 부분을 참조하고, 여기서는 생략한다.
그리고, 도6은 상기 도5의 적(R), 녹(G), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT, G-TFT, B-TFT)의 단면구성을 보인 예시도이다.
상기 적(R), 녹(G), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT, G-TFT, B-TFT)의 각각의 구성요소들은 도1b의 예시도와 동일한 구성요소들에 대해서 동일한 부호를 사용하였으므로, 설명의 편의를 위하여 상세한 설명은 도1b의 설명 부분을 참조하고, 여기서는 생략한다.
도5 및 도6을 참조하면, 상기 적(R), 녹(G), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT, G-TFT, B-TFT)의 채널영역이 차별화되어 있다.
즉, 상기 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT, B-TFT)의 채널영역은 폭/길이(W1/L1)를 갖고, 상기 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)의 채널영역은 폭/길이(W2/L2)를 갖는다.
그리고, 이때 상기 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)의 채널영역의 폭/길이(W2/L2)는 상기 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT, B-TFT)의 채널영역의 폭/길이(W1/L1)에 비해 작게 형성한다.
일반적으로, 박막 트랜지스터는 채널 폭(width, W)이 증가하면, 채널영역에 조사된 동일한 빛의 양에 대한 광누설전류가 증가하고, 채널 길이(length, L)가 증가하면, 채널영역에 조사된 동일한 빛의 양에 대한 광누설전류가 감소한다.
상기 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)의 채널 폭/길이(W2/L2)를 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT, B-TFT)의 채널 폭/길이(W1/L1)에 비해 작게 형성하면, 채널영역에 동일한 빛의 양이 조사될 경우, 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)는 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT, B-TFT)에 비해 광누설전류가 감소한다.
따라서, 본 발명에서는 상기 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)의 채널 폭/길이(W2/L2)를 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT,B-TFT)의 채널 폭/길이(W1/L1)에 비해 작게 형성함으로써, 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)의 채널영역에 조사되는 빛의 양이 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT,B-TFT)의 채널영역에 조사되는 빛의 양에 비해 상대적으로 많다고 하더라도, 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)의 턴-오프 전류값과 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT,B-TFT)의 턴-오프 전류값이 동일해지도록 하여 녹(G) 화소와 적(R), 청(B) 화소의 액정 셀 사이에 휘도차가 발생하는 것을 방지할 수 있게 된다.
삭제
이때, 상기 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)의 채널 폭/길이(W2/L2)를 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT,B-TFT)의 채널 폭/길이(W1/L1)에 비해 작게 형성하기 위해서는 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)의 채널 폭(W2)을 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT,B-TFT)의 채널 폭(W1)에 비해 협소하게 형성하거나 또는 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)의 채널 길이(L2)를 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT,B-TFT)의 채널 길이(L1)에 비해 길게 형성할 수 있으며, 또한 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)의 채널 폭(W2)과 길이(L2)를 모두 조절함으로써, 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT,B-TFT)의 채널 폭/길이(W1/L1)에 비해 작게 형성할 수도 있다.
한편, 상기한 바와같이 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)의 채널 폭(W2), 길이(L2) 또는 폭/길이(W2/L2)는 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)를 기준으로 주사신호가 고전위로 인가되는 턴-온 구간에서 화소전극전압이 적어도 90% 이상 충전될 수 있는 범위내에서 조절하는 것이 바람직하며, 보다 바람직하게는 도7의 예시도에 도시한 바와같이 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)를 기준으로 주사신호(VG)가 고전위로 인가되는 턴-온 구간의 중간점(1/2)에서 화소전극전압(VP)이 데이터신호 전압값(VDATA)의 95% 이상 충전되도록 한다.
또한, 상기 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)의 채널 폭(W2), 길이(L2) 또는 폭/길이(W2/L2) 조절할 때, 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)의 게이트 전극(10)과 드레인 전극(12)이 오버랩되는 면적은 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT,B-TFT)의 게이트 전극(10)과 드레인 전극(12)이 오버랩되는 면적과 동일하게 형성하는 것이 바람직하다.
상기한 바와같이 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)의 게이트 전극(10)과 드레인 전극(12)이 오버랩되는 면적과 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT,B-TFT)의 게이트 전극(10)과 드레인 전극(12)이 오버랩되는 면적을 동일하게 형성하는 이유는 녹(G), 적(R), 청(B) 화소의 액정 셀 사이에 도7의 킥-백전압(△VP)의 차가 발생하지 않도록 하여 녹(G), 적(R), 청(B) 화소의 액정 셀 사이에 휘도차가 발생하는 것을 방지하기 위해서다.
즉, 상기 킥-백전압(△VP)은 주사신호(VG)가 고전위에서 저전위로 천이하여 박막 트랜지스터(TFT)가 턴-오프되는 경우에 상기 충전된 화소전극전압(VP)으로부터 기생 용량에 의해 발생하는 전압강하량을 지칭하는데, 이 킥-백전압(△VP)에 영향을 미치는 요소는 아래의 수학식 1에서 알 수 있다.
Figure 112001027920690-pat00001
여기서, CLC, CST, 그리고 Cgd는 각각 액정 용량, 스토리지 커패시터 용량, 그리고 게이트 전극과 드레인 전극의 오버랩에 의한 용량이다.
또한, △Vg는 게이트 전극에 인가되는 주사신호의 턴-온 전압과 턴-오프 전압의 변화량이다.
상기 수학식 1에서 알 수 있는 바와같이 킥-백전압(△VP)은 액정 용량(CLC), 스토리지 커패시터 용량(CST), 게이트 전극과 드레인 전극의 오버랩에 의한 용량(Cgd), 그리고 주사신호의 턴-온 전압과 턴-오프 전압의 변화량(△Vg)에 영향을 받게 되는데, 본 발명에서와 같이 상기 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)의 채널 폭(W2), 길이(L2) 또는 폭/길이(W2/L2) 조절하는 경우에는 다른 요소들에는 영향을 미치지 않지만, 상기 게이트 전극과 드레인 전극의 오버랩 에 의한 용량(Cgd)에 영향을 미치게 되므로, 녹(G), 적(R), 청(B) 화소의 액정 셀 사이에 킥-백전압(△VP)의 차가 발생하지 않도록 하기 위해서는 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터(G-TFT)의 게이트 전극(10)과 드레인 전극(12)이 오버랩되는 면적과 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT,B-TFT)의 게이트 전극(10)과 드레인 전극(12)이 오버랩되는 면적을 동일하게 형성하여야 한다.
따라서, 상술한 바와 같은 사항들을 고려하여 적(R), 녹(G), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT, G-TFT, B-TFT)의 채널영역을 차별화한다면, 도8의 적(R), 녹(G), 청(B) 화소 액정 셀의 화소전극전압(VP)을 보인 그래프도에 도시한 바와같이 적(R), 녹(G), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터(R-TFT, G-TFT, B-TFT)의 턴-오프 기간동안 적(R), 녹(G), 청(B) 화소 액정 셀의 화소전극전압(VP)이 동일하게 나타난다.
상기한 바와같은 본 발명에 따른 액정 표시장치에 있어서는 다음과 같은 효과가 있다.
본 발명에 의하면, 적(R), 녹(G), 청(B) 색상 컬러필터의 반사율 차로 인해 액정 셀 별로 구비되는 박막 트랜지스터의 광누설전류가 적(R), 녹(G), 청(B) 화소의 액정 셀 별로 상이함에 따라 특정 화소의 액정 셀에서 플리커가 심화되는 것을 방지할 수 있는 효과가 있다.
특히, 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터의 채널 폭/길이(W2/L2)를 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터의 채널 폭/길이(W1/L1)에 비해 작게 형성함으로써, 적(R) 화소의 액정 셀에 구비된 박막 트랜지스터의 턴-오프 전류값을 녹(G), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터의 턴-오프 전류값에 비해 작아지도록 하여 적(R), 녹(G), 청(B) 화소의 액정 셀 사이에 휘도차가 발생하는 것을 방지할 수 있으며, 이에 따라 녹(G) 화소의 액정 셀에서 플리커가 심화되는 것을 방지할 수 있는 효과가 있다.

Claims (9)

  1. 적(R), 녹(G), 청(B) 색상의 컬러필터가 구비된 컬러필터 기판;
    상기 적(R), 녹(G), 청(B) 색상의 컬러필터에 대응하는 적(R), 녹(G), 청(B) 화소의 액정 셀들이 액티브 매트릭스 형태로 배열되며, 각각의 액정 셀에 박막트랜지스터가 구비되되 상기 적(R), 녹(G), 청(B) 화소의 액정 셀들 중에 적어도 한 화소의 액정 셀들에 구비된 박막 트랜지스터의 채널 폭과 길이의 비가 나머지 화소의 액정 셀들에 구비된 박막 트랜지스터의 채널 폭과 길이의 비와 상이한 박막 트랜지스터 어레이 기판; 및
    상기 컬러필터 기판과 박막 트랜지스터 어레이 기판 사이에 충진된 액정층;을 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 적(R), 녹(G), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터의 채널영역은 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터의 채널 폭/길이(W2/L2)가 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터의 채널 폭/길이(W1/L1)에 비해 작은 것을 특징으로 하는 액정 표시장치.
  3. 제 2 항에 있어서, 상기 적(R), 녹(G), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터의 채널영역은 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터의 채널 폭(W2)이 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터의 채널 폭(W1)에 비해 좁은 것을 특징으로 하는 액정 표시장치.
  4. 제 2 항에 있어서, 상기 적(R), 녹(G), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터의 채널영역은 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터의 채널 길이(L2)가 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터의 채널 길이(L1)에 비해 긴 것을 특징으로 하는 액정 표시장치.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터는 주사신호가 고전위로 인가되는 박막 트랜지스터 턴-온 구간의 중간점에서 화소전극전압을 데이터신호 전압값의 적어도 90% 이상 충전시키는 특성을 가진 것을 특징으로하는 액정 표시장치.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터의 게이트 전극과 드레인 전극이 오버랩되는 면적은 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터의 게이트 전극과 드레인 전극이 오버랩되는 면적과 동일한 것을 특징으로 하는 액정 표시장치.
  7. 적(R), 녹(G), 청(B) 색상의 컬러필터가 구비된 컬러필터 기판;
    상기 적(R), 녹(G), 청(B) 색상의 컬러필터에 대응하는 적(R), 녹(G), 청(B) 화소의 액정 셀들이 액티브 매트릭스 형태로 배열되며, 각각의 액정 셀에 박막트랜지스터가 구비되되 상기 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터의 채널 폭/길이(W2/L2)가 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터의 채널 폭/길이(W1/L1)에 비해 작은 박막랜지스터가 구비된 박막 트랜지스터 어레이 기판; 및
    상기 컬러필터 기판과 박막 트랜지스터 어레이 기판 사이에 충진된 액정층을 포함하여 구성되는 것을 특징으로하는 액정 표시장치.
  8. 제 7 항에 있어서, 상기 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터는 주사신호가 고전위로 인가되는 박막 트랜지스터 턴-온 구간의 중간점에서 화소전극전압을 데이터신호 전압값의 적어도 90% 이상 충전시키는 특성을 가진 것을 특징으로하는 액정 표시장치.
  9. 제 7 항에 있어서, 상기 녹(G) 화소의 액정 셀에 구비된 박막 트랜지스터의 게이트 전극과 드레인 전극이 오버랩되는 면적은 적(R), 청(B) 화소의 액정 셀에 구비된 박막 트랜지스터의 게이트 전극과 드레인 전극이 오버랩되는 면적과 동일한 것을 특징으로 하는 액정 표시장치.
KR1020010066819A 2001-10-29 2001-10-29 액정 표시장치 KR100780714B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010066819A KR100780714B1 (ko) 2001-10-29 2001-10-29 액정 표시장치
US10/281,137 US6795142B2 (en) 2001-10-29 2002-10-28 Liquid crystal display device having first color pixel with different Channel width/length ratio than second color pixel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010066819A KR100780714B1 (ko) 2001-10-29 2001-10-29 액정 표시장치

Publications (2)

Publication Number Publication Date
KR20030034974A KR20030034974A (ko) 2003-05-09
KR100780714B1 true KR100780714B1 (ko) 2007-11-30

Family

ID=19715476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010066819A KR100780714B1 (ko) 2001-10-29 2001-10-29 액정 표시장치

Country Status (2)

Country Link
US (1) US6795142B2 (ko)
KR (1) KR100780714B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914749B1 (ko) * 2002-12-31 2009-08-31 엘지디스플레이 주식회사 구동회로를 포함하는 반사형 액정 표시 장치
KR101034744B1 (ko) * 2004-06-25 2011-05-17 엘지디스플레이 주식회사 액정표시장치의 박막트랜지스터 구조
KR101074389B1 (ko) * 2004-11-05 2011-10-17 엘지디스플레이 주식회사 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법
KR100635580B1 (ko) * 2004-12-24 2006-10-17 삼성에스디아이 주식회사 박막트랜지스터, 평판표시장치 및 그 제조방법
US20070229722A1 (en) * 2006-04-03 2007-10-04 Wen-Hsiung Liu Pixel structure and liquid crystal display panel thereof
TWI326788B (en) * 2006-09-29 2010-07-01 Au Optronics Corp Pixel structure
JP2008304659A (ja) * 2007-06-07 2008-12-18 Hitachi Displays Ltd 表示装置
JP4626659B2 (ja) * 2008-03-13 2011-02-09 ソニー株式会社 表示装置
US7999454B2 (en) * 2008-08-14 2011-08-16 Global Oled Technology Llc OLED device with embedded chip driving
JP4857351B2 (ja) * 2009-02-06 2012-01-18 キヤノン株式会社 画像表示装置
TWI469028B (zh) * 2009-02-24 2015-01-11 Au Optronics Corp 顯示裝置及觸控偵測方法
TWI385568B (zh) * 2009-02-24 2013-02-11 Au Optronics Corp 顯示裝置及觸控偵測方法
TWI491966B (zh) 2010-12-28 2015-07-11 Au Optronics Corp 液晶顯示面板及液晶顯示陣列基板
KR101947808B1 (ko) * 2012-02-29 2019-04-25 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
CN103455205B (zh) * 2013-09-06 2016-08-10 深圳市华星光电技术有限公司 内置式触摸屏及液晶显示器
CN104252076B (zh) * 2014-09-24 2017-02-15 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
KR20160081039A (ko) * 2014-12-30 2016-07-08 엘지디스플레이 주식회사 인셀 터치 방식을 이용한 액정표시장치 및 그 제조방법
CN104656334B (zh) * 2015-03-20 2017-08-01 京东方科技集团股份有限公司 一种阵列基板及显示装置
US10754216B2 (en) 2015-05-26 2020-08-25 Boe Technology Group Co., Ltd. Array substrate and driving method thereof, liquid crystal display panel, and liquid crystal display device
CN106125408A (zh) * 2016-08-31 2016-11-16 京东方科技集团股份有限公司 阵列基板、显示装置和显示装置的驱动方法
CN106531745B (zh) * 2016-11-21 2019-12-03 武汉华星光电技术有限公司 一种薄膜晶体管阵列基板及液晶面板
CN109671407B (zh) * 2019-01-14 2020-12-29 惠科股份有限公司 一种阵列基板、显示面板和显示装置
CN113178537B (zh) * 2021-04-27 2023-01-17 武汉天马微电子有限公司 一种显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980018232A (ko) * 1996-08-28 1998-06-05 쯔지 하루오 액티브 매트릭스형 액정 표시 장치
KR20010046652A (ko) * 1999-11-15 2001-06-15 구본준 컬러필터를 포함한 액정표시장치와 제조방법
KR20010062713A (ko) * 1999-12-24 2001-07-07 가네꼬 히사시 컬러액정디스플레이 및 컬러액정디스플레이 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06100757B2 (ja) * 1990-07-09 1994-12-12 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 液晶表示装置
US5994721A (en) * 1995-06-06 1999-11-30 Ois Optical Imaging Systems, Inc. High aperture LCD with insulating color filters overlapping bus lines on active substrate
TW591295B (en) * 1999-04-13 2004-06-11 Canon Kk Liquid crystal device and liquid crystal display apparatus
KR100759978B1 (ko) * 2001-07-12 2007-09-18 삼성전자주식회사 수직 배향형 액정 표시 장치 및 그에 사용되는 색 필터 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980018232A (ko) * 1996-08-28 1998-06-05 쯔지 하루오 액티브 매트릭스형 액정 표시 장치
KR20010046652A (ko) * 1999-11-15 2001-06-15 구본준 컬러필터를 포함한 액정표시장치와 제조방법
KR20010062713A (ko) * 1999-12-24 2001-07-07 가네꼬 히사시 컬러액정디스플레이 및 컬러액정디스플레이 제조방법

Also Published As

Publication number Publication date
US6795142B2 (en) 2004-09-21
US20030090603A1 (en) 2003-05-15
KR20030034974A (ko) 2003-05-09

Similar Documents

Publication Publication Date Title
KR100780714B1 (ko) 액정 표시장치
US6262784B1 (en) Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line
US9529237B2 (en) Display device and driving method thereof
KR100209281B1 (ko) 액정 표시 소자 및 그 제조방법
US7872724B2 (en) Color filter substrate and liquid crystal display panel comprising the same
EP0555100A1 (en) An active matrix liquid crystal display
KR100464208B1 (ko) 액정 표시장치 및 그 구동방법
KR20050051524A (ko) 컬러필터 어레이 기판 및 그 제조방법
EP0664473B1 (en) Active matrix type display device and manufacturing method thereof
US6831295B2 (en) TFT-LCD device having a reduced feed-through voltage
US7956944B2 (en) Liquid crystal display device having light blocking line disposed on same layer as gate line
US20110090417A1 (en) Liquid crystal display with improved side visibility and fabrication method thereof
JP3145931B2 (ja) 薄膜トランジスタ
US20040119897A1 (en) Liquid crystal display device and method of fabricating the same
US6894755B2 (en) Liquid crystal display device integrating driving circuit on matrix substrate
KR20030085894A (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
JPH09127556A (ja) 表示装置及びその駆動方法
US20030090602A1 (en) Liquid crystal display device and method of driving the same
KR100498631B1 (ko) 액정표시소자 및 그 제조방법
KR101023718B1 (ko) 액정표시장치 및 그의 제조방법
KR20060029101A (ko) 박막 트랜지스터 어레이 기판
KR20040062134A (ko) 액정 표시패널 및 그 제조방법
KR20030057050A (ko) 액정 표시장치
KR20020051707A (ko) 액정표시장치 및 그 제조방법
KR20050070880A (ko) 액정표시장치 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee