JP3323156B2 - チップ抵抗器 - Google Patents

チップ抵抗器

Info

Publication number
JP3323156B2
JP3323156B2 JP20465499A JP20465499A JP3323156B2 JP 3323156 B2 JP3323156 B2 JP 3323156B2 JP 20465499 A JP20465499 A JP 20465499A JP 20465499 A JP20465499 A JP 20465499A JP 3323156 B2 JP3323156 B2 JP 3323156B2
Authority
JP
Japan
Prior art keywords
electrodes
pair
electrode
resistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20465499A
Other languages
English (en)
Other versions
JP2000049002A (ja
Inventor
直 大郷
紘二 東
充 横山
陽三 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokuriku Electric Industry Co Ltd
Original Assignee
Hokuriku Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16494086&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3323156(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hokuriku Electric Industry Co Ltd filed Critical Hokuriku Electric Industry Co Ltd
Priority to JP20465499A priority Critical patent/JP3323156B2/ja
Publication of JP2000049002A publication Critical patent/JP2000049002A/ja
Application granted granted Critical
Publication of JP3323156B2 publication Critical patent/JP3323156B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Non-Adjustable Resistors (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】この発明は、チップ状の絶縁
体基板の表面に抵抗体が設けられ、この基板の両端部に
電極が形成されたチップ抵抗器に関する。 【0002】 【従来の技術】従来、チップ抵抗器の電極の構造とし
て、特公昭58−46161号公報に開示されているよ
うに、メタルグレーズによる電極を、熱硬化性樹脂中に
Agを混入したAg−レジン系の導電性ペーストによっ
て内包し加熱硬化させて電極を形成したものがある。 【0003】 【発明が解決しようとする課題】メタルグレーズの電極
をAg−レジンペーストで全体的に被ってその上にメッ
キ層を形成するとメッキ層が剥離する問題が生じる。 【0004】この発明は上記従来の技術の問題点に鑑み
て成されたもので、メッキ層の剥離を防止できるチップ
抵抗器を提供することにある。 【0005】 【課題を解決するための手段】本発明のチップ抵抗器
は、絶縁性セラミックの基板の表面に形成されたメタル
グレーズ系の一対の第1電極と、基板の裏面の基板を挟
んで前記一対の第1電極と対向する位置に形成されたメ
タルグレーズ系の一対の第2電極と、一対の第1電極間
に形成された抵抗体と、抵抗体の全体を覆うように形成
されたガラスコートと、ガラスコートを覆い且つ一対の
第1電極と一部重畳する状態で形成されたレジンコート
と、一対の第1電極及び一対の第2電極上に一部重畳
し、メッキのアンカーを形成するようにレジンコートと
の間に一対の第1電極を部分的に露出させ且つ一対の第
2電極を部分的に露出させる状態で基板の一対の側端部
に形成された銀−レジン系の一対の第3電極と、一対の
第1電極の露出部、第2電極の露出部及び第3電極の外
面を覆うNiメッキ層と、Niメッキ層の上に形成され
たハンダメッキ層とを具備している。 【0006】メッキ層とメタルグレーズ系の電極の表面
との間の結合力は、メッキ層とレジン系の第3電極の表
面との間の結合力に比べて大きい。そこで本発明のチッ
プ抵抗器では、レジンコート及び一対の第3電極をメタ
ルグレーズ系の第1電極の一部及び第2電極の一部を部
分的に露出させるように形成し、この露出部上にもメッ
キ層を形成している。これによりメタルグレーズ系の第
1電極及び第2電極がメッキ層のアンカー(密着部)と
なりメッキ層の剥離を防止している。 【0007】またガラスコートの上を覆うようにレジン
コートを施すと、第3電極とレジンコートがメッキ液の
浸透を効果的に防ぐことができ、電極や抵抗体に剥離等
の欠陥を生じ難く、また抵抗体の特性も維持できる。ま
たレジンコートの焼成温度はガラスコートの焼成温度と
比べてかなり低いため、レジンコートの一部がトリミン
グ溝に入った状態でレジンコートを焼成しても、焼成の
際の熱で抵抗体の特性が変化することはない。 【0008】 【発明の実施の形態】以下この発明の一実施例について
図面に基づいて説明する。 【0009】本発明の実施例のチップ抵抗器1は、図1
に示すように、セラミックの基板2の表面に凸型の抵抗
体3が印刷形成され、この両端に電極4が設けられてい
る。抵抗体3は、酸化ルテニウム約10μの厚みに設
け、レーザー又はサンドブラストにより凸型の底辺から
上方に向ってトリミング溝5を形成し、抵抗値のトリミ
ングが成されている。 【0010】このチップ抵抗器1の電極4は、抵抗体3
が直接接続している第1電極6と、この第1電極6と基
板2をはさんで対向して形成された第2電極7を有し、
この第1、第2電極6,7は、Ag−Pd、Ag−Pt
等のメタルグレーズペーストを印刷形成したものであ
る。さらに、第1、第2電極6,7をはさんで基板の端
面に、キシレン又はエポキシフェノール樹脂にAgを混
入したAg−レジン系の導電性ペーストによる第3電極
8が設けられ、この第3電極8は、第1、第2電極6,
7を一部被覆するように設けられ、両者の導通を図って
いる。そして、この第1、第2、第3電極全体を覆って
Niメッキ9及びハンダメッキ10が施されている。 【0011】また、抵抗体3の表面には、ガラスコート
11及びレジンコート12を施して保護している。 【0012】このチップ抵抗器の製造方法は、図3Aな
いしFに示すように、先ず、基板となるセラミック板1
3のスリット14を挟んで所定間隔で第1電極6となる
メタルグレーズペーストを複数列印刷して、900℃近
い温度で焼成する。さらに同様にして第2電極7も第1
電極6と対向する位置に形成する。次に、図3Bに示す
ように、第1電極6の間のセラミック板13上にマトリ
ックス状に抵抗体3を印刷形成し、平均850℃の温度
で焼成する。そして、図3Cに示すように、抵抗体3の
表面に抵抗体3の全体を覆うようにガラスコート11を
施し平均650℃の温度で焼成する。この後、セラミ
ック板13を各チップ抵抗器毎に縦横に設けられたスリ
ット14に沿って切断(スクライブ)し、図3Dに示す
ように、基板2の端面にAg−レジン系の導電性ペース
トの第3電極8を20μ程度の厚みに塗布し、200℃
程度の温度で硬化させる。そして、図3E,Fに示すよ
うに、Niメッキ9、ハンダメッキ10を各々順次施
し、第1、第2、第3電極6,7,8を被覆する。 【0013】この場合、スリット14は基板の両側より
設けられているため、セラミック基板端面に、樹脂を一
部重畳する状態で塗布すると、電気的にも機械的にも良
好な状態が得られる。 【0014】この方法によるとセラミック基板端面にお
いて、端子電極が剥がれやスラック等の欠陥が生じなく
なる。なお図1のように端子電極は側端部5面に形成す
ることもできる。 【0015】各チップ抵抗器の抵抗体3をトリミングし
て抵抗値を調整し、エポキシ樹脂等のレジンコート12
を施し200℃付近の温度で硬化させる。 【0016】なお図3においては、メッキ処理を施した
後に、トリミングを行っているように図示してあるが、
本発明の方法では、トリミングは、メッキ処理を行う前
の図3Cの状態で行っている。そしてその後ガラスコー
ト11の上にレジンコート12を施して図3D以下の工
程を行う。これによって、セラミック板13をチップ毎
に分離しない状態で抵抗値のトリミングを行うので効率
良くトリミング作業を行うことができる。しかもレジン
コート12によってトリミング溝を覆っているので、後
のメッキ作業時にも抵抗体に悪影響を与えることもな
い。 【0017】この実施例のチップ抵抗器によれば、ハン
ダくわれに対して電極4の耐性が向上し、しかも、回路
基板の曲げに対しても、メタルグレーズ系のみででき電
極とを比べ柔軟性が高いので強い。また、ハンダ付けの
際の回路基板に対する固着力も第1、第2電極6,7が
回路基板に強固にハンダ付けされるので、極めて強く、
第3電極をAg−レジン系にしたことによる固着力の低
下は生じない。 【0018】尚、この発明のチップの抵抗器の抵抗体
は、金属皮膜抵抗体、炭素皮膜抵抗体等その用途に合わ
せて適宜選択し得るものである。またメタルグレーズペ
ースト、Ag−レジン系導電性ペーストの成分は、適宜
他の添加物が入っていても良い。本願のものは抵抗体上
にガラスコートを施しトリミングしているが、適宜公知
の方法で変更しうるものであり、他の抵抗体を用いたチ
ップ部品にも同様に応用でき、この実施例のものに限定
されるものではない。 【0019】このチップ抵抗器は、基板の両面に設けた
メタルグレーズ系の第1、第2電極にまたがって基板の
端面にAg−レジン系の第3電極を設け、この第1、第
2、第3電極を覆うNiメッキ層及び該Niメッキ層を
覆うハンダメッキ層を形成したので、ハンダくわれに強
く、回路基板への付け直しが可能である。また基板の下
面側の第2電極に一部重畳して第3電極を設けたので、
基板の下面側の電極で段差が形成され、回路基板へハン
ダ付けした際、下面側電極と回路基板の間に生じる隙間
にハンダが回り込んで強い固着力が得られる。しかも基
板の端面に設けたAg−レジン系の第3電極が適度の柔
軟性を有するので、回路基板の曲げに対しても十分に耐
え得るものである。 【0020】またここに記載のチップ抵抗器の製造方法
は、スクライブ後の基板側端部面にレジン含有銀塗料を
表裏面の第1、第2電極上に一部重畳する状態で直接に
塗布し低温で加熱処理して第3電極を形成するので、切
断されたままの粗い基板断面に対し直接に接合し第3電
極の接着力が強い。またハンダ付け用電極にメッキ処理
する際、第3電極がメッキ液の浸透を効果的に防止し、
電極に剥れやクラック等の欠陥を生ずることのない高品
質の製品を製造し得る。またメッキ処理前にトリミング
を施したガラスコートの上にレジンコートをすればメッ
キ液に弱い抵抗体をレジンコートにより保護するので、
抵抗体の特性も維持できる。 【0021】従って、今日の実装密度の高度化の要求に
よりチップ抵抗器も小型化しているが、電極が小さくて
も十分な固着力が得られ、電気製品の小型軽量化、信頼
性、耐久性及び生産性の向上に大きく寄与するものであ
る。 【0022】 【発明の効果】本発明のチップ抵抗器によれば、レジン
コート及び一対の第3電極をメタルグレーズ系の第1電
極の一部及び第2電極の一部を部分的に露出させるよう
に形成し、この露出部上にもメッキ層を形成しているの
で、メタルグレーズ系の第1電極及び第2電極がメッキ
層のアンカー(密着部)となりメッキ層の剥離を防止で
きる。
【図面の簡単な説明】 【図1】 本発明のチップ抵抗器の一実施例の平面図で
ある。 【図2】 図1のA−A断面図である。 【図3】 (A),(B),(C),(D),(E),
(F)は本発明のチップ抵抗器の製造工程を示す縦断面
図である。 【符号の説明】 1 チップ抵抗器 2 基板 3 抵抗体 4 電極 5 トリミング溝 6 第1電極 7 第2電極 8 第3電極 9 Niメッキ 10 ハンダメッキ 11 ガラスコート 12 レジンコート 13 セラミック板 14 スリット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 横山 充 富山県上新川郡大沢野町下大久保3158番 地 北陸電気工業株式会社内 (72)発明者 小原 陽三 富山県上新川郡大沢野町下大久保3158番 地 北陸電気工業株式会社内 (56)参考文献 特開 昭61−210601(JP,A) 特開 昭61−268001(JP,A) 特開 昭57−184202(JP,A) 特開 昭61−245501(JP,A) 実開 昭57−119501(JP,U) 実開 昭59−185801(JP,U)

Claims (1)

  1. (57)【特許請求の範囲】 1.絶縁性セラミックの基板の表面に形成されたメタル
    グレーズ系の一対の第1電極と、 前記基板の裏面の前記基板を挟んで前記一対の第1電極
    と対向する位置に形成されたメタルグレーズ系の一対の
    第2電極と、 前記一対の第1電極間に形成された抵抗体と、 前記抵抗体の全体を覆うように形成されたガラスコート
    と、 前記ガラスコートを覆い且つ前記一対の第1電極と一部
    重畳する状態で形成されたレジンコートと、 前記一対の第1電極及び前記一対の第2電極上に一部重
    畳し、メッキのアンカーを形成するように前記レジンコ
    ートとの間に前記一対の第1電極を部分的に露出させ且
    つ前記一対の第2電極を部分的に露出させる状態で前記
    基板の一対の側端部に形成された銀−レジン系の一対の
    第3電極と、 前記一対の第1電極の露出部、前記第2電極の露出部及
    び前記第3電極の外面を覆うNiメッキ層と、 前記Niメッキ層の上に形成されたハンダメッキ層とを
    具備してなるチップ抵抗器。
JP20465499A 1999-07-19 1999-07-19 チップ抵抗器 Expired - Lifetime JP3323156B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20465499A JP3323156B2 (ja) 1999-07-19 1999-07-19 チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20465499A JP3323156B2 (ja) 1999-07-19 1999-07-19 チップ抵抗器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP8004988A Division JP3012875B2 (ja) 1996-01-16 1996-01-16 チップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2000049002A JP2000049002A (ja) 2000-02-18
JP3323156B2 true JP3323156B2 (ja) 2002-09-09

Family

ID=16494086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20465499A Expired - Lifetime JP3323156B2 (ja) 1999-07-19 1999-07-19 チップ抵抗器

Country Status (1)

Country Link
JP (1) JP3323156B2 (ja)

Also Published As

Publication number Publication date
JP2000049002A (ja) 2000-02-18

Similar Documents

Publication Publication Date Title
JP3118509B2 (ja) チップ抵抗器
JP3012875B2 (ja) チップ抵抗器の製造方法
JPH0553281B2 (ja)
JP3323156B2 (ja) チップ抵抗器
JP3825576B2 (ja) チップ抵抗器の製造方法
JP3167968B2 (ja) チップ抵抗器の製造方法
JP2806802B2 (ja) チップ抵抗器
JP3110677B2 (ja) チップ抵抗器
JP3159963B2 (ja) チップ抵抗器
JP3435419B2 (ja) チップ抵抗器
JP3447728B2 (ja) チップ抵抗器
JP3323140B2 (ja) チップ抵抗器
JPH08255701A (ja) チップ状電子部品
JP3172673B2 (ja) チップ抵抗器の製造方法
JP3353037B2 (ja) チップ抵抗器
JP3297642B2 (ja) チップ抵抗器
JP2939425B2 (ja) 表面実装型抵抗器とその製造方法
JPH07283004A (ja) チップ抵抗器及びその製造方法
JP2006186064A (ja) チップ抵抗器
JPH04372101A (ja) 角形チップ抵抗器及びその製造方法
WO2021075221A1 (ja) チップ部品
JPH0513201A (ja) 角形チツプ抵抗器
JPH07183108A (ja) チップ抵抗器の製造方法
JP2775718B2 (ja) チップ抵抗器とその製造方法
JP3767084B2 (ja) 抵抗器の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010703

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080628

Year of fee payment: 6