JP3767084B2 - 抵抗器の製造方法 - Google Patents
抵抗器の製造方法 Download PDFInfo
- Publication number
- JP3767084B2 JP3767084B2 JP12924797A JP12924797A JP3767084B2 JP 3767084 B2 JP3767084 B2 JP 3767084B2 JP 12924797 A JP12924797 A JP 12924797A JP 12924797 A JP12924797 A JP 12924797A JP 3767084 B2 JP3767084 B2 JP 3767084B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode layer
- substrate
- dividing
- surface electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、抵抗器の製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小形化に伴い、回路基板に使用される電子部品に対しても実装密度を上げるため、ますます小形化への要求が高まっている。抵抗器に対しても、実装基板上の実装面積を縮小化するため、小形かつ抵抗値許容差の高精度な抵抗器への要求が高まってきている。
【０００３】
以下、従来の抵抗器およびその製造方法について、図面を参照しながら説明する。
【０００４】
図１０は一般的な従来の抵抗器の断面図である。
【０００５】
図１０において、１は９６％アルミナを含有してなる基板である。２，３は基板１の上面または下面の側部に設けられた金等からなる一対の上面電極層または下面電極層である。４は基板１の上面に上面電極層２と電気的に接続するように設けられたニッケル−クロム等の薄膜からなる抵抗層である。５は抵抗層４の上面に設けられた熱硬化性の樹脂等からなる保護層で、基板１の上面の上面電極層２と隣り合う側部まで設けないものである。６は基板１の側面に少なくとも上面電極層２と下面電極層３と電気的に接続するように設けられた一対の側面電極層である。７は少なくとも側面電極層６を覆うように設けられたニッケルめっき層である。８は少なくともニッケルめっき層７を覆うように設けられたはんだめっき層である。
【０００６】
以上のように構成された従来の抵抗器について、以下にその製造方法を図面を参照しながら説明する。
【０００７】
図１１（ａ）〜（ｃ）、図１２（ａ）（ｂ）、図１３（ａ）〜（ｃ）は従来の抵抗器の製造方法を示す工程図である。
【０００８】
まず、図１１（ａ）に示すように、縦方向および横方向に分割溝１１，１２を有する９６％アルミナを含有してなるシート基板１３の横方向分割溝を跨ぐように複数対の上面電極層１４を形成する。
【０００９】
次に、図１１（ｂ）に示すように、上面電極層１４（本図では図示せず）を形成した基板１３全体にスパッタ工法等によりニッケル−クロム等からなる薄膜の全体抵抗体層１５を形成する。
【００１０】
次に、図１１（ｃ）に示すように、全体抵抗体層１５をＬＳＩ等で一般的に行われているフォトリソ法により、所望の抵抗体パターンとした抵抗層１６を形成し、この抵抗層１６を安定な膜にするために、約３００〜４００℃の温度で熱処理を行う。
【００１１】
次に、図１２（ａ）に示すように、抵抗層１６の抵抗値を所定の値に修正するためにレーザートリミング等によりトリミング溝１７を施して抵抗値修正を行う。
【００１２】
次に、図１２（ｂ）に示すように、抵抗値を修正した抵抗層１６を保護するために、熱硬化性の樹脂による保護膜１８を形成する。この時、保護膜１８は縦方向分割溝１１に接するまで設けないものである。
【００１３】
次に、シート基板１３の横方向分割溝１２を分割して、図１３（ａ）に示すように短冊基板１９に一次分割する。
【００１４】
次に、図１３（ｂ）に示すように、短冊基板１９の長手方向の側面に、上面電極層１４（本図では図示せず）および、または抵抗層１６と電気的に接続するようにスパッタ等により、側面電極層２０を形成する。
【００１５】
最後に、図１３（ｃ）に示すように、短冊基板１９を縦方向分割溝１１で二次分割して、個片状の基板２１として、必要に応じてはんだ付け時の信頼性の確保のため電極めっき層２２を形成して、従来の抵抗器を形成していた。
【００１６】
【発明が解決しようとする課題】
しかしながら、上記従来の構成および製造方法による抵抗器では、実装基板にはんだ付けをした場合、図１４（ａ）の実装状態の断面図に示すように側面電極層（図示せず）と下面電極層（図示せず）の双方ではんだ付けされ、フィレット２３が形成されるフィレット実装構造であり、図１４（ｂ）の実装状態の上面図に示すように部品面積２４に加えて側面をはんだ付けする面積２５が必要であり、これらを合わせた実装面積２６が必要となる。しかも、実装密度を向上するため、部品外形寸法が小さくなるほど、実装面積に対するはんだ付け面積の占める割合が大きくなり、電子機器を小形化するための実装密度を向上することに限界が生ずるという課題を有していた。
【００１７】
本発明は、上記従来の課題を解決するもので、実装基板に実装した際の実装面積に占めるはんだ付け面積を低減できる抵抗器の製造方法を提供することを目的とするものである。
【００１８】
【課題を解決するための手段】
上記目的を達成するために本発明は、分割溝を有するシート基板の上面に分割溝を跨ぐことなく一対の上面電極層を設ける工程と、前記上面電極層間を電気的に接続するように抵抗層を設ける工程と、少なくとも抵抗層の上面を覆うように保護層を設ける工程と、隣り合う前記上面電極層間の分割溝を跨ぎかつ前記上面電極層と電気的に接続するように一対の薄膜スパッタからなる側面電極層を設ける工程と、前記上面電極層を形成してなる前 記シート基板の分割溝で前記シート基板を短冊状基板に分割する工程と、前記短冊状基板を個片に分割する工程とを有するものである。
【００１９】
また、上記目的を達成するために本発明は、分割溝を有するシート基板の上面に分割溝を跨ぐことなく一対の第１の上面電極層を設ける工程と、前記上面電極層間を電気的に接続するように抵抗層を設ける工程と、少なくとも抵抗層の上面を覆うように保護層を設ける工程と、少なくとも前記第１の上面電極層の上面を覆うように第２の上面電極層を設ける工程と、隣り合う前記第１の上面電極層間または第２の上面電極層間の分割溝を跨ぎかつ前記第１の上面電極層または第２の上面電極層と電気的に接続するように一対の薄膜スパッタからなる側面電極層を設ける工程と、前記上面電極層を形成してなる前記シート基板の分割溝で前記シート基板を短冊状基板に分割する工程と、前記短冊状基板を個片に分割する工程とを有するものである。
【００２０】
【発明の実施の形態】
本発明の請求項１に記載の発明は、分割溝を有するシート基板の上面に分割溝を跨ぐことなく一対の上面電極層を設ける工程と、前記上面電極層間を電気的に接続するように抵抗層を設ける工程と、少なくとも抵抗層の上面を覆うように保護層を設ける工程と、隣り合う前記上面電極層間の分割溝を跨ぎかつ前記上面電極層と電気的に接続するように一対の薄膜スパッタからなる側面電極層を設ける工程と、前記上面電極層を形成してなる前記シート基板の分割溝で前記シート基板を短冊状基板に分割する工程と、前記短冊状基板を個片に分割する工程とからなるものである。
【００２１】
また、請求項２に記載の発明は、分割溝を有するシート基板の上面に分割溝を跨ぐことなく一対の第１の上面電極層を設ける工程と、前記上面電極層間を電気的に接続するように抵抗層を設ける工程と、少なくとも抵抗層の上面を覆うように保護層を設ける工程と、少なくとも前記第１の上面電極層の上面を覆うように第２の上面電極層を設ける工程と、隣り合う前記第１の上面電極層間または第２の上面電極層間の分割溝を跨ぎかつ前記第１の上面電極層または第２の上面電極層と電気的に接続するように一対の薄膜スパッタからなる側面電極層を設ける工程と、前記上面電極層を形成してなる前記シート基板の分割溝で前記シート基板を短冊状基板に分割する工程と、前記短冊状基板を個片に分割する工程とからなるものである。
【００２２】
（実施の形態１）
以下、本発明の実施の形態１における抵抗器およびその製造方法について、図面を参照しながら説明する。
【００２３】
図１は本発明の実施の形態１における抵抗器の断面図である。
【００２４】
図１において、３１は９６％アルミナを含有してなる基板である。３２は基板３１の上面の側部に設けられた金系の薄膜からなる一対の上面電極層である。３３は基板の上面に設けられたニッケル−クロム系またはクロム−シリコン系の薄膜からなる抵抗層である。
３４は抵抗層３３の上面に設けられたエポキシ系樹脂からなる保護層である。３５は基板３１の側面に設けられたニッケル系の薄膜からなる側面電極層である。３６，３７は必要に応じてはんだ付け時の信頼性等の確保のために設けられたニッケルめっき層、はんだめっき層で、これらのニッケルめっき層３６とはんだめっき層３７の稜線は丸みを有しており、また基板３１の側面のはんだめっき層３７の面積は、基板３１の側面の面積の半分以下である。
【００２５】
以上のように構成された本発明の実施の形態１における抵抗器について、以下にその製造方法を図面を参照しながら説明する。
【００２６】
図２（ａ）〜（ｃ）、図３（ａ）（ｂ）、図４（ａ）〜（ｃ）は本発明の実施の形態１における抵抗器の製造方法を示す工程図である。
【００２７】
まず、図２（ａ）に示すように、表面に後工程で短冊状および個片状に分割するために設けた複数の縦方向および横方向の分割溝３８，３９を有するとともに、耐熱性および絶縁性に優れた９６％アルミナを含有してなるシート状基板３１の上面の横方向の分割溝３９を跨ぐことなく、金等を主成分とする金属有機物等からなる電極ペーストをスクリーン印刷・乾燥した後、金属有機物等からなる電極ペーストの有機成分だけを飛ばし、金属成分だけを基板３１上に焼き付けるために、ベルト式連続焼成炉によって約８５０℃で、約４５分のプロファイルによって焼成し、薄膜からなる上面電極層３２を形成する。
【００２８】
次に、図２（ｂ）に示すように、上面電極層３２（本図では図示せず）を形成してなるシート状基板３１の上面全体にスパッタ工法によりニッケル−クロム、クロム−シリコン等を着膜し、全体抵抗体層４０を形成する。
【００２９】
次に、図２（ｃ）に示すように、全体抵抗体層４０をＬＳＩ等で一般的に行われているフォトリソ法により、所望の抵抗体パターンとした抵抗層３３を形成し、この抵抗層３３を安定な膜にするために、約３００〜４００℃の温度で熱処理を行う。
【００３０】
次に、図３（ａ）に示すように、抵抗層３３の抵抗値を所定の値に修正するために、ＹＡＧレーザーでトリミング溝４１を施してトリミングを行う。この時、抵抗値測定用のトリミングプローブは、上面電極層３２上にセットし、トリミングは、サーペンタインカット法（複数本のストレートカット）とすることにより、低い抵抗値から高い抵抗値まで自在に調整することができる。
【００３１】
次に、図３（ｂ）に示すように、抵抗値修正済みの抵抗層３３を保護するために、個々の抵抗層に対して個々の保護層印刷パターンを形成するように、エポキシ系の樹脂ペーストをスクリーン印刷した後、基板３１上に強固に接着させるために、ベルト式連続硬化炉によって約２００℃で、約３０分のプロファイルによって熱硬化して保護層３４を形成する。この際、横方向に並ぶ複数の抵抗層３３を縦方向の分割溝３８を跨ぎ連続して覆うように保護層印刷パターンを形成してもよい。
【００３２】
次に、同図に示すように、横方向の分割溝３９を跨ぎ、上面電極層３２と電気的に接続するようにスパッタによりニッケル−クロム系の薄膜からなる側面電極層３５を形成する。この時、あらかじめ側面電極層を形成する部分以外にレジスト層を形成しておき、基板全体にスパッタによりニッケル−クロム層を形成後、リフトオフ法によりレジスト除去と同時に側面電極層以外のニッケル−クロム層を除去する。
【００３３】
次に、図４（ａ）に示すように、シート状基板３１の横方向の分割溝３９で分割して、短冊基板４２に一次分割をする。この時、短冊基板４２の長手方向の側面には、側面電極層３５が横方向の分割溝３９の深さまで形成された状態になっている。
【００３４】
最後に、図４（ｂ）に示すように、露出している上面電極層３２と側面電極層３５にめっきを施すための準備工程として、短冊基板４２を個片状の基板４３に分割する二次分割を行い、露出している上面電極層３２と側面電極層３５とのはんだ付け時の電極食われの防止およびはんだ付け時の信頼性の確保のため、必要により電気めっきによって、ニッケルめっき層（図示せず）を中間層とし、はんだめっき層（図示せず）を最外層として形成して、抵抗器を製造するものである。
【００３５】
以上のように構成され、かつ製造された本発明の実施の形態１における抵抗器を実装基板にはんだ付けをした。図５（ａ）の実装状態の断面図に示すように、保護層を形成した面を下側にして実装し、上面電極層（図示せず）と基板側面の抵抗層の部分との両方ではんだ付けされるが、側面電極層の形成されている面積が小さいため、わずかにフィレット４４が形成されるのみとなる。よって、図５（ｂ）の実装状態の上面図に示すように、部品面積４５と側面をはんだ付けするために必要となる面積４６とを合わせた面積が実装面積４７となる。０．６×０．３ｍｍサイズの角チップ抵抗器で、従来構造の製品と実装面積を比較すると、約２０％の縮小化を図ることができた。
【００３６】
よって、本発明の構成によれば、抵抗器の側面電極層の面積が小さいため、実装基板上ではんだ付けのフィレットを形成するための面積が小さくてすみ、実装面積を縮小化することができる。
【００３７】
また、側面電極層３５をスパッタにて形成することで、基板との密着強度が強く、また基板側面部における基板３１とはんだめっき層３７の境界線に直線性が得られ、外観上の品位が良好であるという効果も得られる。
【００３８】
なお、本発明の実施の形態１において側面電極層３５を形成しない方が、実装面積をさらに縮小化できることは容易に考えられる。しかしながら、現状の電子機器の製造工程においては、実装後のはんだ付け検査を画像認識により行っているのが実状であり、側面電極を形成しない場合、フィレットが全く形成されず、画像認識による自動検査ができなくなってしまうという不具合が生ずることになる。
【００３９】
また、本発明の実施の形態１において、はんだめっき層３７と保護層３４とを画一またははんだめっき層３７を高くすることにより、はんだめっき層３７と実装時のランドパターン４６との隙間を生じにくく実装品質をさらに向上させることができる。
【００４０】
さらに、本発明の実施の形態１での構成による上面電極層３２と、抵抗層３３と、保護層３４との組合せ以外でも、同様の効果が得られる。その組合せと特徴について（表１）にまとめる。
【００４１】
【表１】
【００４２】
（実施の形態２）
以下、本発明の実施の形態２における抵抗器およびその製造方法について、図面を参照しながら説明する。
【００４３】
図６は本発明の実施の形態２における抵抗器の断面図である。
【００４４】
図６において、５１は９６％アルミナを含有してなる基板である。５２は基板５１の上面の側部に設けられた金系の薄膜からなる一対の第１の上面電極層である。５３は上面電極層５２間に設けられたニッケル−クロム系またはクロム−シリコン系の薄膜からなる抵抗層である。５４は抵抗層５３の上面に設けられたエポキシ系樹脂からなる保護層である。５５は銀またはニッケル系の導電粉末に樹脂を含有してなる一対の第２の上面電極層である。５６は基板５１の側面に第１の上面電極層５２または第２の上面電極層５５と接続するように設けられた側面電極層である。５７，５８は必要に応じてはんだ付け時の信頼性等の確保のために設けられたニッケルめっき層、はんだめっき層で、これらのニッケルめっき層５７とはんだめっき層５８の稜線は丸みを有しており、また基板５１の側面のはんだめっき層５８の面積は、基板５１の側面の面積の半分以下である。
【００４５】
以上のように構成された本発明の実施の形態２における抵抗器について、以下にその製造方法を図面を参照しながら説明する。
【００４６】
図７（ａ）〜（ｃ）、図８（ａ）〜（ｃ）、図９（ａ）（ｂ）は本発明の実施の形態２における抵抗器の製造方法を示す工程図である。
【００４７】
まず、図７（ａ）に示すように、表面に後工程で短冊状および個片状に分割するために設けた複数の縦方向および横方向の分割溝５９，６０を有するとともに、耐熱性および絶縁性に優れた９６％アルミナを含有してなるシート状基板５１の上面の横方向の分割溝６０を跨ぐことなく、金等を主成分とする金属有機物等からなる電極ペーストをスクリーン印刷・乾燥した後、金属有機物等からなる電極ペーストの有機成分だけを飛ばし、金属成分だけを基板５１上に焼き付けるために、ベルト式連続焼成炉によって約８５０℃で、約４５分のプロファイルによって焼成し、薄膜からなる上面電極層５２を形成する。
【００４８】
次に、図７（ｂ）に示すように、上面電極層５２（本図では図示せず）を形成してなるシート状基板５１の上面全体にスパッタ工法によりニッケル−クロム、クロム−シリコン等を着膜し、全体抵抗体層６１を形成する。
【００４９】
次に、図７（ｃ）に示すように、全体抵抗体層６１をＬＳＩ等で一般的に行われているフォトリソ法により、所望の抵抗体パターンとした抵抗層５３を形成し、この抵抗層５３を安定な膜にするために、約３００〜４００℃の温度で熱処理を行う。
【００５０】
次に、図８（ａ）に示すように、抵抗層５３の抵抗値を所定の値に修正するために、ＹＡＧレーザーでトリミング溝６２を施してトリミングを行う。この時、抵抗値測定用のトリミングプローブは、上面電極層５２上にセットし、トリミングは、サーペンタインカット法（複数本のストレートカット）とすることにより、低い抵抗値から高い抵抗値まで自在に調整することができる。
【００５１】
次に、図８（ｂ）に示すように、抵抗値修正済みの抵抗層５３を保護するために、個々の抵抗層５３に対して個々の保護層印刷パターンを形成するように、エポキシ系の樹脂ペーストをスクリーン印刷した後、基板５１上に強固に接着させるために、ベルト式連続硬化炉によって約２００℃で、約３０分のプロファイルによって熱硬化して保護層５４を形成する。この際、横方向に並ぶ複数の抵抗層５３を縦方向の分割溝５９を跨ぎ連続して覆うように保護層印刷パターンを形成してもよい。
【００５２】
次に、同図に示すように、上面電極層５２を覆うように銀系またはニッケル系の導電粉体に樹脂を含有してなる導電ペーストをスクリーン印刷した後、基板５１上に強固に接着させるために、ベルト式連続硬化炉によって約２００℃で、約３０分のプロファイルによって熱硬化して第２の上面電極層５５を形成する。
【００５３】
次に、図８（ｃ）に示すように、横方向の分割溝（図示せず）を跨ぎ、上面電極層５２と電気的に接続するようにスパッタによりニッケル−クロム系の薄膜からなる側面電極層５６を形成する。この時、あらかじめ側面電極層を形成する部分以外にレジスト層を形成しておき、基板全体にスパッタによりニッケル−クロム層を形成後、リフトオフ法によりレジスト除去と同時に側面電極層以外のニッケル−クロム層を除去する。
【００５４】
次に、図９（ａ）に示すように、シート状基板５１の横方向の分割溝６０で分割して、短冊基板６３に一次分割をする。この時、短冊基板６３の長手方向の側面には、側面電極層５６が横方向の分割溝６０の深さまで形成された状態になっている。
【００５５】
最後に、図９（ｂ）に示すように、露出している第２の上面電極層５５と側面電極層５６にめっきを施すための準備工程として、短冊基板６３を個片状の基板６４に分割する二次分割を行い、露出している第２の上面電極層５５と側面電極層５６とのはんだ付け時の電極食われの防止およびはんだ付け時の信頼性の確保のため、必要により電気めっきによって、ニッケルめっき層（図示せず）を中間層とし、はんだめっき層（図示せず）を最外層として形成して、抵抗器を製造するものである。
【００５６】
以上のように構成され、かつ製造された本発明の実施の形態２における抵抗器を実装基板にはんだ付けをした場合の効果については、前述の実施の形態１と同じであるため、説明を省略する。
【００５７】
また、本発明の実施の形態２での構成による第１の上面電極層５２と、第２の上面電極層５５と、抵抗層５３と、保護層５４との組合せ以外でも、同様の効果が得られる。その組合せと特徴について（表２）にまとめる。
【００５８】
【表２】
【００５９】
【発明の効果】
以上のように本発明は、上面電極層と基板の上面の側部の一部に設けられた薄膜スパッタからなる側面電極層ではんだ付けされるため、はんだ付けのフィレットを形成するための面積を小さくすることができ、実装基板上のはんだ付け部を含む実装面積を低減することができる抵抗器の製造方法を提供できるものである。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における抵抗器の断面図
【図２】 同抵抗器の製造方法を示す工程図
【図３】 同製造方法を示す工程図
【図４】 同製造方法を示す工程図
【図５】 同抵抗器を実装した時の断面図および上面図
【図６】 本発明の実施の形態２における抵抗器の断面図
【図７】 同抵抗器の製造方法を示す工程図
【図８】 同製造方法を示す工程図
【図９】 同製造方法を示す工程図
【図１０】 従来の抵抗器の断面図
【図１１】 同抵抗器の製造方法を示す工程図
【図１２】 同製造方法を示す工程図
【図１３】 同製造方法を示す工程図
【図１４】 同抵抗器を実装した時の断面図および上面図
【符号の説明】
３１ 基板
３２ 上面電極層
３３ 抵抗層
３４ 保護層
３５ 側面電極層
３６ ニッケルめっき層
３７ はんだめっき層
【発明の属する技術分野】
本発明は、抵抗器の製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小形化に伴い、回路基板に使用される電子部品に対しても実装密度を上げるため、ますます小形化への要求が高まっている。抵抗器に対しても、実装基板上の実装面積を縮小化するため、小形かつ抵抗値許容差の高精度な抵抗器への要求が高まってきている。
【０００３】
以下、従来の抵抗器およびその製造方法について、図面を参照しながら説明する。
【０００４】
図１０は一般的な従来の抵抗器の断面図である。
【０００５】
図１０において、１は９６％アルミナを含有してなる基板である。２，３は基板１の上面または下面の側部に設けられた金等からなる一対の上面電極層または下面電極層である。４は基板１の上面に上面電極層２と電気的に接続するように設けられたニッケル−クロム等の薄膜からなる抵抗層である。５は抵抗層４の上面に設けられた熱硬化性の樹脂等からなる保護層で、基板１の上面の上面電極層２と隣り合う側部まで設けないものである。６は基板１の側面に少なくとも上面電極層２と下面電極層３と電気的に接続するように設けられた一対の側面電極層である。７は少なくとも側面電極層６を覆うように設けられたニッケルめっき層である。８は少なくともニッケルめっき層７を覆うように設けられたはんだめっき層である。
【０００６】
以上のように構成された従来の抵抗器について、以下にその製造方法を図面を参照しながら説明する。
【０００７】
図１１（ａ）〜（ｃ）、図１２（ａ）（ｂ）、図１３（ａ）〜（ｃ）は従来の抵抗器の製造方法を示す工程図である。
【０００８】
まず、図１１（ａ）に示すように、縦方向および横方向に分割溝１１，１２を有する９６％アルミナを含有してなるシート基板１３の横方向分割溝を跨ぐように複数対の上面電極層１４を形成する。
【０００９】
次に、図１１（ｂ）に示すように、上面電極層１４（本図では図示せず）を形成した基板１３全体にスパッタ工法等によりニッケル−クロム等からなる薄膜の全体抵抗体層１５を形成する。
【００１０】
次に、図１１（ｃ）に示すように、全体抵抗体層１５をＬＳＩ等で一般的に行われているフォトリソ法により、所望の抵抗体パターンとした抵抗層１６を形成し、この抵抗層１６を安定な膜にするために、約３００〜４００℃の温度で熱処理を行う。
【００１１】
次に、図１２（ａ）に示すように、抵抗層１６の抵抗値を所定の値に修正するためにレーザートリミング等によりトリミング溝１７を施して抵抗値修正を行う。
【００１２】
次に、図１２（ｂ）に示すように、抵抗値を修正した抵抗層１６を保護するために、熱硬化性の樹脂による保護膜１８を形成する。この時、保護膜１８は縦方向分割溝１１に接するまで設けないものである。
【００１３】
次に、シート基板１３の横方向分割溝１２を分割して、図１３（ａ）に示すように短冊基板１９に一次分割する。
【００１４】
次に、図１３（ｂ）に示すように、短冊基板１９の長手方向の側面に、上面電極層１４（本図では図示せず）および、または抵抗層１６と電気的に接続するようにスパッタ等により、側面電極層２０を形成する。
【００１５】
最後に、図１３（ｃ）に示すように、短冊基板１９を縦方向分割溝１１で二次分割して、個片状の基板２１として、必要に応じてはんだ付け時の信頼性の確保のため電極めっき層２２を形成して、従来の抵抗器を形成していた。
【００１６】
【発明が解決しようとする課題】
しかしながら、上記従来の構成および製造方法による抵抗器では、実装基板にはんだ付けをした場合、図１４（ａ）の実装状態の断面図に示すように側面電極層（図示せず）と下面電極層（図示せず）の双方ではんだ付けされ、フィレット２３が形成されるフィレット実装構造であり、図１４（ｂ）の実装状態の上面図に示すように部品面積２４に加えて側面をはんだ付けする面積２５が必要であり、これらを合わせた実装面積２６が必要となる。しかも、実装密度を向上するため、部品外形寸法が小さくなるほど、実装面積に対するはんだ付け面積の占める割合が大きくなり、電子機器を小形化するための実装密度を向上することに限界が生ずるという課題を有していた。
【００１７】
本発明は、上記従来の課題を解決するもので、実装基板に実装した際の実装面積に占めるはんだ付け面積を低減できる抵抗器の製造方法を提供することを目的とするものである。
【００１８】
【課題を解決するための手段】
上記目的を達成するために本発明は、分割溝を有するシート基板の上面に分割溝を跨ぐことなく一対の上面電極層を設ける工程と、前記上面電極層間を電気的に接続するように抵抗層を設ける工程と、少なくとも抵抗層の上面を覆うように保護層を設ける工程と、隣り合う前記上面電極層間の分割溝を跨ぎかつ前記上面電極層と電気的に接続するように一対の薄膜スパッタからなる側面電極層を設ける工程と、前記上面電極層を形成してなる前 記シート基板の分割溝で前記シート基板を短冊状基板に分割する工程と、前記短冊状基板を個片に分割する工程とを有するものである。
【００１９】
また、上記目的を達成するために本発明は、分割溝を有するシート基板の上面に分割溝を跨ぐことなく一対の第１の上面電極層を設ける工程と、前記上面電極層間を電気的に接続するように抵抗層を設ける工程と、少なくとも抵抗層の上面を覆うように保護層を設ける工程と、少なくとも前記第１の上面電極層の上面を覆うように第２の上面電極層を設ける工程と、隣り合う前記第１の上面電極層間または第２の上面電極層間の分割溝を跨ぎかつ前記第１の上面電極層または第２の上面電極層と電気的に接続するように一対の薄膜スパッタからなる側面電極層を設ける工程と、前記上面電極層を形成してなる前記シート基板の分割溝で前記シート基板を短冊状基板に分割する工程と、前記短冊状基板を個片に分割する工程とを有するものである。
【００２０】
【発明の実施の形態】
本発明の請求項１に記載の発明は、分割溝を有するシート基板の上面に分割溝を跨ぐことなく一対の上面電極層を設ける工程と、前記上面電極層間を電気的に接続するように抵抗層を設ける工程と、少なくとも抵抗層の上面を覆うように保護層を設ける工程と、隣り合う前記上面電極層間の分割溝を跨ぎかつ前記上面電極層と電気的に接続するように一対の薄膜スパッタからなる側面電極層を設ける工程と、前記上面電極層を形成してなる前記シート基板の分割溝で前記シート基板を短冊状基板に分割する工程と、前記短冊状基板を個片に分割する工程とからなるものである。
【００２１】
また、請求項２に記載の発明は、分割溝を有するシート基板の上面に分割溝を跨ぐことなく一対の第１の上面電極層を設ける工程と、前記上面電極層間を電気的に接続するように抵抗層を設ける工程と、少なくとも抵抗層の上面を覆うように保護層を設ける工程と、少なくとも前記第１の上面電極層の上面を覆うように第２の上面電極層を設ける工程と、隣り合う前記第１の上面電極層間または第２の上面電極層間の分割溝を跨ぎかつ前記第１の上面電極層または第２の上面電極層と電気的に接続するように一対の薄膜スパッタからなる側面電極層を設ける工程と、前記上面電極層を形成してなる前記シート基板の分割溝で前記シート基板を短冊状基板に分割する工程と、前記短冊状基板を個片に分割する工程とからなるものである。
【００２２】
（実施の形態１）
以下、本発明の実施の形態１における抵抗器およびその製造方法について、図面を参照しながら説明する。
【００２３】
図１は本発明の実施の形態１における抵抗器の断面図である。
【００２４】
図１において、３１は９６％アルミナを含有してなる基板である。３２は基板３１の上面の側部に設けられた金系の薄膜からなる一対の上面電極層である。３３は基板の上面に設けられたニッケル−クロム系またはクロム−シリコン系の薄膜からなる抵抗層である。
３４は抵抗層３３の上面に設けられたエポキシ系樹脂からなる保護層である。３５は基板３１の側面に設けられたニッケル系の薄膜からなる側面電極層である。３６，３７は必要に応じてはんだ付け時の信頼性等の確保のために設けられたニッケルめっき層、はんだめっき層で、これらのニッケルめっき層３６とはんだめっき層３７の稜線は丸みを有しており、また基板３１の側面のはんだめっき層３７の面積は、基板３１の側面の面積の半分以下である。
【００２５】
以上のように構成された本発明の実施の形態１における抵抗器について、以下にその製造方法を図面を参照しながら説明する。
【００２６】
図２（ａ）〜（ｃ）、図３（ａ）（ｂ）、図４（ａ）〜（ｃ）は本発明の実施の形態１における抵抗器の製造方法を示す工程図である。
【００２７】
まず、図２（ａ）に示すように、表面に後工程で短冊状および個片状に分割するために設けた複数の縦方向および横方向の分割溝３８，３９を有するとともに、耐熱性および絶縁性に優れた９６％アルミナを含有してなるシート状基板３１の上面の横方向の分割溝３９を跨ぐことなく、金等を主成分とする金属有機物等からなる電極ペーストをスクリーン印刷・乾燥した後、金属有機物等からなる電極ペーストの有機成分だけを飛ばし、金属成分だけを基板３１上に焼き付けるために、ベルト式連続焼成炉によって約８５０℃で、約４５分のプロファイルによって焼成し、薄膜からなる上面電極層３２を形成する。
【００２８】
次に、図２（ｂ）に示すように、上面電極層３２（本図では図示せず）を形成してなるシート状基板３１の上面全体にスパッタ工法によりニッケル−クロム、クロム−シリコン等を着膜し、全体抵抗体層４０を形成する。
【００２９】
次に、図２（ｃ）に示すように、全体抵抗体層４０をＬＳＩ等で一般的に行われているフォトリソ法により、所望の抵抗体パターンとした抵抗層３３を形成し、この抵抗層３３を安定な膜にするために、約３００〜４００℃の温度で熱処理を行う。
【００３０】
次に、図３（ａ）に示すように、抵抗層３３の抵抗値を所定の値に修正するために、ＹＡＧレーザーでトリミング溝４１を施してトリミングを行う。この時、抵抗値測定用のトリミングプローブは、上面電極層３２上にセットし、トリミングは、サーペンタインカット法（複数本のストレートカット）とすることにより、低い抵抗値から高い抵抗値まで自在に調整することができる。
【００３１】
次に、図３（ｂ）に示すように、抵抗値修正済みの抵抗層３３を保護するために、個々の抵抗層に対して個々の保護層印刷パターンを形成するように、エポキシ系の樹脂ペーストをスクリーン印刷した後、基板３１上に強固に接着させるために、ベルト式連続硬化炉によって約２００℃で、約３０分のプロファイルによって熱硬化して保護層３４を形成する。この際、横方向に並ぶ複数の抵抗層３３を縦方向の分割溝３８を跨ぎ連続して覆うように保護層印刷パターンを形成してもよい。
【００３２】
次に、同図に示すように、横方向の分割溝３９を跨ぎ、上面電極層３２と電気的に接続するようにスパッタによりニッケル−クロム系の薄膜からなる側面電極層３５を形成する。この時、あらかじめ側面電極層を形成する部分以外にレジスト層を形成しておき、基板全体にスパッタによりニッケル−クロム層を形成後、リフトオフ法によりレジスト除去と同時に側面電極層以外のニッケル−クロム層を除去する。
【００３３】
次に、図４（ａ）に示すように、シート状基板３１の横方向の分割溝３９で分割して、短冊基板４２に一次分割をする。この時、短冊基板４２の長手方向の側面には、側面電極層３５が横方向の分割溝３９の深さまで形成された状態になっている。
【００３４】
最後に、図４（ｂ）に示すように、露出している上面電極層３２と側面電極層３５にめっきを施すための準備工程として、短冊基板４２を個片状の基板４３に分割する二次分割を行い、露出している上面電極層３２と側面電極層３５とのはんだ付け時の電極食われの防止およびはんだ付け時の信頼性の確保のため、必要により電気めっきによって、ニッケルめっき層（図示せず）を中間層とし、はんだめっき層（図示せず）を最外層として形成して、抵抗器を製造するものである。
【００３５】
以上のように構成され、かつ製造された本発明の実施の形態１における抵抗器を実装基板にはんだ付けをした。図５（ａ）の実装状態の断面図に示すように、保護層を形成した面を下側にして実装し、上面電極層（図示せず）と基板側面の抵抗層の部分との両方ではんだ付けされるが、側面電極層の形成されている面積が小さいため、わずかにフィレット４４が形成されるのみとなる。よって、図５（ｂ）の実装状態の上面図に示すように、部品面積４５と側面をはんだ付けするために必要となる面積４６とを合わせた面積が実装面積４７となる。０．６×０．３ｍｍサイズの角チップ抵抗器で、従来構造の製品と実装面積を比較すると、約２０％の縮小化を図ることができた。
【００３６】
よって、本発明の構成によれば、抵抗器の側面電極層の面積が小さいため、実装基板上ではんだ付けのフィレットを形成するための面積が小さくてすみ、実装面積を縮小化することができる。
【００３７】
また、側面電極層３５をスパッタにて形成することで、基板との密着強度が強く、また基板側面部における基板３１とはんだめっき層３７の境界線に直線性が得られ、外観上の品位が良好であるという効果も得られる。
【００３８】
なお、本発明の実施の形態１において側面電極層３５を形成しない方が、実装面積をさらに縮小化できることは容易に考えられる。しかしながら、現状の電子機器の製造工程においては、実装後のはんだ付け検査を画像認識により行っているのが実状であり、側面電極を形成しない場合、フィレットが全く形成されず、画像認識による自動検査ができなくなってしまうという不具合が生ずることになる。
【００３９】
また、本発明の実施の形態１において、はんだめっき層３７と保護層３４とを画一またははんだめっき層３７を高くすることにより、はんだめっき層３７と実装時のランドパターン４６との隙間を生じにくく実装品質をさらに向上させることができる。
【００４０】
さらに、本発明の実施の形態１での構成による上面電極層３２と、抵抗層３３と、保護層３４との組合せ以外でも、同様の効果が得られる。その組合せと特徴について（表１）にまとめる。
【００４１】
【表１】
（実施の形態２）
以下、本発明の実施の形態２における抵抗器およびその製造方法について、図面を参照しながら説明する。
【００４３】
図６は本発明の実施の形態２における抵抗器の断面図である。
【００４４】
図６において、５１は９６％アルミナを含有してなる基板である。５２は基板５１の上面の側部に設けられた金系の薄膜からなる一対の第１の上面電極層である。５３は上面電極層５２間に設けられたニッケル−クロム系またはクロム−シリコン系の薄膜からなる抵抗層である。５４は抵抗層５３の上面に設けられたエポキシ系樹脂からなる保護層である。５５は銀またはニッケル系の導電粉末に樹脂を含有してなる一対の第２の上面電極層である。５６は基板５１の側面に第１の上面電極層５２または第２の上面電極層５５と接続するように設けられた側面電極層である。５７，５８は必要に応じてはんだ付け時の信頼性等の確保のために設けられたニッケルめっき層、はんだめっき層で、これらのニッケルめっき層５７とはんだめっき層５８の稜線は丸みを有しており、また基板５１の側面のはんだめっき層５８の面積は、基板５１の側面の面積の半分以下である。
【００４５】
以上のように構成された本発明の実施の形態２における抵抗器について、以下にその製造方法を図面を参照しながら説明する。
【００４６】
図７（ａ）〜（ｃ）、図８（ａ）〜（ｃ）、図９（ａ）（ｂ）は本発明の実施の形態２における抵抗器の製造方法を示す工程図である。
【００４７】
まず、図７（ａ）に示すように、表面に後工程で短冊状および個片状に分割するために設けた複数の縦方向および横方向の分割溝５９，６０を有するとともに、耐熱性および絶縁性に優れた９６％アルミナを含有してなるシート状基板５１の上面の横方向の分割溝６０を跨ぐことなく、金等を主成分とする金属有機物等からなる電極ペーストをスクリーン印刷・乾燥した後、金属有機物等からなる電極ペーストの有機成分だけを飛ばし、金属成分だけを基板５１上に焼き付けるために、ベルト式連続焼成炉によって約８５０℃で、約４５分のプロファイルによって焼成し、薄膜からなる上面電極層５２を形成する。
【００４８】
次に、図７（ｂ）に示すように、上面電極層５２（本図では図示せず）を形成してなるシート状基板５１の上面全体にスパッタ工法によりニッケル−クロム、クロム−シリコン等を着膜し、全体抵抗体層６１を形成する。
【００４９】
次に、図７（ｃ）に示すように、全体抵抗体層６１をＬＳＩ等で一般的に行われているフォトリソ法により、所望の抵抗体パターンとした抵抗層５３を形成し、この抵抗層５３を安定な膜にするために、約３００〜４００℃の温度で熱処理を行う。
【００５０】
次に、図８（ａ）に示すように、抵抗層５３の抵抗値を所定の値に修正するために、ＹＡＧレーザーでトリミング溝６２を施してトリミングを行う。この時、抵抗値測定用のトリミングプローブは、上面電極層５２上にセットし、トリミングは、サーペンタインカット法（複数本のストレートカット）とすることにより、低い抵抗値から高い抵抗値まで自在に調整することができる。
【００５１】
次に、図８（ｂ）に示すように、抵抗値修正済みの抵抗層５３を保護するために、個々の抵抗層５３に対して個々の保護層印刷パターンを形成するように、エポキシ系の樹脂ペーストをスクリーン印刷した後、基板５１上に強固に接着させるために、ベルト式連続硬化炉によって約２００℃で、約３０分のプロファイルによって熱硬化して保護層５４を形成する。この際、横方向に並ぶ複数の抵抗層５３を縦方向の分割溝５９を跨ぎ連続して覆うように保護層印刷パターンを形成してもよい。
【００５２】
次に、同図に示すように、上面電極層５２を覆うように銀系またはニッケル系の導電粉体に樹脂を含有してなる導電ペーストをスクリーン印刷した後、基板５１上に強固に接着させるために、ベルト式連続硬化炉によって約２００℃で、約３０分のプロファイルによって熱硬化して第２の上面電極層５５を形成する。
【００５３】
次に、図８（ｃ）に示すように、横方向の分割溝（図示せず）を跨ぎ、上面電極層５２と電気的に接続するようにスパッタによりニッケル−クロム系の薄膜からなる側面電極層５６を形成する。この時、あらかじめ側面電極層を形成する部分以外にレジスト層を形成しておき、基板全体にスパッタによりニッケル−クロム層を形成後、リフトオフ法によりレジスト除去と同時に側面電極層以外のニッケル−クロム層を除去する。
【００５４】
次に、図９（ａ）に示すように、シート状基板５１の横方向の分割溝６０で分割して、短冊基板６３に一次分割をする。この時、短冊基板６３の長手方向の側面には、側面電極層５６が横方向の分割溝６０の深さまで形成された状態になっている。
【００５５】
最後に、図９（ｂ）に示すように、露出している第２の上面電極層５５と側面電極層５６にめっきを施すための準備工程として、短冊基板６３を個片状の基板６４に分割する二次分割を行い、露出している第２の上面電極層５５と側面電極層５６とのはんだ付け時の電極食われの防止およびはんだ付け時の信頼性の確保のため、必要により電気めっきによって、ニッケルめっき層（図示せず）を中間層とし、はんだめっき層（図示せず）を最外層として形成して、抵抗器を製造するものである。
【００５６】
以上のように構成され、かつ製造された本発明の実施の形態２における抵抗器を実装基板にはんだ付けをした場合の効果については、前述の実施の形態１と同じであるため、説明を省略する。
【００５７】
また、本発明の実施の形態２での構成による第１の上面電極層５２と、第２の上面電極層５５と、抵抗層５３と、保護層５４との組合せ以外でも、同様の効果が得られる。その組合せと特徴について（表２）にまとめる。
【００５８】
【表２】
【発明の効果】
以上のように本発明は、上面電極層と基板の上面の側部の一部に設けられた薄膜スパッタからなる側面電極層ではんだ付けされるため、はんだ付けのフィレットを形成するための面積を小さくすることができ、実装基板上のはんだ付け部を含む実装面積を低減することができる抵抗器の製造方法を提供できるものである。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における抵抗器の断面図
【図２】 同抵抗器の製造方法を示す工程図
【図３】 同製造方法を示す工程図
【図４】 同製造方法を示す工程図
【図５】 同抵抗器を実装した時の断面図および上面図
【図６】 本発明の実施の形態２における抵抗器の断面図
【図７】 同抵抗器の製造方法を示す工程図
【図８】 同製造方法を示す工程図
【図９】 同製造方法を示す工程図
【図１０】 従来の抵抗器の断面図
【図１１】 同抵抗器の製造方法を示す工程図
【図１２】 同製造方法を示す工程図
【図１３】 同製造方法を示す工程図
【図１４】 同抵抗器を実装した時の断面図および上面図
【符号の説明】
３１ 基板
３２ 上面電極層
３３ 抵抗層
３４ 保護層
３５ 側面電極層
３６ ニッケルめっき層
３７ はんだめっき層
Claims (2)
- 分割溝を有するシート基板の上面に分割溝を跨ぐことなく一対の上面電極層を設ける工程と、前記上面電極層間を電気的に接続するように抵抗層を設ける工程と、少なくとも抵抗層の上面を覆うように保護層を設ける工程と、隣り合う前記上面電極層間の分割溝を跨ぎかつ前記上面電極層と電気的に接続するように一対の薄膜スパッタからなる側面電極層を設ける工程と、前記上面電極層を形成してなる前記シート基板の分割溝で前記シート基板を短冊状基板に分割する工程と、前記短冊状基板を個片に分割する工程とからなる抵抗器の製造方法。
- 分割溝を有するシート基板の上面に分割溝を跨ぐことなく一対の第１の上面電極層を設ける工程と、前記上面電極層間を電気的に接続するように抵抗層を設ける工程と、少なくとも抵抗層の上面を覆うように保護層を設ける工程と、少なくとも前記第１の上面電極層の上面を覆うように第２の上面電極層を設ける工程と、隣り合う前記第１の上面電極層間または第２の上面電極層間の分割溝を跨ぎかつ前記第１の上面電極層または第２の上面電極層と電気的に接続するように一対の薄膜スパッタからなる側面電極層を設ける工程と、前記上面電極層を形成してなる前記シート基板の分割溝で前記シート基板を短冊状基板に分割する工程と、前記短冊状基板を個片に分割する工程とからなる抵抗器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12924797A JP3767084B2 (ja) | 1997-05-20 | 1997-05-20 | 抵抗器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12924797A JP3767084B2 (ja) | 1997-05-20 | 1997-05-20 | 抵抗器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10321402A JPH10321402A (ja) | 1998-12-04 |
| JP3767084B2 true JP3767084B2 (ja) | 2006-04-19 |
Family
ID=15004852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12924797A Expired - Fee Related JP3767084B2 (ja) | 1997-05-20 | 1997-05-20 | 抵抗器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3767084B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102127807B1 (ko) | 2018-09-17 | 2020-06-29 | 삼성전기주식회사 | 전자 부품 및 이의 제작 방법 |
-
1997
- 1997-05-20 JP JP12924797A patent/JP3767084B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10321402A (ja) | 1998-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6636143B1 (en) | Resistor and method of manufacturing the same | |
| WO2007034759A1 (ja) | チップ抵抗器 | |
| JP2018032670A (ja) | チップ部品、チップ部品の実装構造、チップ抵抗器の製造方法 | |
| JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP3767084B2 (ja) | 抵抗器の製造方法 | |
| JPH11204315A (ja) | 抵抗器の製造方法 | |
| JP3567144B2 (ja) | チップ形抵抗器およびその製造方法 | |
| JPH08213221A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP3134067B2 (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
| JP3111823B2 (ja) | 回路検査端子付き角形チップ抵抗器 | |
| WO2021075222A1 (ja) | チップ部品およびチップ部品の製造方法 | |
| JP4081873B2 (ja) | 抵抗器およびその製造方法 | |
| WO2021075221A1 (ja) | チップ部品 | |
| JP2000340413A5 (ja) | ||
| JP2000138102A (ja) | 抵抗器およびその製造方法 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JPH10321404A (ja) | 抵抗器およびその製造方法 | |
| JP3651179B2 (ja) | 抵抗器の製造方法 | |
| JPH10321401A (ja) | 抵抗器およびその製造方法 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JP4457420B2 (ja) | チップ抵抗器の製造方法 | |
| JP2000340413A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP3353037B2 (ja) | チップ抵抗器 | |
| JPH1126203A (ja) | 抵抗器およびその製造方法 | |
| JP2000299213A (ja) | 多連チップ抵抗器およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040114 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |