JP3311810B2 - 半導体不揮発性記憶装置の製造方法 - Google Patents
半導体不揮発性記憶装置の製造方法Info
- Publication number
- JP3311810B2 JP3311810B2 JP09059693A JP9059693A JP3311810B2 JP 3311810 B2 JP3311810 B2 JP 3311810B2 JP 09059693 A JP09059693 A JP 09059693A JP 9059693 A JP9059693 A JP 9059693A JP 3311810 B2 JP3311810 B2 JP 3311810B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- memory
- film
- forming
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 37
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 37
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 230000000903 blocking effect Effects 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 238000005121 nitriding Methods 0.000 claims description 4
- 239000007772 electrode material Substances 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims 1
- 238000003860 storage Methods 0.000 claims 1
- 239000011347 resin Substances 0.000 description 15
- 229920005989 resin Polymers 0.000 description 15
- 238000005530 etching Methods 0.000 description 12
- 229910021529 ammonia Inorganic materials 0.000 description 9
- 239000007789 gas Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000010494 dissociation reaction Methods 0.000 description 2
- 230000005593 dissociations Effects 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- UNRFQJSWBQGLDR-UHFFFAOYSA-N methane trihydrofluoride Chemical compound C.F.F.F UNRFQJSWBQGLDR-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- -1 silicon ions Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体不揮発性記憶装置
の構造とその製造方法とに関し、とくにフィールド領域
の不安定性によるメモリ素子間のリーク電流の低減に関
するものである。
の構造とその製造方法とに関し、とくにフィールド領域
の不安定性によるメモリ素子間のリーク電流の低減に関
するものである。
【０００２】
【従来の技術】従来例における不揮発性記憶素子の構造
を、図５の断面図を用いて説明する。図５は、メモリト
ランジスタのチャネル幅方向の断面図を示したものであ
る。従来例における半導体不揮発性記憶装置を構成する
メモリトランジスタは、メモリ酸化膜とシリコン窒化膜
とトップ酸化膜とメモリゲート電極とからなるメモリ素
子領域と、フィールド酸化膜とメモリ酸化膜とシリコン
窒化膜とトップ酸化膜とメモリゲート電極とからなるフ
ィールド領域とによって構成されている。
を、図５の断面図を用いて説明する。図５は、メモリト
ランジスタのチャネル幅方向の断面図を示したものであ
る。従来例における半導体不揮発性記憶装置を構成する
メモリトランジスタは、メモリ酸化膜とシリコン窒化膜
とトップ酸化膜とメモリゲート電極とからなるメモリ素
子領域と、フィールド酸化膜とメモリ酸化膜とシリコン
窒化膜とトップ酸化膜とメモリゲート電極とからなるフ
ィールド領域とによって構成されている。
【０００３】従来例における不揮発性記憶素子の製造工
程を図４と図５の断面図を用いて説明する。図４と図５
は、メモリトランジスタの製造工程のチャネル幅方向の
断面図を示したものである。
程を図４と図５の断面図を用いて説明する。図４と図５
は、メモリトランジスタの製造工程のチャネル幅方向の
断面図を示したものである。
【０００４】まず図４に示すように、第１の導電型を有
する半導体基板８に選択酸化法を用いて、メモリ素子領
域１２の周囲のフィールド領域１１に、厚い膜厚を有す
るフィールド酸化膜７を形成する。
する半導体基板８に選択酸化法を用いて、メモリ素子領
域１２の周囲のフィールド領域１１に、厚い膜厚を有す
るフィールド酸化膜７を形成する。
【０００５】その後、全面に犠牲酸化膜１と遮断シリコ
ン窒化膜２とを形成し、ホトエッチング技術により、メ
モリゲート電極を形成する領域、すなわち図４において
は、全域の遮断シリコン窒化膜２と犠牲酸化膜１とを除
去する。これにより、メモリゲート電極を形成しない領
域には、犠牲酸化膜と遮断シリコン窒化膜とが残存す
る。
ン窒化膜２とを形成し、ホトエッチング技術により、メ
モリゲート電極を形成する領域、すなわち図４において
は、全域の遮断シリコン窒化膜２と犠牲酸化膜１とを除
去する。これにより、メモリゲート電極を形成しない領
域には、犠牲酸化膜と遮断シリコン窒化膜とが残存す
る。
【０００６】その後、図５に示すように全面にメモリ酸
化膜４となる二酸化シリコン膜を形成し、アンモニアガ
スを含む雰囲気中で、このメモリ酸化膜４を熱窒化処理
し、窒化酸化膜とする。この窒化酸化膜としたメモリ酸
化膜４上に、シリコン窒化膜５とトップ酸化膜６とを形
成し、さらにメモリゲート電極２１となる多結晶シリコ
ン膜を形成する。その後、この多結晶シリコン膜とトッ
プ酸化膜６とシリコン窒化膜５とメモリ酸化膜４とを、
ホトエッチング技術を用いエッチングしメモリゲート電
極２１を形成する。
化膜４となる二酸化シリコン膜を形成し、アンモニアガ
スを含む雰囲気中で、このメモリ酸化膜４を熱窒化処理
し、窒化酸化膜とする。この窒化酸化膜としたメモリ酸
化膜４上に、シリコン窒化膜５とトップ酸化膜６とを形
成し、さらにメモリゲート電極２１となる多結晶シリコ
ン膜を形成する。その後、この多結晶シリコン膜とトッ
プ酸化膜６とシリコン窒化膜５とメモリ酸化膜４とを、
ホトエッチング技術を用いエッチングしメモリゲート電
極２１を形成する。
【０００７】その後、図示しないが、メモリゲート電極
の整合した領域の半導体基板８に、第２の導電型のソー
ス領域およびドレイン領域を形成し、不揮発性記憶素子
を形成する。
の整合した領域の半導体基板８に、第２の導電型のソー
ス領域およびドレイン領域を形成し、不揮発性記憶素子
を形成する。
【０００８】
【発明が解決しようとする課題】前述した従来方法によ
り製造した不揮発性記憶素子のメモリトランジスタにお
いては、メモリ酸化膜４を形成し、このメモリ酸化膜４
をアンモニアを含む雰囲気で熱窒化する工程において、
フィールド領域１１はフィールド酸化膜７のみで構成さ
れている。
り製造した不揮発性記憶素子のメモリトランジスタにお
いては、メモリ酸化膜４を形成し、このメモリ酸化膜４
をアンモニアを含む雰囲気で熱窒化する工程において、
フィールド領域１１はフィールド酸化膜７のみで構成さ
れている。
【０００９】このため、メモリ酸化膜４とフィールド酸
化膜７とは、 ３ＳｉＯ2 ＋４ＮＨ3 → Ｓｉ3 Ｎ4 ＋６Ｈ2 Ｏ なる反応が生じる。一方、アンモニアの分解による水素
の働きで酸化膜の解離が進み、未結合シリコンイオンが
発生し、フィールド酸化膜７中に正の絶縁膜電荷が増加
する。
化膜７とは、 ３ＳｉＯ2 ＋４ＮＨ3 → Ｓｉ3 Ｎ4 ＋６Ｈ2 Ｏ なる反応が生じる。一方、アンモニアの分解による水素
の働きで酸化膜の解離が進み、未結合シリコンイオンが
発生し、フィールド酸化膜７中に正の絶縁膜電荷が増加
する。
【００１０】このため、メモリ素子をＮチャネルで形成
する場合に、メモリ素子間を分離するフィールド酸化膜
７による寄生ＭＯＳトランジスタのしきい値電圧が、正
の絶縁膜電荷により低下し、メモリ素子間でリーク電流
が発生して、データ不良となる問題点が生じる。
する場合に、メモリ素子間を分離するフィールド酸化膜
７による寄生ＭＯＳトランジスタのしきい値電圧が、正
の絶縁膜電荷により低下し、メモリ素子間でリーク電流
が発生して、データ不良となる問題点が生じる。
【００１１】本発明の目的は、上記課題を解決するため
に、フィールド領域の寄生ＭＯＳトランジスタのしきい
値電圧低下による、メモリ素子間リーク電流を減少させ
て、メモリ特性における読み出しを安定に行えることが
できる不揮発性記憶素子と、その製造方法を提供するこ
とである。
に、フィールド領域の寄生ＭＯＳトランジスタのしきい
値電圧低下による、メモリ素子間リーク電流を減少させ
て、メモリ特性における読み出しを安定に行えることが
できる不揮発性記憶素子と、その製造方法を提供するこ
とである。
【００１２】
【課題を解決するための手段】上記目的を達成するため
本発明においては、下記記載の半導体不揮発性記憶装置
と、その製造方法とを採用する。
本発明においては、下記記載の半導体不揮発性記憶装置
と、その製造方法とを採用する。
【００１３】本発明の半導体不揮発性記憶装置は、半導
体不揮発性記憶装置を構成するメモリトランジスタが、
メモリ酸化膜とシリコン窒化膜とトップ酸化膜とメモリ
ゲート電極とからなるメモリ素子領域と、フィールド酸
化膜とメモリゲート電極とからなるフィールド領域とに
よって構成する。
体不揮発性記憶装置を構成するメモリトランジスタが、
メモリ酸化膜とシリコン窒化膜とトップ酸化膜とメモリ
ゲート電極とからなるメモリ素子領域と、フィールド酸
化膜とメモリゲート電極とからなるフィールド領域とに
よって構成する。
【００１４】本発明の半導体不揮発性記憶装置の製造方
法は、第１導電型の半導体基板の素子領域の周囲のフィ
ールド領域にフィールド酸化膜を形成し、犠牲酸化膜と
遮断シリコン窒化膜とを形成する工程と、ホトエッチン
グ技術によりメモリ素子領域の犠牲酸化膜と遮断シリコ
ン窒化膜とを除去する工程と、メモリ酸化膜を形成する
工程と、メモリ酸化膜をアンモニアガスを含む雰囲気中
で熱窒化する工程と、シリコン窒化膜とトップ酸化膜と
を形成する工程と、ホトエッチング技術によりフィール
ド領域のトップ酸化膜とシリコン窒化膜とメモリ酸化膜
と遮断シリコン窒化膜を除去し、フィールド酸化膜を露
出させる工程と、全面に多結晶シリコンなどのメモリゲ
ート電極材料を形成する工程と、ホトエッチング技術に
よりメモリゲート電極を形成する工程と、メモリゲート
電極との整合した領域の素子領域に高濃度不純物層を形
成する工程と、二酸化シリコン膜を主体とする多層配線
用絶縁膜を形成する工程と、ホトエッチング技術により
多層配線用絶縁膜にコンタクト窓を形成する工程と、配
線金属を形成する工程とを有する。
法は、第１導電型の半導体基板の素子領域の周囲のフィ
ールド領域にフィールド酸化膜を形成し、犠牲酸化膜と
遮断シリコン窒化膜とを形成する工程と、ホトエッチン
グ技術によりメモリ素子領域の犠牲酸化膜と遮断シリコ
ン窒化膜とを除去する工程と、メモリ酸化膜を形成する
工程と、メモリ酸化膜をアンモニアガスを含む雰囲気中
で熱窒化する工程と、シリコン窒化膜とトップ酸化膜と
を形成する工程と、ホトエッチング技術によりフィール
ド領域のトップ酸化膜とシリコン窒化膜とメモリ酸化膜
と遮断シリコン窒化膜を除去し、フィールド酸化膜を露
出させる工程と、全面に多結晶シリコンなどのメモリゲ
ート電極材料を形成する工程と、ホトエッチング技術に
よりメモリゲート電極を形成する工程と、メモリゲート
電極との整合した領域の素子領域に高濃度不純物層を形
成する工程と、二酸化シリコン膜を主体とする多層配線
用絶縁膜を形成する工程と、ホトエッチング技術により
多層配線用絶縁膜にコンタクト窓を形成する工程と、配
線金属を形成する工程とを有する。
【００１５】
【実施例】以下図面を用いて本発明の実施例を説明す
る。まず、図３の断面図を用いて本発明における半導体
不揮発性記憶装置の構造を説明する。図３は、メモリト
ランジスタのチャネル幅方向の断面図を示したものであ
る。
る。まず、図３の断面図を用いて本発明における半導体
不揮発性記憶装置の構造を説明する。図３は、メモリト
ランジスタのチャネル幅方向の断面図を示したものであ
る。
【００１６】図３に示すように、半導体不揮発性記憶装
置は、半導体不揮発性記憶装置を構成するメモリトラン
ジスタが、メモリ酸化膜４とシリコン窒化膜５とトップ
酸化膜６とメモリゲート電極２１とからなるメモリ素子
領域１２と、フィールド酸化膜７とメモリゲート電極２
１とからなるフィールド領域１１とからなる構造とす
る。すなわち、メモリ素子領域１２にのみメモリ酸化膜
４とシリコン窒化膜５とトップ酸化膜６とを形成する。
置は、半導体不揮発性記憶装置を構成するメモリトラン
ジスタが、メモリ酸化膜４とシリコン窒化膜５とトップ
酸化膜６とメモリゲート電極２１とからなるメモリ素子
領域１２と、フィールド酸化膜７とメモリゲート電極２
１とからなるフィールド領域１１とからなる構造とす
る。すなわち、メモリ素子領域１２にのみメモリ酸化膜
４とシリコン窒化膜５とトップ酸化膜６とを形成する。
【００１７】次に、この図３を用いて説明した本発明の
半導体不揮発性記憶装置の構造を形成するための製造方
法を説明する。図１から図３は、本発明の不揮発性記憶
素子の構造を製造するための製造方法を工程順に示すメ
モリトランジスタのチャネル幅方向の断面図である。
半導体不揮発性記憶装置の構造を形成するための製造方
法を説明する。図１から図３は、本発明の不揮発性記憶
素子の構造を製造するための製造方法を工程順に示すメ
モリトランジスタのチャネル幅方向の断面図である。
【００１８】まず、図１に示すように、導電型がＰ型の
半導体基板８のメモリ素子領域１２に、シリコン窒化膜
などの耐酸化膜をマスクにして酸化する、いわゆる選択
酸化処理によりフィールド酸化膜７を７００ｎｍの厚さ
で形成する。その後、耐酸化膜を除去する。
半導体基板８のメモリ素子領域１２に、シリコン窒化膜
などの耐酸化膜をマスクにして酸化する、いわゆる選択
酸化処理によりフィールド酸化膜７を７００ｎｍの厚さ
で形成する。その後、耐酸化膜を除去する。
【００１９】次に、メモリ素子領域１２の半導体基板８
の表面を安定にするために、酸素と窒素との混合気体中
で酸化処理を行い、厚さ５０ｎｍ程度の二酸化シリコン
からなる犠牲酸化膜１を全面に形成する。
の表面を安定にするために、酸素と窒素との混合気体中
で酸化処理を行い、厚さ５０ｎｍ程度の二酸化シリコン
からなる犠牲酸化膜１を全面に形成する。
【００２０】次に、ジクロルシラン（ＳｉＨ2 Ｃｌ2 ）
とアンモニア（ＮＨ3 ）とを反応ガスとして用いる化学
気相成長法により膜厚が１０ｎｍのシリコン窒化膜から
なる遮断シリコン窒化膜２を形成する。この遮断シリコ
ン窒化膜２は、後工程のアンモニアを含む雰囲気での熱
窒化処理時のアンモニアおよび熱分解により発生する水
素のフィールド酸化膜７への拡散を防止することを目的
として設けている。
とアンモニア（ＮＨ3 ）とを反応ガスとして用いる化学
気相成長法により膜厚が１０ｎｍのシリコン窒化膜から
なる遮断シリコン窒化膜２を形成する。この遮断シリコ
ン窒化膜２は、後工程のアンモニアを含む雰囲気での熱
窒化処理時のアンモニアおよび熱分解により発生する水
素のフィールド酸化膜７への拡散を防止することを目的
として設けている。
【００２１】次に、全面に感光材料である感光性樹脂１
３を回転塗布法により形成し、所定のホトマスクを用い
て露光、および現像処理を行いメモリ素子領域１２の感
光性樹脂１３に開口を形成する。
３を回転塗布法により形成し、所定のホトマスクを用い
て露光、および現像処理を行いメモリ素子領域１２の感
光性樹脂１３に開口を形成する。
【００２２】その後、この感光性樹脂１３をマスクとし
て、反応イオンエッチング装置を用いて、エッチングガ
スとして六フッ化硫黄（ＳＦ6 ）とヘリウム（Ｈｅ）と
三フッ化メタン（ＣＨＦ3 ）との混合ガスを用いて、遮
断シリコン窒化膜２をメモリ素子領域１２上から除去す
る。さらに、犠牲酸化膜１をフッ酸緩衝液を用いエッチ
ングして、メモリ素子領域１２の犠牲酸化膜１を除去す
る。その後、エッチングマスクとして用いた感光性樹脂
１３を除去する。
て、反応イオンエッチング装置を用いて、エッチングガ
スとして六フッ化硫黄（ＳＦ6 ）とヘリウム（Ｈｅ）と
三フッ化メタン（ＣＨＦ3 ）との混合ガスを用いて、遮
断シリコン窒化膜２をメモリ素子領域１２上から除去す
る。さらに、犠牲酸化膜１をフッ酸緩衝液を用いエッチ
ングして、メモリ素子領域１２の犠牲酸化膜１を除去す
る。その後、エッチングマスクとして用いた感光性樹脂
１３を除去する。
【００２３】次に、図２に示すように酸素と窒素との混
合気体中で酸化処理を行い、２ｎｍ程度の厚さを有する
二酸化シリコン膜からなるメモリ酸化膜４を形成する。
このメモリ酸化膜４を、たとえばアンモニア雰囲気中
で、処理温度１０００℃で３０分処理することによりメ
モリ酸化膜２を窒化酸化膜にする。このように、メモリ
酸化膜２を窒化酸化膜にすることにより、半導体不揮発
性記憶装置のデータ書き込み速度を高速化することが可
能である。
合気体中で酸化処理を行い、２ｎｍ程度の厚さを有する
二酸化シリコン膜からなるメモリ酸化膜４を形成する。
このメモリ酸化膜４を、たとえばアンモニア雰囲気中
で、処理温度１０００℃で３０分処理することによりメ
モリ酸化膜２を窒化酸化膜にする。このように、メモリ
酸化膜２を窒化酸化膜にすることにより、半導体不揮発
性記憶装置のデータ書き込み速度を高速化することが可
能である。
【００２４】次に、このメモリ酸化膜２上を含む全面に
化学気相成長法によって、シリコン窒化膜５を１１ｎｍ
程度の厚さで形成する。
化学気相成長法によって、シリコン窒化膜５を１１ｎｍ
程度の厚さで形成する。
【００２５】その後、酸化処理を行って窒化シリコン膜
５上に酸化シリコン膜からなるトップ酸化膜６を膜厚５
ｎｍ形成する。このトップ酸化膜６をシリコン窒化膜５
上に形成することにより、シリコン窒化膜５の膜厚は減
少し、当初の膜厚１１ｎｍから８ｎｍになる。
５上に酸化シリコン膜からなるトップ酸化膜６を膜厚５
ｎｍ形成する。このトップ酸化膜６をシリコン窒化膜５
上に形成することにより、シリコン窒化膜５の膜厚は減
少し、当初の膜厚１１ｎｍから８ｎｍになる。
【００２６】次に、全面に感光性樹脂１３を形成し、所
定のホトマスクを用いて露光、および現像処理を行い、
メモリ素子領域１２上に感光性樹脂１３を形成する。
定のホトマスクを用いて露光、および現像処理を行い、
メモリ素子領域１２上に感光性樹脂１３を形成する。
【００２７】その後、この感光性樹脂１３をエッチング
のマスクとして、トップ酸化膜６をフッ酸緩衝液により
エッチングし、さらにシリコン窒化膜５とメモリ酸化膜
４と遮断シリコン窒化膜２とを、六フッ化硫黄とヘリウ
ムと三フッ化メタンとの混合気体をエッチングガスとし
て用いるドライエッチングによりエッチングする。その
後、感光性樹脂１３を除去する。
のマスクとして、トップ酸化膜６をフッ酸緩衝液により
エッチングし、さらにシリコン窒化膜５とメモリ酸化膜
４と遮断シリコン窒化膜２とを、六フッ化硫黄とヘリウ
ムと三フッ化メタンとの混合気体をエッチングガスとし
て用いるドライエッチングによりエッチングする。その
後、感光性樹脂１３を除去する。
【００２８】次に、図３に示すように、反応ガスとして
モノシラン（ＳｉＨ4 ）を用いる化学気相成長法によ
り、膜厚が４００ｎｍの多結晶シリコン膜からなるメモ
リゲート電極２１を全面に形成する。
モノシラン（ＳｉＨ4 ）を用いる化学気相成長法によ
り、膜厚が４００ｎｍの多結晶シリコン膜からなるメモ
リゲート電極２１を全面に形成する。
【００２９】その後、全面に感光性樹脂（図示せず）を
回転塗布法により形成し、所定のフォトマスクを用いて
露光、現像処理を行い感光性樹脂をメモリゲート電極２
１を形成するようにパターニングする。
回転塗布法により形成し、所定のフォトマスクを用いて
露光、現像処理を行い感光性樹脂をメモリゲート電極２
１を形成するようにパターニングする。
【００３０】次に、感光性樹脂をエッチングマスクに用
いて、メモリゲート電極２１を形成する。このメモリゲ
ート電極２１のエッチングは、反応性イオンエッチング
装置を用いて、エッチングガスとして六フッ化硫黄（Ｓ
Ｆ6 ）と酸素（Ｏ2 ）との混合ガスを用いて行う。
いて、メモリゲート電極２１を形成する。このメモリゲ
ート電極２１のエッチングは、反応性イオンエッチング
装置を用いて、エッチングガスとして六フッ化硫黄（Ｓ
Ｆ6 ）と酸素（Ｏ2 ）との混合ガスを用いて行う。
【００３１】つぎにメモリゲート電極２１のパターニン
グのためのエッチングマスクとして用いた感光性樹脂を
除去する。
グのためのエッチングマスクとして用いた感光性樹脂を
除去する。
【００３２】これにより、半導体不揮発性記憶装置を構
成するメモリトランジスタが、メモリ酸化膜４とシリコ
ン窒化膜５とトップ酸化膜６とメモリゲート電極２１と
からなるメモリ素子領域１２と、フィールド酸化膜７と
メモリゲート電極２１とからなるフィールド領域１１と
からなる構造が得られる。
成するメモリトランジスタが、メモリ酸化膜４とシリコ
ン窒化膜５とトップ酸化膜６とメモリゲート電極２１と
からなるメモリ素子領域１２と、フィールド酸化膜７と
メモリゲート電極２１とからなるフィールド領域１１と
からなる構造が得られる。
【００３３】その後の工程は図示しないが、メモリゲー
ト電極の整合した領域の半導体基板に、この半導体基板
と逆導電型の不純物である砒素を導入して、高濃度不純
物層であるソース領域とドレイン領域とを形成する。
ト電極の整合した領域の半導体基板に、この半導体基板
と逆導電型の不純物である砒素を導入して、高濃度不純
物層であるソース領域とドレイン領域とを形成する。
【００３４】このソース領域とドレイン領域とを形成す
るための砒素のイオン注入量は、３×１０15ｃｍ-2程度
の条件で行う。
るための砒素のイオン注入量は、３×１０15ｃｍ-2程度
の条件で行う。
【００３５】その後、リンとボロンとを含む酸化シリコ
ン膜からなる層間絶縁膜を化学気相成長法により形成
し、さらに感光性樹脂をエッチングマスクに用いて層間
絶縁膜にコンタクトホールを形成し、さらにシリコンと
銅とを含むアルミニウムからなる配線材料をスパッタリ
ング法により形成し、感光性樹脂をエッチングマスクに
用いて配線材料をパターニングして配線を形成して、半
導体不揮発性記憶装置を得ることができる。
ン膜からなる層間絶縁膜を化学気相成長法により形成
し、さらに感光性樹脂をエッチングマスクに用いて層間
絶縁膜にコンタクトホールを形成し、さらにシリコンと
銅とを含むアルミニウムからなる配線材料をスパッタリ
ング法により形成し、感光性樹脂をエッチングマスクに
用いて配線材料をパターニングして配線を形成して、半
導体不揮発性記憶装置を得ることができる。
【００３６】
【発明の効果】以上の説明で明らかなように、本発明の
半導体不揮発性記憶装置の構造と製造方法とによれば、
メモリ酸化膜を形成し、このメモリ酸化膜をアンモニア
を含む雰囲気で熱窒化する工程において、フィールド領
域はフィールド酸化膜上にシリコン窒化膜が存在する。
このため、シリコン窒化膜は、反応ガスであるアンモニ
アおよびアンモニアの分解によって発生した水素のフィ
ールド酸化膜への拡散を防止する。したがって、水素に
よる酸化膜の解離が抑えられ正の絶縁膜電荷は増加しな
い。
半導体不揮発性記憶装置の構造と製造方法とによれば、
メモリ酸化膜を形成し、このメモリ酸化膜をアンモニア
を含む雰囲気で熱窒化する工程において、フィールド領
域はフィールド酸化膜上にシリコン窒化膜が存在する。
このため、シリコン窒化膜は、反応ガスであるアンモニ
アおよびアンモニアの分解によって発生した水素のフィ
ールド酸化膜への拡散を防止する。したがって、水素に
よる酸化膜の解離が抑えられ正の絶縁膜電荷は増加しな
い。
【００３７】この結果、フィールド酸化膜によって形成
される寄生ＭＯＳトランジスタのしきい値電圧の低下は
なく、メモリセル間のリークも発生せず、信頼性の高い
半導体不揮発性記憶装置が得られる。
される寄生ＭＯＳトランジスタのしきい値電圧の低下は
なく、メモリセル間のリークも発生せず、信頼性の高い
半導体不揮発性記憶装置が得られる。
【図１】本発明の実施例における半導体不揮発性記憶装
置の製造方法を示す断面図である。
置の製造方法を示す断面図である。
【図２】本発明の実施例における半導体不揮発性記憶装
置の製造方法を示す断面図である。
置の製造方法を示す断面図である。
【図３】本発明の実施例における半導体不揮発性記憶装
置の構造と製造方法とを示す断面図である。
置の構造と製造方法とを示す断面図である。
【図４】従来例における半導体不揮発性記憶装置の製造
方法を示す断面図である。
方法を示す断面図である。
【図５】従来例における半導体不揮発性記憶装置の構造
と製造方法とを示す断面図である。
と製造方法とを示す断面図である。
１ 犠牲酸化膜 ２ 遮断シリコン窒化膜 ４ メモリ酸化膜 ５ シリコン窒化膜 ６ トップ酸化膜 ７ フィールド酸化膜 ８ 半導体基板 １１ フィールド領域 １２ メモリ素子領域 １３ 感光性樹脂 ２１ メモリゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/792 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8247 G11C 11/414 H01L 27/10 491 H01L 27/115 H01L 29/788 H01L 29/792
Claims (1)
- 【請求項１】 第１導電型の半導体基板の素子領域の周
囲のフィールド領域にフィールド酸化膜を形成し、犠牲
酸化膜と遮断シリコン窒化膜とを形成する工程と、ホト
エッチング技術によりメモリ素子領域の犠牲酸化膜と遮
断シリコン窒化膜とを除去する工程と、メモリ酸化膜を
形成する工程と、メモリ酸化膜をアンモニアガスを含む
雰囲気中で熱窒化する工程と、シリコン窒化膜とトップ
酸化膜とを形成する工程と、ホトエッチング技術により
フィールド領域のトップ酸化膜とシリコン窒化膜とメモ
リ窒化膜と遮断シリコン窒化膜とを除去し、フィールド
酸化膜を露出させる工程と、全面に多結晶シリコン膜か
らなるメモリゲート電極材料を形成する工程と、ホトエ
ッチング技術によりメモリゲート電極を形成する工程
と、メモリゲート電極との整合した領域の素子領域に高
濃度不純物層を形成する工程と、二酸化シリコン膜を主
体とする多層配線用絶縁膜を形成する工程と、ホトエッ
チング技術により多層配線用絶縁膜にコンタクト窓を形
成する工程と、配線金属を形成する工程とを有すること
を特徴とする半導体不揮発性記憶装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09059693A JP3311810B2 (ja) | 1993-03-26 | 1993-03-26 | 半導体不揮発性記憶装置の製造方法 |
| EP93910414A EP0597124B1 (en) | 1992-05-29 | 1993-05-28 | Method of fabricating a semiconductor nonvolatile storage device |
| DE69322487T DE69322487T2 (de) | 1992-05-29 | 1993-05-28 | Verfahren zur herstellung einer nichtflüchtigen halbleiterspeicheranordnung |
| US08/182,003 US5496753A (en) | 1992-05-29 | 1993-05-28 | Method of fabricating a semiconductor nonvolatile storage device |
| PCT/JP1993/000722 WO1993024959A1 (en) | 1992-05-29 | 1993-05-28 | Semiconductor nonvolatile storage device, semiconductor device, and its manufacture method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09059693A JP3311810B2 (ja) | 1993-03-26 | 1993-03-26 | 半導体不揮発性記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283723A JPH06283723A (ja) | 1994-10-07 |
| JP3311810B2 true JP3311810B2 (ja) | 2002-08-05 |
Family
ID=14002856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09059693A Expired - Lifetime JP3311810B2 (ja) | 1992-05-29 | 1993-03-26 | 半導体不揮発性記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3311810B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375235B1 (ko) * | 2001-03-17 | 2003-03-08 | 삼성전자주식회사 | 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법 |
-
1993
- 1993-03-26 JP JP09059693A patent/JP3311810B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06283723A (ja) | 1994-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5496753A (en) | Method of fabricating a semiconductor nonvolatile storage device | |
| JP3311810B2 (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JP3228253B2 (ja) | 半導体装置の製造方法 | |
| US5985712A (en) | Method of fabricating field effect transistor with an LDD structure | |
| JPH10284627A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPS605065B2 (ja) | Ｍｉｓ形半導体装置の製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JP3009696B2 (ja) | 半導体不揮発性メモリの製造方法 | |
| JP3113391B2 (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JP3198141B2 (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JPH06338620A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| JPH06267973A (ja) | 半導体装置の製造方法 | |
| JPS61129872A (ja) | 半導体装置の製造方法 | |
| JPH06318709A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| JP3270187B2 (ja) | 半導体集積回路装置における素子分離膜の形成方法 | |
| JPH08293563A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| JPH06326328A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| JPH0778893A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| JP3192165B2 (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JP3073215B2 (ja) | 半導体不揮発生メモリの製造方法 | |
| JPH09252060A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JP3333498B2 (ja) | 半導体不揮発性記憶素子 | |
| JPH07211807A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| JPH07142614A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| JPH06318711A (ja) | 半導体不揮発性記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130524 Year of fee payment: 11 |