JP3292645B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法

Info

Publication number
JP3292645B2
JP3292645B2 JP33226395A JP33226395A JP3292645B2 JP 3292645 B2 JP3292645 B2 JP 3292645B2 JP 33226395 A JP33226395 A JP 33226395A JP 33226395 A JP33226395 A JP 33226395A JP 3292645 B2 JP3292645 B2 JP 3292645B2
Authority
JP
Japan
Prior art keywords
precursor
cured
semi
solder
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33226395A
Other languages
English (en)
Other versions
JPH09172233A (ja
Inventor
省吾 松尾
直広 鹿取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP33226395A priority Critical patent/JP3292645B2/ja
Priority to US08/717,119 priority patent/US5837356A/en
Publication of JPH09172233A publication Critical patent/JPH09172233A/ja
Application granted granted Critical
Publication of JP3292645B2 publication Critical patent/JP3292645B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子を収容
するための半導体素子収納用パッケージや混成集積回路
基板等に用いられる配線基板に関するものである。
【０００２】
【従来の技術】従来、配線基板、例えば半導体素子を収
容する半導体素子収納用パッケージに使用される配線基
板は、酸化アルミニウム質焼結体等のセラミックスより
成り、その上面中央部に半導体素子を収容する凹部を有
する絶縁基体と、前記絶縁基体の凹部周辺から下面にか
けて導出されたタングステン、モリブデン等の高融点金
属粉末から成る配線導体とから構成されており、前記絶
縁基体の凹部底面に半導体素子をガラス、樹脂、ロウ材
等の接着剤を介して接着固定するとともに半導体素子の
各電極を例えばボンディングワイヤ等の電気的接続手段
を介して配線導体に電気的に接続し、しかる後、前記絶
縁基体の上面に、金属やセラミックス等から成る蓋体を
絶縁基体の凹部を塞ぐようにしてガラス、樹脂、ロウ材
等の封止材を介して接合させ、絶縁基体の凹部内に半導
体素子を気密に収容することによって製品としての半導
体装置となり、配線導体の絶縁基体凹部底面に導出した
部位を外部電気回路基板の配線導体に接続することによ
って半導体素子の各電極が外部電気回路基板に電気的に
接続されることとなる。
【０００３】尚、前記配線基板は一般に、セラミックグ
リーンシート積層法によって製作されており、具体的に
は、酸化アルミニウム、酸化珪素、酸化マグネシウム、
酸化カルシウム等のセラミック原料粉末に適当な有機バ
インダー、溶剤等を添加混合して泥漿状となすとともに
これを従来周知のドクターブレード法を採用してシート
状とすることによって複数のセラミックグリーンシート
を得、しかる後、前記セラミックグリーンシートに適当
な打ち抜き加工を施すとともに配線導体となる金属ペー
ストを所定パターンに印刷塗布し、最後に前記セラミッ
クグリーンシートを所定の順に上下に積層して生セラミ
ック成形体となすとともに該セラミック生成形体を還元
雰囲気中約１６００℃の高温で焼成することによって製
作される。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の配線基板は、絶縁基体を構成する酸化アルミニウム
質焼結体等のセラミックスが硬くて脆い性質を有するた
め、搬送工程や半導体装置製作の自動ライン等において
配線基板同士が、あるいは配線基板と半導体装置製作自
動ラインの一部とが激しく衝突すると絶縁基体に欠けや
割れ、クラック等が発生し、その結果、半導体素子を気
密に収容することができず、半導体素子を長期間にわた
り正常、且つ安定に作動させることができなくなるとい
う欠点を有していた。
【０００５】また、前記配線基板の製造方法によれば、
セラミック生成形体を焼成する際、セラミック生成形体
に不均一な焼成収縮が発生し、得られる配線基板に反り
等の変形や寸法のばらつきが発生し、その結果、半導体
素子の各電極と配線導体とを、或いは配線導体と外部電
気回路基板の配線導体とを正確、且つ確実に電気的に接
続することが困難であるという欠点を有していた。
【０００６】
【課題を解決するための手段】本発明の配線基板は、６
０乃至９５重量％の無機絶縁物粉末と５乃至４０重量％
の熱硬化性樹脂とから成り、前記無機絶縁物粉末を前記
熱硬化性樹脂の前駆体で結合して成る前駆体シートを半
硬化させてその複数枚を積層して熱硬化させた、前記無
機絶縁物粉末を前記熱硬化性樹脂により結合して成る複
数枚の絶縁基板を積層して成る絶縁基体の前記絶縁基板
に、半硬化の前記前駆体シートとともに熱硬化させた、
銅粉末をフェノール樹脂により結合した配線導体を被着
させて成ることを特徴とするものである。
【０００７】また本発明の配線基板は、前記配線導体の
銅粉末が半田で接合されていることを特徴とするもので
ある。
【０００８】更に本発明の配線基板の製造方法は、熱硬
化性樹脂前駆体と無機絶縁物粉末とを混合して成る前駆
体シートを準備する工程と、該前駆体シートを加熱して
半硬化させる工程と、半硬化した前記前駆体シートにフ
ェノール樹脂前駆体と銅粉末とを混合して成る金属ペー
ストを所定パターンに印刷するとともに加熱して半硬化
させる工程と、半硬化した前記金属ペーストが印刷され
た半硬化の前記前駆体シートを複数枚上下に積層すると
ともにこれを加熱して前記前駆体シートの熱硬化性樹脂
前駆体及び前記金属ペーストのフェノール樹脂前駆体を
熱硬化させる工程と、から成ることを特徴とするもので
ある。
【０００９】また更に本発明の配線基板の製造方法は、
熱硬化性樹脂前駆体と無機絶縁物粉末とを混合して成る
前駆体シートを準備する工程と、該前駆体シートを加熱
して半硬化させる工程と、半硬化した前記前駆体シート
にフェノール樹脂前駆体と銅粉末と半田粉末とを混合し
て成る金属ペーストを所定パターンに印刷する工程と、
前記金属ペーストを熱処理し、銅粉末を半田で接合させ
る工程と、熱処理した前記金属ペーストが被着された半
硬化の前記前駆体シートを複数枚上下に積層するととも
にこれを加熱して前記前駆体シートの熱硬化性樹脂前駆
体及び前記金属ペーストのフェノール樹脂前駆体を熱硬
化させる工程と、から成ることを特徴とするものであ
る。
【００１０】更にまた本発明の配線基板の製造方法は、
前記金属ペースト中に更に半田濡れ促進剤が含有されて
いることを特徴とするものである。
【００１１】本発明の配線基板によれば、絶縁基体が無
機絶縁物粉末を靱性に優れる熱硬化性樹脂で結合するこ
とによって形成されていることから配線基板同士あるい
は配線基板と半導体装置製作自動ラインの一部とが激し
く衝突しても絶縁基体に欠けや割れ、クラック等が発生
することはない。
【００１２】また本発明の配線基板によれば、配線導体
の銅粉末を結合するフェノール樹脂が銅粉末の表面酸化
を有効に防止し、これによって銅粉末同士間の電気的接
続が良好となって耐マイグレーション性及び高周波特性
等が向上する。
【００１３】更に本発明の配線基板によれば、配線導体
の銅粉末同士を半田を介して結合させておくと銅粉末同
士間の電気的接続がより良好となり、その結果、配線導
体の耐マイグレーション性及び高周波特性等がより向上
する。
【００１４】また更に本発明の配線基板の製造方法によ
れば、絶縁基体を得る際に焼成工程がないことから焼成
に伴う不均一な収縮による変形や寸法のばらつきが発生
することがない。
【００１５】更にまた本発明の配線基板の製造方法によ
れば、金属ペースト中に半田及び半田濡れ促進剤を含有
させておくと銅粉末同士間の半田を介しての接合を短い
時間に、且つ確実に行うことができ、これによって配線
導体の電気抵抗値を小さいものとするとともに耐マイグ
レーション性及び高周波特性等をよりよいものとするこ
とができる。
【００１６】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。
【００１７】図１は、本発明の配線基板を半導体素子を
収容する半導体素子収納用パッケージに適用した場合の
一実施例を示し、１は絶縁基体、２は配線導体である。
【００１８】前記絶縁基体１は、三枚の絶縁基板１ａ、
１ｂ、１ｃを積層することによって形成されており、そ
の上面中央部に半導体素子を収容するための凹部１ｄを
有し、該凹部１ｄの底面には半導体素子３が樹脂等の接
着剤を介して接着固定される。
【００１９】前記絶縁基体１を構成する絶縁基板１ａ、
１ｂ、１ｃは、例えば酸化珪素、酸化アルミニウム、窒
化アルミニウム、炭化珪素、チタン酸バリウム、ゼオラ
イト等の無機絶縁物粉末をエポキシ樹脂、ポリイミド樹
脂，ポリフェニレンエーテル樹脂等の熱硬化性樹脂で結
合することによって形成されており、絶縁基体１を構成
する三枚の絶縁基板１ａ、１ｂ、１ｃはその各々が無機
絶縁物粉末を靭性に優れる熱硬化性樹脂で結合すること
によって形成されていることから絶縁基体１に外力が印
加されても該外力によって絶縁基体１に欠けや割れ、ク
ラック等が発生することはない。
【００２０】尚、前記無機絶縁物粉末を熱硬化性樹脂で
結合して成る絶縁基体１を構成する三枚の絶縁基板１
ａ、１ｂ、１ｃは、無機絶縁物粉末の含有量が６０重量
％未満であると絶縁基体１の熱膨脹係数が半導体素子３
の熱膨脹係数に対して大きく相違し、半導体素子３が作
動時に熱を発し、該熱が半導体素子３と絶縁基体１の両
者に印加されると、両者間に両者の熱膨脹係数の相違に
起因する大きな熱応力が発生し、この大きな熱応力によ
って半導体素子３が絶縁基体１から剥離したり、半導体
素子３に割れや欠けが発生してしまう。また９５重量％
を超えると無機絶縁物粉末を熱硬化性樹脂で完全に結合
させることができず、所定の絶縁基板１ａ、１ｂ、１ｃ
を得ることができなくなる。従って、前記絶縁基体１を
構成する絶縁基板１ａ、１ｂ、１ｃは、その各々の内部
に含有される無機絶縁物粉末の量が６０乃至９５重量％
の範囲に特定される。
【００２１】また前記絶縁基体１は、その凹部１ｄ周辺
から下面にかけて銅粉末をフェノール樹脂により結合し
た配線導体２が被着形成されている。
【００２２】前記配線導体２は、内部に収容する半導体
素子３の各電極を外部電気回路に電気的に接続する作用
を為し、絶縁基体１の凹部１ｄ周辺に位置する部位には
半導体素子３の各電極がボンディングワイヤ４を介して
電気的に接続され、また絶縁基体１の下面に導出された
部位は外部電気回路に電気的に接続される。
【００２３】前記配線導体２はまた銅粉末をフェノール
樹脂を介して結合されており、該フェノール樹脂は銅粉
末の表面酸化を防止する作用があることから銅粉末の表
面に酸化物が形成されることは殆どなく、その結果、銅
粉末同士間の電気的接続が良好となり、配線導体２の耐
マイグレーション性及び高周波特性等が大きく向上す
る。
【００２４】尚、前記配線導体２に含有される銅粉末は
その含有量が７０重量％未満では配線導体2の電気抵抗
値が高くなる傾向にあり、また９５重量％を超えると銅
粉末をフェノール樹脂で強固に結合するのが困難となる
傾向にある。従って、前記配線導体２に含有される銅粉
末はその含有量が７０重量％乃至９５重量％の範囲が好
ましい。
【００２５】更に前記配線導体２はその内部に鉛半田や
鉛レス半田等の半田を含有させておき、該半田で銅粉末
同間を結合するようにしておくと銅粉末同士間の電気的
接続が確実となり、配線導体２の耐マイグレーション性
及び高周波特性等がより大きく向上する。
【００２６】前記配線導体２に鉛半田や鉛レス半田等の
半田を含有させておく場合、銅粉末と、半田の合計重量
を配線導体２の全重量に対し、６０重量％乃至９５重量
％の範囲としておく必要があり、更に銅粉末と半田は、
銅粉末の量が該銅粉末と半田の合計重量に対し２０重量
％未満となると銅粉末に対して半田が多くなり、半田同
士が溶融し合って銅粉末を取り込んだ一体化が困難とな
って配線導体2の電気抵抗値が高くなる傾向にあり、ま
た８０重量％を超えると銅粉末を接合させる半田の量が
相対的に少なくなり、銅粉末を完全に結合させることが
できず配線導体２の電気抵抗値が高くなってしまう傾向
にある。従って、配線導体２に鉛半田や鉛レス半田等の
半田を含有させておく場合、銅粉末は、該銅粉末と半田
の合計重量に対し２０重量％乃至８０重量％の範囲とし
ておくことが好ましい。
【００２７】また前記配線導体２に含有される銅粉末や
半田は、その平均粒径が０．１μｍ未満となると銅粉末
及び半田が凝集して均一な分散が得られなくなり、また
５０μｍを超えると配線導体２の幅を一般的に要求され
る５０μｍ〜２００μｍの範囲に印刷形成するのが困難
となる傾向にある。従って、前記配線導体２に含有され
る銅粉末と半田はその平均粒径を０．１μｍ乃至５０μ
ｍの範囲としておくことが好ましい。
【００２８】更に前記配線導体２は、その露出する表面
にニッケル、金等の耐食性に優れ、かつ良導電性の金属
をメッキ法により１．０乃至２０．０μｍの厚みに層着
させておくと配線導体２の酸化腐食を有効に防止するこ
とができるとともに配線導体２とボンディングワイヤ４
とを強固に電気的に接続させることができる。従って前
記配線導体２は、その露出する表面にニッケルや金等の
耐食性に優れ、且つ良導電性の金属をメッキ法により
１．０乃至２０．０μｍの厚みに層着させておくことが
好ましい。
【００２９】かくして本発明の配線基板によれば、絶縁
基体１の凹部１ｄ底面に半導体素子３を樹脂等の接着剤
を介して接着固定するとともに半導体素子３の各電極を
ボンディングワイヤ４を介して配線導体２に電気的に接
続し、最後に前記絶縁基体１の上面に蓋体５を樹脂等か
ら成る封止材を介して接合させ、絶縁基体１と蓋体５と
から成る容器内部に半導体素子３を気密に収容すること
により製品としての半導体装置が完成する。
【００３０】次に前記半導体素子収納用パッケージに使
用される配線基板の製造方法について図２に基づき説明
する。
【００３１】先ず、図２（ａ）に示すように三枚の前駆
体シート１１ａ、１１ｂ、１１ｃを準備する。
【００３２】前記三枚の前駆体シート１１ａ、１１ｂ、
１１ｃは、無機絶縁物粉末を熱硬化性樹脂前駆体で結合
することによって形成されており、例えば、粒径が０．
１μｍ〜１００μｍ程度の酸化珪素粉末にビスフェノー
ルＡ型エポキシ樹脂、ノボララック型エポキシ樹脂、グ
リシジルエステル型エポキシ樹脂等のエポキシ樹脂及び
アミン系硬化剤、イミダゾール系硬化剤、酸無水物系硬
化剤等の硬化剤を添加混合してペースト状となし、しか
る後、このペーストをシート状になすとともに約２５〜
１００℃の温度で１〜６０分間加熱し、半硬化させるこ
とによって製作される。
【００３３】次に図２（ｂ）に示すように前記三枚の前
駆体シート１１ａ、１１ｂ、１１ｃのうち二枚の前駆体
シート１１ａ、１１ｂに半導体素子３を収容する凹部１
ｄとなる開口Ａ、Ａ’を、二枚の前駆体シート１１ｂ、
１１ｃに配線導体２を引き回すための貫通孔Ｂ、Ｂ’を
各々形成する。
【００３４】前記開口Ａ、Ａ’及び貫通孔Ｂ、Ｂ’は、
前駆体シート１１ａ、１１ｂ、１１ｃに従来周知のパン
チング加工法を施し、前駆体シート１１ａ、１１ｂ、１
１ｃの各々に所定形状の孔を穿孔することによって形成
される。
【００３５】次に図２（ｃ）に示すように、前記前駆体
シート１１ｂ、１１ｃの上下面及び貫通孔Ｂ、Ｂ’内に
配線導体２となる金属ペースト１２を従来周知のスクリ
ーン印刷法及び充填法を採用して所定パターンに印刷塗
布するとともにこれを所定温度で熱処理し、半硬化させ
る。
【００３６】前記配線導体２となる金属ペースト１２と
しては、例えば粒径が０．１〜２０μｍ程度の銅粉末
に、フェノール樹脂前駆体を添加混合したものが使用さ
れる。
【００３７】また前記配線導体２となる金属ペースト１
２は銅粉末に、フェノール樹脂前駆体を添加混合したも
のが使用され、フェノール樹脂は銅粉末の表面酸化を有
効に防止する作用をなすことから銅粉末表面に酸化物の
膜が形成されることは殆どなく、その結果、銅粉末同士
間の電気的接続が良好となって耐マイグレーション性及
び高周波特性等が向上する。
【００３８】そして最後に前記三枚の半硬化された前駆
体シート１１ａ、１１ｂ、１１ｃを上下に積層するとと
もにこれを約８０〜３００℃の温度で約１０秒〜２４時
間加熱し、前記前駆体シート１１ａ、１１ｂ、１１ｃの
熱硬化性樹脂前駆体と前駆体シート１１ｂ、１１ｃに所
定パターンに印刷塗布された金属ペースト１２のフェノ
ール樹脂前駆体とを完全に熱硬化させることによって図
１に示すような絶縁基体１に配線導体２を被着させた配
線基板が完成する。この場合、前記前駆体シート１１
ａ、１１ｂ、１１ｃ及び金属ペースト１２は、熱硬化時
に収縮することは殆どなく、従って、得られる配線基板
に変形や寸法のばらつきが発生せず、配線導体２に断線
が招来することはなく、配線導体２を介して半導体素子
３等の電極を外部電気回路に確実に電気的接続すること
が可能となる。
【００３９】また本発明の製造方法において、上述する
銅粉末とフェノール樹脂前駆体とから成る金属ペースト
１２中に更に鉛半田や鉛レス半田等の半田及び半田と銅
粉末との濡れ性を良好とするための半田濡れ促進剤、具
体的にはロジン系フラックスや脂肪酸またはその金属
塩、金属キレート剤、オキシジルカルボン酸またはその
金属塩、アミノジカルボン酸またはその金属塩等を含有
させておくと、金属ペーストを前駆体シート１１ｂ、１
１ｃの上下面等に印刷塗布した後、これを約２００℃程
度の温度で加熱し、半田を溶融させ、該溶融した半田で
銅粉末を結合するようにすれば、銅粉末同士間の結合が
完全となって配線導体２の電気的接続がより良好とな
り、その結果、配線導体２の耐マイグレーション性及び
高周波特性等をより向上させることが可能となる。従っ
て、本発明のは配線基板の製造方法においては、配線導
体２となる金属ペースト中に鉛半田や鉛レス半田等の半
田、及び半田と銅粉末との濡れ性を良好とするための半
田濡れ促進剤を含有させておくことが好ましい。
【００４０】更に、配線導体２となる金属ペースト１２
中に更に鉛半田や鉛レス半田等の半田及び半田と銅粉末
との濡れ性を良好とするための半田濡れ促進剤を含有さ
せる場合、ロジン系フラックスや脂肪酸等から成る半田
濡れ促進剤の量は全金属ペーストの重量に対し、０．１
重量％未満となると、半田と銅粉末との濡れ性が低下す
る傾向にあり、また２０重量％を超えると配線導体２の
電気抵抗が大きなものとなる傾向にある。従って、金属
ペースト12中に半田濡れ促進剤を含有させる場合は、そ
の量を金属ペースト１２の全重量に対し、０．１重量％
乃至２０重量％の範囲としておくことが好ましい。
【００４１】尚、本発明は、上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれ
ば、種々の変更は可能であり、例えば上述の実施例で
は、本発明の配線基板を半導体素子を収容する半導体素
子収納用パッケージに適用した場合を例に採って説明し
たが、例えば混成集積回路等他の用途に使用される配線
基板に適用してもよい。
【００４２】また、上述の実施例では、三枚の前駆体シ
ートを積層することによって配線基板を製作したが、一
枚や二枚、あるいは四枚以上の前駆体シートを使用して
配線基板を製作してもよい。
【００４３】
【発明の効果】本発明の配線基板によれば、絶縁基体が
無機絶縁物粉末を靱性に優れる熱硬化性樹脂で結合する
ことによって形成されていることから配線基板同士ある
いは配線基板と半導体装置製作自動ラインの一部とが激
しく衝突しても絶縁基体に欠けや割れ、クラック等が発
生することはない。
【００４４】また本発明の配線基板によれば、配線導体
の銅粉末を結合するフェノール樹脂が銅粉末の表面酸化
を有効に防止し、これによって銅粉末同士間の電気的接
続が良好となって耐マイグレーション性及び高周波特性
等が向上する。
【００４５】更に本発明の配線基板によれば、配線導体
の銅粉末同士を半田を介して結合させておくと銅粉末同
士間の電気的接続がより良好となり、その結果、配線導
体の耐マイグレーション性及び高周波特性等がより向上
する。
【００４６】また更に本発明の配線基板の製造方法によ
れば、絶縁基体を得る際に焼成工程がないことから焼成
に伴う不均一な収縮による変形や寸法のばらつきが発生
することがない。
【００４７】更にまた本発明の配線基板の製造方法によ
れば、金属ペースト中に半田及び半田濡れ促進剤を含有
させておくと銅粉末同士間の半田を介しての接合を短い
時間に、且つ確実に行うことができ、これによって配線
導体の電気抵抗値を小さいものとするとともに耐マイグ
レーション性及び高周波特性等をよりよいものとするこ
とができる。
【図面の簡単な説明】
【図１】本発明の配線基板を半導体素子収納用パッケー
ジに適用した場合の一実施例を示す断面図である。
【図２】本発明の配線基板の製造方法を説明するための
工程毎の断面図である。
【符号の説明】
１・・・絶縁基体 ２・・・配線導体 １１・・・前駆体シート １２・・・金属ペースト
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 1/02,1/03,1/09 H05K 3/12,3/46 H01L 23/12,23/14 H01B 1/00 - 1/24

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】６０乃至９５重量％の無機絶縁物粉末と５
    乃至４０重量％の熱硬化性樹脂とから成り、前記無機絶
    縁物粉末を前記熱硬化性樹脂の前駆体で結合して成る前
    駆体シートを半硬化させてその複数枚を積層して熱硬化
    させた、前記無機絶縁物粉末を前記熱硬化性樹脂により
    結合して成る複数枚の絶縁基板を積層して成る絶縁基体
    の前記絶縁基板に、半硬化の前記前駆体シートとともに
    熱硬化させた、銅粉末をフェノール樹脂により結合した
    配線導体を被着させて成ることを特徴とする配線基板。
  2. 【請求項２】前記配線導体の銅粉末が半田で接合されて
    いることを特徴とする請求項１に記載の配線基板。
  3. 【請求項３】熱硬化性樹脂前駆体と無機絶縁物粉末とを
    混合して成る前駆体シートを準備する工程と、該前駆体
    シートを加熱して半硬化させる工程と、半硬化した前記
    前駆体シートにフェノール樹脂前駆体と銅粉末とを混合
    して成る金属ペーストを所定パターンに印刷するととも
    に加熱して半硬化させる工程と、半硬化した前記金属ペ
    ーストが印刷された半硬化の前記前駆体シートを複数枚
    上下に積層するとともにこれを加熱して前記前駆体シー
    トの熱硬化性樹脂前駆体及び前記金属ペーストのフェノ
    ール樹脂前駆体を熱硬化させる工程と、から成ることを
    特徴とする配線基板の製造方法。
  4. 【請求項４】熱硬化性樹脂前駆体と無機絶縁物粉末とを
    混合して成る前駆体シートを準備する工程と、該前駆体
    シートを加熱して半硬化させる工程と、半硬化した前記
    前駆体シートにフェノール樹脂前駆体と銅粉末と半田粉
    末とを混合して成る金属ペーストを所定パターンに印刷
    する工程と、前記金属ペーストを熱処理し、銅粉末を半
    田で接合させる工程と、熱処理した前記金属ペーストが
    被着された半硬化の前記前駆体シートを複数枚上下に積
    層するとともにこれを加熱して前記前駆体シートの熱硬
    化性樹脂前駆体及び前記金属ペーストのフェノール樹脂
    前駆体を熱硬化させる工程と、から成ることを特徴とす
    る配線基板の製造方法。
  5. 【請求項５】前記金属ペースト中に更に半田濡れ促進剤
    が含有されていることを特徴とする請求項４に記載の配
    線基板の製造方法。
JP33226395A 1995-09-22 1995-12-20 配線基板及びその製造方法 Expired - Fee Related JP3292645B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP33226395A JP3292645B2 (ja) 1995-12-20 1995-12-20 配線基板及びその製造方法
US08/717,119 US5837356A (en) 1995-09-22 1996-09-20 Wiring board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33226395A JP3292645B2 (ja) 1995-12-20 1995-12-20 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09172233A JPH09172233A (ja) 1997-06-30
JP3292645B2 true JP3292645B2 (ja) 2002-06-17

Family

ID=18252997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33226395A Expired - Fee Related JP3292645B2 (ja) 1995-09-22 1995-12-20 配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP3292645B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5038216B2 (ja) * 2008-03-31 2012-10-03 日本碍子株式会社 セラミック成形体、セラミック部品、セラミック成形体の製造方法及びセラミック部品の製造方法

Also Published As

Publication number Publication date
JPH09172233A (ja) 1997-06-30

Similar Documents

Publication Publication Date Title
JP3152852B2 (ja) 配線基板及びその製造方法
JP3292645B2 (ja) 配線基板及びその製造方法
JPH1117348A (ja) 配線基板およびその製造方法
JP3301907B2 (ja) 配線基板の製造方法
JP3292646B2 (ja) 配線基板及びその製造方法
JP3145621B2 (ja) 配線基板及びその製造方法
JP3297574B2 (ja) 配線基板及びその製造方法
JP3292623B2 (ja) 配線基板及びその製造方法
JP3292644B2 (ja) 配線基板及びその製造方法
JP3292624B2 (ja) 配線基板及びその製造方法
JP3297572B2 (ja) 配線基板の製造方法
JP3305574B2 (ja) 配線基板
JP3393747B2 (ja) 配線基板及びその製造方法
JP3301908B2 (ja) 配線基板及びその製造方法
JP3266508B2 (ja) 配線基板及びその製造方法
JP3297576B2 (ja) 配線基板及びその製造方法
JP3292620B2 (ja) 配線基板及びその製造方法
JP3297575B2 (ja) 配線基板及びその製造方法
JP3297573B2 (ja) 配線基板及びその製造方法
JP3393760B2 (ja) 配線基板及びその製造方法
JP3145619B2 (ja) 配線基板及びその製造方法
JP3301909B2 (ja) 配線基板及びその製造方法
JP3393768B2 (ja) 配線基板及びその製造方法
JP3145620B2 (ja) 配線基板及びその製造方法
JP3605235B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090329

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090329

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20100329

LAPS Cancellation because of no payment of annual fees