JP3145620B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法

Info

Publication number
JP3145620B2
JP3145620B2 JP24447095A JP24447095A JP3145620B2 JP 3145620 B2 JP3145620 B2 JP 3145620B2 JP 24447095 A JP24447095 A JP 24447095A JP 24447095 A JP24447095 A JP 24447095A JP 3145620 B2 JP3145620 B2 JP 3145620B2
Authority
JP
Japan
Prior art keywords
precursor
insulating base
thermosetting resin
powder
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24447095A
Other languages
English (en)
Other versions
JPH0992948A (ja
Inventor
直広 鹿取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP24447095A priority Critical patent/JP3145620B2/ja
Priority to US08/717,119 priority patent/US5837356A/en
Publication of JPH0992948A publication Critical patent/JPH0992948A/ja
Application granted granted Critical
Publication of JP3145620B2 publication Critical patent/JP3145620B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子を収容す
るための半導体素子収納用パッケージや混成集積回路基
板等に用いられる配線基板に関するものである。
【０００２】
【従来の技術】従来、配線基板、例えば半導体素子収納
用パッケージを収容する半導体素子収納用パッケージに
使用される配線基板として比較的高密度の配線が可能な
積層セラミック配線基板が多用されている。この配線基
板は、酸化アルミニウム質焼結体等のセラミックスより
成り、その上面中央部に半導体素子を収容する凹部を有
する絶縁基体と、前記絶縁基体の凹部周辺から下面にか
けて導出されたタングステン、モリブデン等の高融点金
属粉末から成る配線導体とから構成されており、前記絶
縁基体の凹部底面に半導体素子をガラス、樹脂、ロウ材
等の接着剤を介して接着固定するとともに該半導体素子
の各電極を例えばボンディングワイヤ等の電気的接続手
段を介して配線導体に電気的に接続し、しかる後、前記
絶縁基体の上面に、金属やセラミックス等から成る蓋体
を絶縁基体の凹部を塞ぐようにしてガラス、樹脂、ロウ
材等の封止材を介して接合させ、絶縁基体の凹部内に半
導体素子を気密に収容することによって製品としての半
導体装置となる。
【０００３】またこの従来の配線基板は、一般にセラミ
ックグリーンシート積層法によって製作され、具体的に
は、酸化アルミニウム、酸化珪素、酸化マグネシウム、
酸化カルシウム等のセラミック原料粉末に適当な有機バ
インダー、溶剤等を添加混合して泥漿状となすとともに
これを従来周知のドクターブレード法を採用しシート状
となすことによって複数のセラミックグリーンシートを
得、しかる後、前記セラミックグリーンシートに適当な
打ち抜き加工を施すとともに配線導体となる金属ペース
トを所定パターンに印刷塗布し、最後に前記セラミック
グリーンシートを所定の順に上下に積層してセラミック
生成形体となすとともに該セラミック生成形体を還元雰
囲気中、約１６００℃の高温で焼成することによって製
作される。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の配線基板は、絶縁基体を構成する酸化アルミニウム
質焼結体等のセラミックスが硬くて脆い性質を有するた
め、搬送工程や半導体装置製作の自動ライン等において
配線基板同士が、あるいは配線基板と半導体装置製作自
動ラインの一部とが激しく衝突すると絶縁基体に欠けや
割れ、クラック等が発生し、その結果、半導体素子を気
密に収容することができず、半導体素子を長期間わたり
正常、且つ安定に作動させることができなくなるという
欠点を有していた。
【０００５】また前記配線基板の製造方法によれば、セ
ラミック生成形体を焼成する際、各セラミックグリーン
シートにおけるセラミック原料粉末の密度のバラツキに
起因してセラミック生成形体に不均一な焼成収縮が発生
して得られる配線基板に反り等の変形や寸法のバラツキ
が生じ、変形や寸法のバラツキが大きいと配線導体に断
線を招来するという欠点も有していた。
【０００６】
【課題を解決するための手段】本発明の配線基板は６０
重量％乃至９５重量％の無機絶縁物粉末と５重量％乃至
４０重量％の熱硬化性樹脂とから成り、前記無機絶縁物
粉末を前記熱硬化性樹脂の前駆体で結合して成る前駆体
シートを半硬化させてその複数枚を積層して熱硬化させ
た、前記無機絶縁物粉末を前記熱硬化性樹脂により結合
した複数枚の絶縁基板を積層して成る絶縁基体の前記絶
縁基板に、ビスフェノールＡ型エポキシ樹脂と酸無水物
系硬化物とから成る熱硬化性樹脂前駆体を熱硬化させて
形成される樹脂体中に融点が２５０℃以下の金属粉末が
相互に接合されて形成される金属部材を含有させて成る
配線導体を被着させたことを特徴とするものである。
【０００７】また本発明の配線基板の製造方法は、熱硬
化性樹脂前駆体と無機絶縁物粉末とを混合して成る前駆
体シートを準備する工程と、前記前駆体シートにビスフ
ェノールＡ型エポキシ樹脂と酸無水物系硬化剤とから成
る熱硬化性樹脂前駆体に融点が２５０℃以下の金属粉末
を添加混合して成る金属ペーストを所定パターンに印刷
する工程と、前記前駆体シート及び金属ペーストを加熱
し、金属ペースト中の金属粉末を相互に接合させつつ前
記前駆体シートの熱硬化性樹脂前駆体及び金属ペースト
の硬化性樹脂前駆体を熱硬化させる工程と、から成るこ
とを特徴とするものである。
【０００８】本発明の配線基板によれば、絶縁基体が無
機絶縁物粉末を靱性に優れる熱硬化性樹脂で結合するこ
とによって形成されていることから配線基板同士あるい
は配線基板と半導体装置製作自動ラインの一部とが激し
く衝突しても絶縁基体に欠けや割れ、クラック等が発生
することはない。
【０００９】また本発明の配線基板によればビスフェノ
ールＡ型エポキシ樹脂と酸無水物系硬化剤とから成る熱
硬化性樹脂前駆体に融点が２５０℃以下の金属粉末を添
加混合して成る金属ペーストを熱処理して配線導体とな
す際、ビスフェノールＡ型エポキシ樹脂と酸無水物系硬
化剤とから成る熱硬化性樹脂前駆体は熱硬化が緩やか
で、且つ金属粉末間の溶融接合を促進するフラックスと
しての効果を有することから金属粉末の相互接合が完全
となり、その結果、配線導体の電気抵抗を低抵抗となす
ことができる。
【００１０】更に本発明の配線基板は熱硬化性樹脂前駆
体と無機絶縁物粉末とを混合して成る前駆体シートを準
備する工程と、前記前駆体シートにビスフェノールＡ型
エポキシ樹脂と酸無水物系硬化剤とから成る熱硬化性樹
脂前駆体に融点が２５０℃以下の金属粉末を添加混合し
て成る金属ペーストを所定パターンに印刷する工程と、
前記前駆体シート及び金属ペーストを加熱し、金属ペー
スト中の金属粉末を相互に接合させつつ前記前駆体シー
トの熱硬化性樹脂前駆体及び金属ペーストの硬化性樹脂
前駆体を熱硬化させる工程とにより配線基板を製作する
ことから焼成に伴う不均一な収縮による変形や寸法のば
らつきが発生することはない。
【００１１】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図１は本発明の配線基板を半導体素子を
収容する半導体素子収納用パッケージに適用した場合の
一実施例を示し、１は絶縁基体、２は配線導体である。
この配線導体２を絶縁基体１に被着させたものが配線基
板となる。
【００１２】前記絶縁基体１は３枚の絶縁基板１ａ、１
ｂ、１ｃを積層することによって形成されており、その
上面の中央部に半導体素子を収容するための凹部１ｄを
有し、該凹部１ｄ底面には半導体素子３が樹脂等の接着
剤を介して接着固定される。
【００１３】前記絶縁基体１を構成する３枚の絶縁基板
１ａ、１ｂ、１ｃは例えば、酸化珪素、酸化アルミニウ
ム、窒化アルミニウム、炭化珪素、チタン酸バリウム、
チタン酸ストロンチウム、酸化チタン等の無機絶縁物粉
末をエポキシ樹脂、ポリイミド樹脂、ポリフェニレンエ
ーテル樹脂等の熱硬化性樹脂で結合することによって形
成されており、絶縁基体１を構成する３枚の絶縁基板１
ａ、１ｂ、１ｃはその各々が無機絶縁物粉末を靱性に優
れる熱硬化性樹脂で結合することによって形成されてい
ることから絶縁基体１に外力が印加されても該外力によ
って絶縁基体１に欠けや割れ、クラック等が発生するこ
とはない。
【００１４】尚、前記無機絶縁物粉末を熱硬化性樹脂で
結合して成る絶縁基体１を構成する３枚の絶縁基板１
ａ、１ｂ、１ｃは無機絶縁物粉末の含有量が６０重量％
未満であると絶縁基体１の熱膨張係数が半導体素子３の
熱膨張係数に対して大きく相違し、半導体素子３が作動
時に熱を発し、該熱が半導体素子３と絶縁基体１の両者
に印加されると両者間に両者の熱膨張係数の相違に起因
する大きな熱応力が発生し、この大きな熱応力によって
半導体素子３が絶縁基体１より剥離したり、半導体素子
３に割れや欠け等が発生してしまう。また９５重量％を
越えると無機絶縁物粉末を熱硬化性樹脂で完全に結合さ
せることができず、所定の絶縁基板１ａ、１ｂ、１ｃを
得ることができなくなる。従って、前記絶縁基体１を構
成する絶縁基板１ａ、１ｂ、１ｃはその各々の内部に含
有される無機絶縁物粉末の量が６０乃至９５重量％の範
囲に特定される。
【００１５】また前記絶縁基体１はその凹部１ｄ周辺か
ら下面にかけて配線導体２が被着形成されており、該配
線導体２は錫ー鉛共晶半田等から成る融点が２５０℃以
下の低融点金属粉末を相互に溶融接合させて形成される
金属部材と熱硬化性樹脂とで構成されている。
【００１６】前記配線導体２は半導体素子３の電極を外
部電気回路に接続する作用を為し、絶縁基体１の凹部１
ｄ周辺部位に位置する配線導体２には半導体素子３の各
電極がボンディングワイヤ４を介して電気的に接続さ
れ、また絶縁基体１の下面に導出される部位は外部電気
回路に電気的に接続される。
【００１７】前記配線導体２はまた融点が２５０℃以下
の低融点金属粉末を相互に溶融接合させて形成される金
属部材と熱硬化性樹脂とで構成されており、各低融点金
属粉末はその各々が相互に接合されているため配線導体
２の電気抵抗は低抵抗となる。
【００１８】尚、前記配線導体２の内部に含有される低
融点金属粉末はその総量が配線導体２の全重量に対し、
７０重量％未満となると低融点金属粉末同士の接合が困
難となって配線導体２の電気抵抗が高くなる傾向にあ
り、また９５重量％を越えると配線導体２を絶縁基体１
に強固に被着させることが困難となる傾向にある。従っ
て、前記配線導体２に含有される低融点金属粉末はその
総量が配線導体２の全重量に対し７０重量％乃至９５重
量％の範囲としておくことが好ましい。
【００１９】かくして上述の配線基板によれば、絶縁基
体１の凹部１ｄ底面に半導体素子３を樹脂等の接着剤を
介して接着固定するとともに半導体素子３の各電極をボ
ンディングワイヤ４を介して配線導体２に電気的に接続
し、しかる後、絶縁基体１の上面に蓋体５を樹脂等から
成る封止材を介して接合させ、絶縁基体１と蓋体５とか
ら成る容器内部に半導体素子３を気密に収容することに
よって製品としての半導体装置が完成する。
【００２０】次に前記半導体素子収納用パッケージに使
用される配線基板の製造方法について図２に基づき説明
する。
【００２１】まず図２（ａ）に示すように３枚の前駆体
シート１１ａ、１１ｂ、１１ｃを準備する。
【００２２】前記３枚の前駆体シート１１ａ、１１ｂ、
１１ｃは無機絶縁物粉末を熱硬化性樹脂前駆体で結合す
ることによって形成されており、例えば粒径が０．１〜
１００μｍの酸化珪素粉末に、ビスフェノールＡ型エポ
キシ樹脂、ノボラック型エポキシ樹脂、グリシジルエス
テル型エポキシ樹脂等のエポキシ樹脂及びアミン系硬化
剤、イミダゾール系硬化剤、酸無水物系硬化剤等の硬化
剤を添加混合してペースト状となし、しかる後、このペ
ーストをシート状になすとともに約２５〜１００℃の温
度で１〜６０分間加熱し、半硬化させることによって製
作される。
【００２３】次に図２（ｂ）に示すように前記３枚の前
駆体シート１１ａ、１１ｂ、１１ｃのうち２枚の前駆体
シート１１ａ、１１ｂに半導体素子３を収容する凹部１
ｄとなる開口Ａ、Ａ’を、２枚の前駆体シート１１ｂ、
１１ｃに配線導体２を引き回すための貫通孔Ｂ、Ｂ’を
各々形成する。
【００２４】前記開口Ａ、Ａ’及び貫通孔Ｂ、Ｂ’は前
駆体シート１１ａ、１１ｂ、１１ｃに従来周知のパンチ
ング加工法を施し、前駆体シート１１ａ、１１ｂ、１１
ｃの各々に所定形状の孔を穿孔することによって形成さ
れる。
【００２５】次に図２（ｃ）に示すように、前記前駆体
シート１１ｂ、１１ｃの上下面及び貫通孔Ｂ、Ｂ’内に
配線導体２となる金属ペースト１２を従来周知のスクリ
ーン印刷法により所定パターンに印刷塗布するとともに
これを約２５〜１００℃の温度で１〜６０分間加熱し半
硬化させることによって製作される。
【００２６】前記金属ペースト１２としては例えば、平
均粒径が０．１μｍ〜５０μｍ程度の鉛ー錫の共晶半田
から成る低融点金属粉末に、ビスフェノールＡ型エポキ
シ樹脂と酸無水物系硬化剤とから成る熱硬化性樹脂前駆
体を添加混合させてペースト状となしたものが使用され
る。
【００２７】尚、前記金属ペースト１２に含有される低
融点金属粉末はその平均粒径が０．１μｍ未満となると
低融点金属粉末が凝集して均一な分散が得られなくな
り、また５０μｍを越えると配線導体２の幅を一般的に
要求される５０μｍ〜２００μｍの範囲とするのが困難
になる傾向にある。従って、前記金属ペースト１２に含
有される低融点金属粉末はその平均粒径を０．１μｍ乃
至５０μｍの範囲としておくことが好ましい。
【００２８】そして最後に前記３枚の前駆体シート１１
ａ、１１ｂ、１１ｃを上下に積層するとともにこれを約
３００℃の温度で約１０秒〜２４時間加熱し、前記金属
ペースト１２中の低融点金属粉末を相互に接合させつつ
前駆体シート１１ａ、１１ｂ、１１ｃの熱硬化性樹脂前
駆体と、前駆体シート１１ｂ、１１ｃに所定パターンに
印刷塗布された金属ペースト１２の熱硬化性樹脂前駆体
とを完全に熱硬化させることによって図１に示すような
絶縁基体１に配線導体２を被着させた半導体素子収納用
パッケージに使用される配線基板が完成する。この場
合、金属ペースト１２のビスフェノールＡ型エポキシ樹
脂と酸無水物系硬化剤とから成る熱硬化性樹脂前駆体は
熱硬化が緩やかで、且つ金属粉末間の溶融接合を促進す
るフラックスとしての効果を有することから低融点金属
粉末の相互接合が完全となり、その結果、配線導体２の
電気抵抗を低抵抗となすことができる。また同時に前記
前駆体シート１１ａ、１１ｂ、１１ｃ及び金属ペースト
１２は熱硬化時に収縮することは殆どなく、従って、得
られる配線基板に変形や寸法にバラツキが発生せず、配
線導体２に断線が招来するこはなく、配線導体２を介し
て半導体素子３等の電極を外部電気回路に確実に電気的
接続することが可能となる。
【００２９】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では本発明
の配線基板を半導体素子を収容する半導体素子収納用パ
ッケージに適用した場合を例に採って説明したが、これ
を混成集積回路基板に適用してもよい。
【００３０】また上述の実施例では３枚の前駆体シート
を積層することによって配線基板を製作したが、１枚や
２枚、あるいは４枚以上の前駆体シートを使用して配線
基板を製作してもよい。
【００３１】
【発明の効果】本発明の配線基板によれば、絶縁基体が
無機絶縁物粉末を靱性に優れる熱硬化性樹脂で結合する
ことによって形成されていることから配線基板同士ある
いは配線基板と半導体装置製作自動ラインの一部とが激
しく衝突しても絶縁基体に欠けや割れ、クラック等が発
生することはない。
【００３２】また本発明の配線基板によればビスフェノ
ールＡ型エポキシ樹脂と酸無水物系硬化剤とから成る熱
硬化性樹脂前駆体に融点が２５０℃以下の金属粉末を添
加混合して成る金属ペーストを熱処理して配線導体とな
す際、ビスフェノールＡ型エポキシ樹脂と酸無水物系硬
化剤とから成る熱硬化性樹脂前駆体は熱硬化が緩やか
で、且つ金属粉末間の溶融接合を促進するフラックスと
しての効果を有することから金属粉末の相互接合が完全
となり、その結果、配線導体の電気抵抗を低抵抗となす
ことができる。
【００３３】更に本発明の配線基板は熱硬化性樹脂前駆
体と無機絶縁物粉末とを混合して成る前駆体シートを準
備する工程と、前記前駆体シートにビスフェノールＡ型
エポキシ樹脂と酸無水物系硬化剤とから成る熱硬化性樹
脂前駆体に融点が２５０℃以下の金属粉末を添加混合し
て成る金属ペーストを所定パターンに印刷する工程と、
前記前駆体シート及び金属ペーストを加熱し、金属ペー
スト中の金属粉末を相互に接合させつつ前記前駆体シー
トの熱硬化性樹脂前駆体及び金属ペーストの硬化性樹脂
前駆体を熱硬化させる工程とにより配線基板を製作する
ことから焼成に伴う不均一な収縮による変形や寸法のば
らつきが発生することはない。
【図面の簡単な説明】
【図１】本発明の配線基板を半導体素子収納用パッケー
ジに適用した場合の一実施例を示す断面図である。
【図２】（ａ）乃至（ｃ）は本発明の配線基板の製造方
法を説明するための各工程毎の断面図である。
【符号の説明】
１・・・・・・・・・・・・・絶縁基体 １ａ、１ｂ、１ｃ・・・・・・絶縁基板 ２・・・・・・・・・・・・・配線導体 １１ａ、１１ｂ、１１ｃ・・・前駆体シート １２・・・・・・・・・・・・金属ペースト
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 1/09 H01L 23/14 H05K 1/03 610 H05K 3/00

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】６０重量％乃至９５重量％の無機絶縁物粉
    末と５重量％乃至４０重量％の熱硬化性樹脂とから成
    り、前記無機絶縁物粉末を前記熱硬化性樹脂の前駆体で
    結合して成る前駆体シートを半硬化させてその複数枚を
    積層して熱硬化させた、前記無機絶縁物粉末を前記熱硬
    化性樹脂により結合した複数枚の絶縁基板を積層して成
    る絶縁基体の前記絶縁基板に、ビスフェノールＡ型エポ
    キシ樹脂と酸無水物系硬化剤とから成る熱硬化性樹脂前
    駆体を熱硬化させて形成される樹脂体中に融点が２５０
    ℃以下の金属粉末が相互に接合されて形成される金属部
    材を含有させて成る配線導体を被着させた配線基板。
  2. 【請求項２】熱硬化性樹脂前駆体と無機絶縁物粉末とを
    混合して成る前駆体シートを準備する工程と、前記前駆
    体シートにビスフェノールＡ型エポキシ樹脂と酸無水物
    系硬化剤とから成る熱硬化性樹脂前駆体に融点が２５０
    ℃以下の金属粉末を添加混合して成る金属ペーストを所
    定パターンに印刷する工程と、前記前駆体シート及び金
    属ペーストを加熱し、金属ペースト中の金属粉末を相互
    に接合させつつ前記前駆体シートの熱硬化性樹脂前駆体
    及び金属ペーストの硬化性樹脂前駆体を熱硬化させる工
    程と、から成ることを特徴とする配線基板の製造方法。
JP24447095A 1995-09-22 1995-09-22 配線基板及びその製造方法 Expired - Fee Related JP3145620B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP24447095A JP3145620B2 (ja) 1995-09-22 1995-09-22 配線基板及びその製造方法
US08/717,119 US5837356A (en) 1995-09-22 1996-09-20 Wiring board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24447095A JP3145620B2 (ja) 1995-09-22 1995-09-22 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0992948A JPH0992948A (ja) 1997-04-04
JP3145620B2 true JP3145620B2 (ja) 2001-03-12

Family

ID=17119140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24447095A Expired - Fee Related JP3145620B2 (ja) 1995-09-22 1995-09-22 配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP3145620B2 (ja)

Also Published As

Publication number Publication date
JPH0992948A (ja) 1997-04-04

Similar Documents

Publication Publication Date Title
JP3145620B2 (ja) 配線基板及びその製造方法
JPH1074858A (ja) 配線基板及びその製造方法
JP3145621B2 (ja) 配線基板及びその製造方法
JP3152852B2 (ja) 配線基板及びその製造方法
JP3301907B2 (ja) 配線基板の製造方法
JP3297572B2 (ja) 配線基板の製造方法
JP3297574B2 (ja) 配線基板及びその製造方法
JP3292644B2 (ja) 配線基板及びその製造方法
JP3292646B2 (ja) 配線基板及びその製造方法
JP3292623B2 (ja) 配線基板及びその製造方法
JP3145619B2 (ja) 配線基板及びその製造方法
JP3292645B2 (ja) 配線基板及びその製造方法
JP3301908B2 (ja) 配線基板及びその製造方法
JP3393747B2 (ja) 配線基板及びその製造方法
JP3292620B2 (ja) 配線基板及びその製造方法
JP3292624B2 (ja) 配線基板及びその製造方法
JP3297576B2 (ja) 配線基板及びその製造方法
JP3393768B2 (ja) 配線基板及びその製造方法
JP3297573B2 (ja) 配線基板及びその製造方法
JP3266508B2 (ja) 配線基板及びその製造方法
JP3297575B2 (ja) 配線基板及びその製造方法
JP3393760B2 (ja) 配線基板及びその製造方法
JP3181019B2 (ja) 配線基板の製造方法
JP3301909B2 (ja) 配線基板及びその製造方法
JP3605235B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090105

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees