JP3289000B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3289000B2 JP3289000B2 JP2000059411A JP2000059411A JP3289000B2 JP 3289000 B2 JP3289000 B2 JP 3289000B2 JP 2000059411 A JP2000059411 A JP 2000059411A JP 2000059411 A JP2000059411 A JP 2000059411A JP 3289000 B2 JP3289000 B2 JP 3289000B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead
- semiconductor device
- manufacturing
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
係わり、特にパッケージの表面に電気特性検査用のテス
トパッドを有する半導体装置の製造方法に関する。
が、実装面から軽量化,小型化,薄型化が要請されてい
る。この結果、組み込まれる電子部品の端子(リード,
ピン)のピッチが狭小化するとともに、端子数も増大し
て多ピン化傾向にある。また、電子部品の製造コスト低
減のために、パッケージ形態としては、材料が安くかつ
生産性が良好な樹脂封止(レジンパッケージ)型半導体
装置が多用されている。レジンパッケージ型半導体装置
としては、金属製のリードフレームを用いるもの、表面
にリードを形成した絶縁性フィルムを用いるもの(TC
P:Tape Carrier Package)等が知られている。
ては、日立評論社発行「日立評論」1992年第3号、平成
4年3月25日発行、P75〜P80に記載されている。この
文献には、より小型・薄型のパッケージとして、TSO
P(Thin Small Outline Package),SSOP(Shrink
Small Outline Package),TQFP(Thin Quad Flat
Package),STZIP(Shrink Thin Zigzag Inline
Package)が開示されている。また、SOP(Small Outli
ne Package)はパッケージの2辺にアウターリードを配
置し、QFP(Quad Flat Package) はパッケージの4辺
にアウターリードを配置した構造となっている。
4年9月号、昭和59年9月1日発行、64頁には、一
般のフラット・パッケージにおける端子形状の種類とし
て、(a)J型リード(Rolled-under)、(b)ガルウ
ィング(Gull-wing)、(c)バットリード(Butt-lead)、
(d)フラットリード(Flat lead)がある旨記載されて
いる。
Report」1993年4月号、同年4月18日発行、P104〜P11
2には、0.3mmピッチQFP実装技術について記載
されている。この文献には、「検査,出荷,梱包,運送
時の危険に対してリード曲げ精度を保証する方法とし
て,・・・保護リング付きQFPが,・・・TPQ(Te
st Pad with QFP)タイプのパッケージがそれぞれ提
案されている。・・・また,TPQの方は,モールド部
の上部と下部の寸法差をつけ,両者の段差部に検査用端
子が配列したパッケージであり,・・・」旨記載されて
いる。また、TPQについては、日経BP社発行「日経
マイクロデバイス」1992年9月号、同年9月1日発行、
P15にも記載されている。この文献には「新構造の欠点
は,実装密度が少し低くなる点である。14mm角パッ
ケージで約14%ピン数が少ない。ただしこの比率はパ
ッケージ寸法が大きくなるほど小さくなる。」旨記載さ
れている。
するために、前記文献にも記載されているように、検査
用端子(テストパッド)をパッケージの表面に設けた半
導体装置(テストパッド付き半導体装置)が開発されて
いる。本発明も前記同様な技術に関するものである。
防止できる半導体装置の製造方法を提供することにあ
る。本発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面からあきらかになる
であろう。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の半導体装置の製
造方法によって製造された半導体装置は、パッケージ
と、このパッケージから突出する複数のリードとを有す
る外観構造の半導体装置であるが、前記リードはパッケ
ージ内の途中で曲がってパッケージ下面(第1の面)の
途中に突出するとともに突出箇所で曲がってパッケージ
の下面に張り付くように延在する構造となっている。ま
た、下面に突出して曲がったリードは下面および外端が
パッケージから露出し、側面部分はパッケージ内に埋設
されている。前記パッケージは単純な矩形体状となり、
パッケージの表裏面(第2の面及び第1の面)はそれぞ
れ平行な面となっている。また、前記リードの外端はパ
ッケージの縁から長く突出することなく略パッケージ縁
まで延在している。この露出するリード部分は外部端子
となるとともに、特性検査用の測定端子ともなってい
る。
よって製造される。即ち、第1の面、第2の面及び側面
を有するパッケージ並びに複数のリードから構成され、
前記第1の面の周縁で前記リードの外端部分が前記第1
の面で露出する半導体装置を製造する方法において、前
記露出したリード外端部分を支え、前記第2の面から前
記第1の面に向かう方向から不要リードフレーム部分を
切断除去する工程を有する。前記リードの外端部分が前
記パッケージの前記側面から突出するように上記不要リ
ードフレーム部分を切断除去する。
製造方法によって製造した半導体装置は、パッケージ内
の裏面の途中からパッケージ外にリードが突出するとと
もに、突出箇所で曲がってパッケージの下面に埋め込む
ように張り付き、かつまたリード先端はパッケージの縁
から長く突出することなくパッケージの縁まで延在して
いることから、リードが他のものに引っ掛かるおそれも
なくリード曲がりが防止できる。また、パッケージの下
面に突出したリードは、突出箇所で曲がってパッケージ
の下面に埋め込むように張り付き、かつ一面を露出させ
る構造となっていることから、外部端子としても測定端
子としても使用できる。
て説明する。図1は本発明の一実施例による半導体装置
の製造方法によって製造された半導体装置(樹脂封止型
半導体装置)を示す断面図、図2は同じく底面図、図3
は本発明の半導体装置の製造に用いられるリードフレー
ムの平面図、図4は同じくリードフレームの断面図、図
5は同じく半導体装置の製造においてチップボンディン
グ,ワイヤボンディングが終了したリードフレームを示
す平面図、図6は同じくワイヤボンディングが終了した
リードフレームの断面図、図7は同じくトランスファモ
ールド状態のリードフレームの断面図、図8は同じくリ
ード切断状態を示す断面図である。
造された半導体装置(樹脂封止型半導体装置)は、図1
および図2に示すように、外観的にはエポキシレジンか
らなるパッケージ1の下面周縁にリード2の外端(外部
端子3)が埋め込まれた形状となっている。前記外部端
子3は、図2に示すように下面(第1の面)がパッケー
ジ1から露出し、実装時の端子や特性検査用の端子(テ
ストパッド)として使用される。パッケージ1は、矩形
体、すなわち偏平体となり、パッケージ1の上面(第2
の面)4と下面5は平行となっている。また、パッケー
ジ1の側面は、前記パッケージ1がトランスファモール
ドで形成されるため、モールド型からパッケージ1が抜
け易くするためにキャビティの側面を傾斜させた結果生
じる斜面となっている。
置し、このタブ6上に半導体チップ7が固定されてい
る。また、前記タブ6の周縁近傍には、リード2の内端
が臨んでいる。そして、このリード2の内端と、前記半
導体チップ7の図示しない電極は、導電性のワイヤ9に
よって電気的に接続されている。前記リード2は、タブ
6(半導体チップ7)の周縁近傍からパッケージ1の周
縁に向かって延在するが、パッケージ1内において途中
でパッケージ1の下面5側に曲がってパッケージ1の下
面5から突出する。また、パッケージ1から突出したリ
ード2は突出箇所で曲がってパッケージの下面に張り付
くように延在する構造となっている。下面5に突出して
曲がったリード2は下面および外端がパッケージから露
出し、側面部分はパッケージ内に埋設されている。この
露出したリード外端部分は、実装用の外部端子3となる
とともに、特性検査用の測定端子(テストパッド)とも
なる。
ついて、図3乃至図8を参照しながら説明する。本発明
の半導体装置の製造においては、図3に示されるような
リードフレーム15が用意される。このリードフレーム
15は、0.15mm〜0.2mmの厚さのFe−Ni
系合金あるいはCu合金等からなる金属板をエッチング
または精密プレスによってパターニングすることによっ
て形成される。リードフレーム15は、複数の単位リー
ドパターンを一方向に直列に並べた形状となっている。
単位リードパターンは、一対の平行に延在する外枠16
と、この一対の外枠16を連結しかつ外枠16に直交す
る方向に延在する一対の内枠17とによって形成される
枠19内に形成されている。この枠19の中央には、矩
形状のタブ(支持体)6が配設されている。また、前記
枠19の四隅からは細いタブ吊りリード20が延在し、
その先端で前記タブ6の四隅をそれぞれ支持している。
17の内側からは、相互に平行となって枠19の中央の
タブ6に向かって複数のリード2が延在している。リー
ドピッチは、たとえば0.3〜0.5mmとなり、リー
ド幅は0.1〜0.15mmとなる。また、前記リード
2の多くは途中で屈曲してその先端をタブ6の近傍に臨
ませている。また、前記リード2の先端部およびタブ6
を含むタブ吊りリード20の先端側は、図4に示すよう
に、屈曲して一段高くなっている。これは、最終的には
リード2の外端部が、パッケージ1の下面5の周縁に張
り付いた構造とするためである。
対して、図5および図6に示すように、チップボンディ
ングおよびワイヤボンディングが行われる。本発明のリ
ードフレームにおいては、図6に示すように、リードフ
レーム15の中央部分は一段高くなっていることから、
チップボンディングやワイヤボンディングの際のリード
フレーム15を支持するテーブル25もこれに対応して
一段高くなり、一段高くなったタブ6やリード2の内端
部分を支えるようになっている。前記タブ6上には、常
用のチップボンディング装置により半導体チップ7が図
示しない接合材を介して固定される。また、常用のワイ
ヤボンディング装置によって、前記半導体チップ7の図
示しない電極と、リード2の内端は導電性のワイヤ9で
それぞれ接続される。
に示すようにトランスファモールド装置のモールド上・
下型26,27に型締めされてモールドされる。モール
ドは前記モールド上・下型26,27によって形成され
たキャビティ29内に図示しないゲートを介してレジン
を注入することによって行われる。リード2の外端部分
がパッケージ1の下面5周縁に露出するようにモールド
するため、モールド上・下型26,27においては、キ
ャビティ29はモールド上型26に設けられる。また、
モールド上型26においては、モールド後、モールド上
型26からパッケージ1が抜け易くなるように、前記キ
ャビティ29の内周壁面30はキャビティ29の開口側
が広くなるような斜面となっている。したがって、形成
されたパッケージ1の周面は、前記キャビティ29の内
周壁面30に対面する斜面となっている。また、前記ト
ランスファモールドにおいて、リードフレーム15の外
枠16および内枠17は、レジンの流出を防止するダム
の役割を果たす。
リードフレーム15において、不要リードフレーム部分
が切断除去され、図1および図2に示されるような半導
体装置が製造される。前記不要リードフレームの切断除
去においては、図8に示すように、ダイ35およびポン
チ36によってリード2やタブ吊りリード20が切断さ
れるが、この切断においてリード2やタブ吊りリード2
0はパッケージ1の付け根部分で切断し、パッケージ1
の周縁からリード2やタブ吊りリード20が突出しない
ようにする。実際には、ポンチ36でパッケージ1の周
縁を切断しないようにパッケージ1の周縁からわずかに
離れた位置でリード切断が行われる。したがって、リー
ド2の外端はパッケージ1の周縁から、たとえば、0.
2mmにも満たない程度突出することになる。しかし、
このような長さのリード突出は、リード外端が他のもの
に引っ掛かって曲がる原因にはなり難い。
よって製造された半導体装置は、パッケージの下面周縁
にリードの外端を張り付けたような構造となり、この外
端は実装時の外部端子(テストパッド)として使用でき
るとともに、特性検査用の測定端子としても使用できる
という効果が得られる。
パッケージの表面にテストパッドを有する構造となる
が、パッケージの表裏面が相互に平行となる単純な矩形
体となるため、パッケージを製造するモールド型は、一
方にキャビティを設ければ良く、モールド型の制作コス
トを安価とすることができるという効果が得られる。
リードの外部端子はパッケージの下面周縁に下面および
外端を露出させる以外は埋め込まれた構造となっている
とともに、パッケージの縁から殆ど突出しないことか
ら、リードの外端が他のものに引っ掛かって曲がるよう
なこともなく、リード曲がりが起き難いという効果が得
られる。
によれば、リード曲がり不良が発生し難い安価な半導体
装置を提供することができるという相乗効果が得られ
る。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記外部端子3は隣合う外部端子3を交互に千鳥状に部
分的に太くして配置して、特性検査用のテストパッドあ
るいは実装端子として使用してもよい。この場合、実装
基板のランドも前記外部端子に対応して千鳥状配列とす
る必要がある。千鳥状配列による接続は、リードピッチ
が狭くなっても、千鳥状の接続部分の間隔は広い状態に
あることから、外部端子3間を半田が繋げてしまう半田
ブリッジなる不良が発生し難くなる効果がある。また、
本発明はパッケージの下面両側縁にそれぞれリードの外
部端子をパッケージから突出させることなく張り付けた
状態で配置する構造としても良い。この半導体装置にお
いてもリード曲がりが起き難いものとなる。また、前記
実施例では、リード2の外部端子3の下面とパッケージ
1の下面5が略同一平面となっているが、外部端子3の
下面がパッケージ1の下面5よりも低い構造であっても
良い。
なされた発明をその背景となった利用分野である半導体
装置の製造技術に適用した場合について説明したが、そ
れに限定されるものではない。本発明は外部端子を有す
る電子部品などに適用できる。
によって製造された半導体装置を示す断面図である。
によって製造された半導体装置を示す底面図である。
フレームの平面図である。
フレームの断面図である。
ディング,ワイヤボンディングが終了したリードフレー
ムを示す平面図である。
ディング装置のテーブル上に載置されたリードフレーム
を示す断面図である。
ァモールド状態のリードフレームを示す断面図である。
びタブ吊りリードを切断する状態を示す断面図である。
面、5…下面、6…タブ、7…半導体チップ、9…ワイ
ヤ、15…リードフレーム、16…外枠、17…内枠、
19…枠、20…タブ吊りリード、25…テーブル、2
6…モールド上型、27…モールド下型、29…キャビ
ティ、30…内周壁面、35…ダイ、36…ポンチ。
Claims (4)
- 【請求項1】 第1の面、第2の面及び側面を有するパ
ッケージ並びに複数のリードを有し、前記第1の面の周
縁で前記リードの外端部分が前記第1の面で露出する半
導体装置を製造する方法において、前記露出したリード
外端部分を支え、前記リードフレームの枠と前記パッケ
ージとの間を前記第2の面から前記第1の面に向かう方
向で不要リードフレーム部分を切断除去する工程を有す
ることを特徴とする半導体装置の製造方法。 - 【請求項2】 第1の面、第2の面及び側面を有するパ
ッケージ並びに複数のリードを有し、前記第1の面の周
縁で前記リードの外端部分が前記第1の面で露出する半
導体装置を製造する方法において、前記露出したリード
外端部分を支え、前記パッケージの周縁からわずかに離
れた位置で前記第2の面から前記第1の面に向かう方向
で不要リードフレーム部分を切断除去する工程を有する
ことを特徴とする半導体装置の製造方法。 - 【請求項3】 第1の面、第2の面及び側面を有する
パッケージ並びに複数のリード、タブ吊りリードを具備
し、前記第1の面の周縁で前記リードの一部分が前記第
1の面で露出し、かつ前記タブ吊りリードの一部分が前
記第1の面で露出する半導体装置を製造する方法であっ
て、前記露出したリードの一部分を支え、前記パッケー
ジの周縁からわずかに離れた位置で前記第2の面から前
記第1の面に向かう方向で不要なリードやタブ吊りリー
ドを切断除去する工程を有することを特徴とする半導体
装置の製造方法。 - 【請求項4】 前記リードの外端部分若しくは一部分が
前記パッケージの側面からわずかに突出するように切断
することを特徴とする請求項1乃至請求項3のいずれか
1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000059411A JP3289000B2 (ja) | 1993-08-09 | 2000-03-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000059411A JP3289000B2 (ja) | 1993-08-09 | 2000-03-03 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05196626A Division JP3136029B2 (ja) | 1993-08-09 | 1993-08-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000269397A JP2000269397A (ja) | 2000-09-29 |
JP3289000B2 true JP3289000B2 (ja) | 2002-06-04 |
Family
ID=18579865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000059411A Expired - Lifetime JP3289000B2 (ja) | 1993-08-09 | 2000-03-03 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3289000B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6879028B2 (en) * | 2003-02-21 | 2005-04-12 | Freescale Semiconductor, Inc. | Multi-die semiconductor package |
-
2000
- 2000-03-03 JP JP2000059411A patent/JP3289000B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000269397A (ja) | 2000-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2875139B2 (ja) | 半導体装置の製造方法 | |
US5250841A (en) | Semiconductor device with test-only leads | |
KR101267148B1 (ko) | 반도체 장치 | |
JPH08222681A (ja) | 樹脂封止型半導体装置 | |
US6448107B1 (en) | Pin indicator for leadless leadframe packages | |
JPH0823042A (ja) | 半導体装置及びその製造方法及びこれに使用される金型 | |
JP3046630B2 (ja) | 半導体集積回路装置 | |
JPH07161876A (ja) | 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型 | |
JP3136029B2 (ja) | 半導体装置 | |
JPH08139257A (ja) | 面実装型半導体装置 | |
JP3289000B2 (ja) | 半導体装置の製造方法 | |
JPH04299851A (ja) | 半導体装置用リードフレーム | |
JP3224224B2 (ja) | 半導体装置の製造方法 | |
JPH06104364A (ja) | リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型 | |
JP2507852B2 (ja) | 半導体装置 | |
JPH0661378A (ja) | 半導体装置 | |
JPH0653399A (ja) | 樹脂封止型半導体装置 | |
JPH11233709A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
JP2504194B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
KR950006435B1 (ko) | 리이드 프레임 | |
KR900001988B1 (ko) | 반도체장치에 사용되는 리이드 프레임 | |
JP2004200719A (ja) | 半導体装置 | |
JP2001077136A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH05243448A (ja) | 集積回路用パッケージ | |
JPH0661412A (ja) | 樹脂封止型半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090315 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100315 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110315 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110315 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20140315 |
|
EXPY | Cancellation because of completion of term |