JPH07161876A - 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型 - Google Patents

半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型

Info

Publication number
JPH07161876A
JPH07161876A JP5310845A JP31084593A JPH07161876A JP H07161876 A JPH07161876 A JP H07161876A JP 5310845 A JP5310845 A JP 5310845A JP 31084593 A JP31084593 A JP 31084593A JP H07161876 A JPH07161876 A JP H07161876A
Authority
JP
Japan
Prior art keywords
lead
integrated circuit
circuit device
semiconductor integrated
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5310845A
Other languages
English (en)
Other versions
JP3151346B2 (ja
Inventor
Norio Kishikawa
範夫 岸川
Ikuo Yoshida
育生 吉田
Tetsuya Hayashida
哲哉 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP31084593A priority Critical patent/JP3151346B2/ja
Priority to TW083111106A priority patent/TW268143B/zh
Priority to DE69419881T priority patent/DE69419881T2/de
Priority to KR1019940033138A priority patent/KR950021459A/ko
Priority to EP94309126A priority patent/EP0657922B1/en
Priority to SG1996004848A priority patent/SG55074A1/en
Priority to CN94112942A priority patent/CN1059053C/zh
Publication of JPH07161876A publication Critical patent/JPH07161876A/ja
Priority to US08/848,566 priority patent/US5885852A/en
Application granted granted Critical
Publication of JP3151346B2 publication Critical patent/JP3151346B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

(57)【要約】 【目的】 テープダム方式のリードフレームをモールド
金型でクランプする際のリード曲がりを防止する。 【構成】 テープダム７を貼り付けたリードフレーム８
を樹脂モールドする際、キャビティの内径寸法が上型１
１ａと下型１１ｂとで異なっているモールド金型を用い
ることにより、上型１１ａの側壁端部と下型１１ｂの側
壁端部との間に寸法のずれを生じさせ、リード５のイン
ナーリード部が上下方向に屈曲するのを防止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置お
よびその製造技術に関し、特に、ＱＦＰ(Quad Flat Pac
kage) のような多ピン、狭ピッチのＬＳＩパッケージに
適用して有効な技術に関する。
【０００２】
【従来の技術】ＬＳＩパッケージの組立てに用いるリー
ドフレームには、ダムバーが設けられている。ダムバー
は、リードの中途部に設けられた部材であり、リードフ
レームに搭載した半導体チップを樹脂モールドする際、
モールド金型に注入された溶融樹脂がリードの隙間から
金型の外部に流出するのを防止する機能を備えている。
このダムバーは、また、リードの変形を防止する支持部
材としての機能も備えている。ダムバーは、半導体チッ
プを樹脂モールドした後、プレスによって切断、除去
（ダムカット）される。
【０００３】ところが、近年、多ピンのＬＳＩパッケー
ジの組立てに用いるリードフレームは、リードの多ピン
化、狭ピッチ化が急速に進行していることから、プレス
によるダムバーの切断が次第に困難になりつつある。
【０００４】そこで、ダムバーをリードと一体に成形す
る手段に代えて、薄い絶縁テープをリードフレームに貼
り付け、これを樹脂モールド時にリード間に圧入させて
ダムバーとして利用する、いわゆるテープダム方式が提
案されている（特開昭５８−２８８４１号公報）。この
テープダム方式によれば、テープが絶縁材で構成されて
いるので樹脂モールド後のダムカットが不要となり、リ
ードの多ピン化、狭ピッチ化を促進させることができ
る。
【０００５】
【発明が解決しようとする課題】図１３は、本発明者が
検討した、テープダム方式のリードフレーム１００がモ
ールド金型に装着されている状態を示している。
【０００６】モールド金型は上型１０１ａと下型１０１
ｂとで構成され、リードフレーム１００は下型１０１ｂ
の上面に位置決めされる。リードフレーム１００は、リ
ード１０２とダイパッド部１０３とで構成されており、
リード１０２の中途部（インナーリード部とアウターリ
ード部との境界部）の片面には、ポリイミド樹脂のよう
な絶縁材からなる薄いテープダム１０４が接着剤によっ
て貼り付けられている。ダイパッド部１０３の上面に接
合された半導体チップ１０５は、ボンディングワイヤ１
０６を介してリード１０２と電気的に接続されている。
【０００７】上記半導体チップ１０５を樹脂モールドす
るには、まず、上型１０１ａと下型１０１ｂとを密着さ
せて型締めを行う。すると、リードフレーム１００の片
面（図１３に示す例では上面）に接着されたテープダム
１０４は、上型１０１ａとリードフレーム１００とに挟
まれて押し潰され、その一部がリード１０２とリード１
０２の隙間に充填される。
【０００８】次に、金型のキャビティ内に溶融樹脂を注
入して半導体チップ１０５をモールドする。このとき、
リード１０２とリード１０２の隙間には、絶縁テープ１
０４が充填されているので、この隙間から溶融樹脂が金
型の外部に流出することはない。
【０００９】その後、リードフレーム１００を金型から
取出してリード１０２に半田メッキ処理を施し、さらに
リードフレーム１００の不要な箇所をプレスで切断、除
去した後、リード１０２を所定の形状に折り曲げること
より、ＬＳＩパッケージが完成する。
【００１０】ところで、ＱＦＰに代表されるＬＳＩパッ
ケージのモールド金型は、前記図１３に示すように、上
型１０１ａと下型１０１ｂの形状が対称になっている。
【００１１】ところが、前記片面テープダム方式のリー
ドフレーム１００をこのようなモールド金型に装着して
型締めを行うと、リード１０２の中途部（インナーリー
ド部とアウターリード部との境界部）は、その下面が直
接下型１０１ｂでクランプされるのに対し、上面はテー
プダム１０４を介して上型１０１ａでクランプされるの
で、図１４に示すように、リード１０２のインナーリー
ド部がテープダム貼り付け面と反対の方向（下方）に屈
曲してしまう。また、テープダム１０４がリードフレー
ム１００の下面に貼り付けてある場合は上方に屈曲す
る。
【００１２】その結果、リード１０２と半導体チップ１
０５とを接続しているボンディングワイヤ１０６が変形
（ワイヤよれ）してワイヤショートを引き起こしたり、
ダイパッド部１０３（および半導体チップ１０５）が傾
いたりするモールド不良が発生する。
【００１３】この場合、テープダム１０４をリードフレ
ーム１００の両面に貼り付ければ、リード１０２の中途
部にも上下両方向から均等な荷重が加わるので、インナ
ーリード部の屈曲は生じないが、この方法では、モール
ド金型を型締めする際、絶縁テープ１０４がリードフレ
ーム１００の上下両方向からリード１０２の隙間に圧入
されるので、狭ピッチのリードフレーム１００の場合
は、リード１０２が横方向に押し広げられて変形してし
まう。
【００１４】本発明の目的は、テープダム方式のリード
フレームをモールド金型でクランプする際のインナーリ
ード曲がりを有効に防止することのできる技術を提供す
ることにある。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、以下の
とおりである。
【００１７】本発明の半導体集積回路装置は、半導体チ
ップを封止した樹脂パッケージ本体の側面に絶縁材から
なるテープダムを設け、前記樹脂パッケージ本体の側面
から外方に延在するリードの上面側と下面側とで前記樹
脂パッケージ本体の外形寸法を異ならせたものである。
【００１８】本発明の半導体集積回路装置の製造方法
は、テープダム方式のリードフレームに搭載した半導体
チップを樹脂モールドする際、キャビティの内径寸法が
上型と下型とで異なっているモールド金型を用いるもの
である。
【００１９】本発明の半導体集積回路装置の製造に用い
るモールド金型は、キャビティの内径寸法を上型と下型
とで異ならせたものである。
【００２０】
【作用】モールド金型に装着されたリードフレームを上
型と下型とでクランプすると、リードの中途部（アウタ
ーリード部とインナーリード部との境界部）は、その下
面が下型でクランプされ、上面は軟質なテープダムを介
して上型にクランプされる。
【００２１】上記した手段によれば、モールド金型のキ
ャビティの内径寸法が上型と下型とで異なっていること
により、上型の側壁端部と下型の側壁端部との間に寸法
のずれが生じるので、リードのインナーリード部が上下
方向に屈曲するのを防止することができる。
【００２２】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【００２３】図１は、本発明の一実施例であるＱＦＰ１
の断面図である。エポキシ系樹脂からなるパッケージ本
体２の内部には、ダイパッド部３、シリコン単結晶から
なる半導体チップ４およびリード５のインナーリード部
が封止されている。半導体チップ４は、例えばエポキシ
樹脂系の接着剤によってダイパッド部３上に接着されて
いる。半導体チップ４とリード５のインナーリード部
は、Ａｕ、ＣｕまたはＡｌからなるボンディングワイヤ
６を介して電気的に接続されている。
【００２４】上記リード５の中途部（インナーリード部
とアウターリード部との境界部）には、一部がパッケー
ジ本体２の内部に封止され、他の一部がパッケージ本体
２の外部に露出したテープダム７が設けられている。こ
のテープダム７は、例えばポリイミド樹脂のような絶縁
材からなる薄いテープで構成され、接着剤によってリー
ド５の上面に貼り付けられている。
【００２５】図１に示すように、本実施例のＱＦＰ１
は、リード５の上面側と下面側とでパッケージ本体２の
外形寸法が異なっている。具体的には、このパッケージ
本体２は、リード５の上面側の外形寸法が下面側のそれ
よりも大きくなっている。
【００２６】上記ＱＦＰ１は、以下の方法で製造され
る。
【００２７】まず、図２に示すようなリードフレーム８
を用意する。このリードフレーム８は、ダイパッド部
３、このダイパッド部３を支持するためにその四隅に一
本ずつ設けられた吊りリード９、ダイパッド部３の周囲
に配置された複数本のリード５、リード５のインナーリ
ード部とアウターリード部との中途部に貼り付けられた
四角枠状のテープダム７、リード５および吊りリード９
を支持する外枠１０により構成されている。リードフレ
ーム８は、４２アロイあるいはＣｕからなり、上記ダイ
パッド部３、リード５、吊りリード９、外枠１０などの
各部材がプレスあるいはエッチングにより一体に成形さ
れてなる。
【００２８】一例として、上記リードフレーム８の板厚
は0.1 mm程度であり、リード２のインナーリード部の幅
は0.１３mm程度、ピッチは0.３mm程度である。また、テ
ープダム７の厚さは５０μm 程度、幅は0.５〜2.０mm程
度であり、テープダム７をリード５に貼り付けている接
着剤層の厚さは２５μm 程度である。
【００２９】次に、図３に示すように、上記リードフレ
ーム８のダイパッド部３に半導体チップ４を接合（ペレ
ットボンディング）し、続いて図４に示すように、リー
ド５と半導体チップ４とをボンディングワイヤ６で電気
的に接続する。
【００３０】次に、図５に示すように、上記リードフレ
ーム８をモールド金型に装着する。このモールド金型は
一対の上型１１ａおよび下型１１ｂで構成されており、
リードフレーム８は下型１１ｂの上面に位置決めされ
る。
【００３１】同図に示すように、このモールド金型は、
キャビティの内径寸法が上型１１ａと下型１１ｂとで異
なっている。具体的には、上型１１ａの内径寸法（ａ）
が下型１１ｂのそれ（ｂ）よりも大きくなっている。
【００３２】次に、図６に示すように、上型１１ａの下
面と下型１１ｂの上面とを密着させて型締めを行う。す
ると、リードフレーム８の上面に接着されているテープ
ダム７は、上型１１ａとリードフレーム８とに挟まれて
押し潰され、一部がリード５とリード５の隙間に圧入さ
れる。
【００３３】このとき、リード５の中途部は、その下面
が下型１１ｂでクランプされ、上面は軟質なテープダム
７を介して上型１１ａでクランプされるが、上型１１ａ
の側壁端部と下型１１ｂの側壁端部との間に寸法のずれ
（図６に示すｘ）が生じているので、リード５のインナ
ーリード部が上方に屈曲することはない。本発明者は、
この寸法のずれ（ｘ）が少なくとも0.３mm程度以上あれ
ば、リード５の屈曲が生じないことを確認している。
【００３４】次に、モールド金型のキャビティ内に溶融
樹脂を注入して半導体チップ４をモールドする。このと
き、リード５とリード５の隙間には、テープダム７が充
填されているので、この隙間から溶融樹脂が金型の外部
に流出することはない。
【００３５】その後、リードフレーム８を金型から取出
すと、図７に示すように、リード５の上面側と下面側と
で外形寸法が異なったパッケージ本体２が得られる。
【００３６】その後、リード５のアウターリード部に半
田メッキ処理を施した後、リードフレーム８の不要な箇
所をプレスで切断、除去し、さらにリード５を所定の形
状に折り曲げることより、前記図１に示したＱＦＰ１が
完成する。また、アウターリード部の折り曲げ方向を上
下逆向きにした場合は、図８に示すようなＱＦＰ１が得
られる。
【００３７】このように、本実施例によれば、テープダ
ム７を貼り付けたリードフレーム８をモールド金型でク
ランプする際のインナーリード曲がりを有効に防止する
ことができるので、信頼性の高いＱＦＰ１を高い歩留り
で製造することができる。
【００３８】本実施例では、リードフレーム８の上面に
テープダム７を貼り付けたものを使用したが、下面にテ
ープダム７を貼り付けたリードフレームを用いて樹脂モ
ールドを行う場合は、上型の側壁の一端から他端までの
寸法を下型のそれよりも小さくしたモールド金型を用い
ることにより、リード５のインナーリード部がテープダ
ム貼り付け面と反対の方向に屈曲するのを防止すること
ができる。なお、テープダム７の貼り付け面は、半導体
チップ４と同一面である必要はなく、用途に応じて半導
体チップ４と同一面あるいは反対面に貼り付ければよ
い。
【００３９】また、本実施例のＱＦＰ１は、パッケージ
本体２の上面側と下面側の外形寸法が異なっているの
で、例えば図９に示すような箇所でリード５にプローブ
１２を当てて電気試験を行うことができる。このように
すると、変形し易いリード５の先端にプローブ１２を当
てなくとも良いので、電気試験時のリード５の変形を確
実に防止することができる。
【００４０】また、図１０に示すように、治具１３を使
ってＱＦＰ１をハンドリングする際、パッケージ本体２
の側面を治具１３で掴むことが容易になるので、ＱＦＰ
１のハンドリングや搬送が便利になる。
【００４１】また、図１１に示すように、リード５をＪ
字状に折り曲げる場合、パッケージ本体２の外形寸法が
小さくなっている方向に折り曲げると、これとは逆の方
向に折り曲げた場合に比べてリード５の横方向への張り
出し量を少なくすることができるので、ＱＦＰ１の実装
面積を小さくすることができる。
【００４２】また、図１２に示すように、パッケージ本
体２の上面に放熱板１４を取り付けることにより、半導
体チップ４の熱をダイパッド部３を介して放熱板１４に
逃がすことができるので、熱抵抗の小さいＱＦＰ１を提
供することができる。
【００４３】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４４】前記実施例ではＱＦＰの製造に適用した場
合について説明したが、本発明は、テープダム方式のリ
ードフレームを用いて組み立てられる各種ＬＳＩパッケ
ージに適用することができる。
【００４５】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００４６】テープダム方式のリードフレームに搭載し
た半導体チップを樹脂モールドする際、キャビティの内
径寸法が上型と下型とで異なっているモールド金型を用
いることにより、リードフレームをモールド金型でクラ
ンプする際のインナーリード曲がりを有効に防止するこ
とができる。
【００４７】また、上記の方法で得られたＬＳＩパッケ
ージは、パッケージ本体の上面側と下面側の外形寸法が
異なっているので、パッケージ本体の側面でリードにプ
ローブを当てることが可能となり、電気試験時のリード
の変形を確実に防止することができる。
【００４８】また、治具を使ってＬＳＩパッケージをハ
ンドリングする際、パッケージ本体の側面を治具で掴む
ことが容易になるので、ＬＳＩパッケージのハンドリン
グや搬送が便利になる。
【００４９】また、リードをＪ字状に折り曲げる場合、
パッケージ本体の外形寸法が小さくなっている方向に折
り曲げることにより、ＬＳＩパッケージの実装面積を小
さくすることができる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体集積回路装置の
断面図である。
【図２】本発明の一実施例である半導体集積回路装置の
製造方法を示すリードフレームの斜視図である。
【図３】本発明の一実施例である半導体集積回路装置の
製造方法を示すリードフレームの斜視図である。
【図４】本発明の一実施例である半導体集積回路装置の
製造方法を示すリードフレームの平面図である。
【図５】本発明の一実施例である半導体集積回路装置の
製造方法を示すリードフレームの断面図である。
【図６】本発明の一実施例である半導体集積回路装置の
製造方法を示すリードフレームの断面図である。
【図７】本発明の一実施例である半導体集積回路装置の
製造方法を示すリードフレームの断面図である。
【図８】本発明の他の実施例である半導体集積回路装置
の断面図である。
【図９】電気試験を行っている状態を示す半導体集積回
路装置の断面図である。
【図１０】ハンドリングを行っている状態を示す半導体
集積回路装置の断面図である。
【図１１】本発明の他の実施例である半導体集積回路装
置の断面図である。
【図１２】本発明の他の実施例である半導体集積回路装
置の断面図である。
【図１３】本発明者が検討した半導体集積回路装置の製
造方法を示すリードフレームの断面図である。
【図１４】本発明者が検討した半導体集積回路装置の製
造方法を示すリードフレームの断面図である。
【符号の説明】
１ ＱＦＰ ２ パッケージ本体 ３ ダイパッド部 ４ 半導体チップ ５ リード ６ ボンディングワイヤ ７ テープダム ８ リードフレーム ９ 吊りリード １０ 外枠 １１ａ 上型 １１ｂ 下型 １２ プローブ １３ 治具 １４ 放熱板 １００ リードフレーム １０１ａ 上型 １０１ｂ 下型 １０２ リード １０３ ダイパッド部 １０４ テープダム １０５ 半導体チップ １０６ ボンディングワイヤ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｊ Ｙ // Ｂ２９Ｌ 31:34

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを封止した樹脂パッケージ
    本体の側面に絶縁材からなるテープダムを設けた半導体
    集積回路装置であって、前記樹脂パッケージ本体の側面
    から外方に延在するリードの上面側と下面側とで前記樹
    脂パッケージ本体の外形寸法を異ならせたことを特徴と
    する半導体集積回路装置。
  2. 【請求項２】 テープダム貼付け面側の前記樹脂パッケ
    ージ本体の外形寸法を他面側のそれよりも大きくしたこ
    とを特徴とする請求項１記載の半導体集積回路装置。
  3. 【請求項３】 前記樹脂パッケージ本体の側面における
    前記リードの上面側と下面側との段差を0.３mm以上にし
    たことを特徴とする請求項１または２記載の半導体集積
    回路装置。
  4. 【請求項４】 前記樹脂パッケージ本体の外形寸法の小
    さい面側で前記リードをＪ字状に折り曲げたことを特徴
    とする請求項１、２または３記載の半導体集積回路装
    置。
  5. 【請求項５】 ＱＦＰであることを特徴とする請求項
    １、２、３または４記載の半導体集積回路装置。
  6. 【請求項６】 片面にテープダムを貼り付けたリードフ
    レームに搭載された半導体チップを樹脂モールドする
    際、キャビティの内径寸法が上型と下型とで異なってい
    るモールド金型を用いることを特徴とする半導体集積回
    路装置の製造方法。
  7. 【請求項７】 請求項１、２、３、４または５記載の半
    導体集積回路装置の製造に用いるモールド金型であっ
    て、キャビティの内径寸法が上型と下型とで異なってい
    ることを特徴とするモールド金型。
JP31084593A 1993-12-10 1993-12-10 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型 Expired - Lifetime JP3151346B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP31084593A JP3151346B2 (ja) 1993-12-10 1993-12-10 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
TW083111106A TW268143B (ja) 1993-12-10 1994-11-29
KR1019940033138A KR950021459A (ko) 1993-12-10 1994-12-07 측면에 플랜지를 가진 패케지 반도체장치 및 그 제조방법
EP94309126A EP0657922B1 (en) 1993-12-10 1994-12-07 A packaged semiconductor device and method of its manufacture
DE69419881T DE69419881T2 (de) 1993-12-10 1994-12-07 Verpackte Halbeiteranordnung und deren Herstellungsverfahren
SG1996004848A SG55074A1 (en) 1993-12-10 1994-12-07 A packaged semiconductor device and method of its manufacture
CN94112942A CN1059053C (zh) 1993-12-10 1994-12-09 侧面有凸缘的密封式半导体器件及其制造方法
US08/848,566 US5885852A (en) 1993-12-10 1997-04-28 Packaged semiconductor device having a flange at its side surface and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31084593A JP3151346B2 (ja) 1993-12-10 1993-12-10 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型

Publications (2)

Publication Number Publication Date
JPH07161876A true JPH07161876A (ja) 1995-06-23
JP3151346B2 JP3151346B2 (ja) 2001-04-03

Family

ID=18010087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31084593A Expired - Lifetime JP3151346B2 (ja) 1993-12-10 1993-12-10 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型

Country Status (8)

Country Link
US (1) US5885852A (ja)
EP (1) EP0657922B1 (ja)
JP (1) JP3151346B2 (ja)
KR (1) KR950021459A (ja)
CN (1) CN1059053C (ja)
DE (1) DE69419881T2 (ja)
SG (1) SG55074A1 (ja)
TW (1) TW268143B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033934A (en) * 1997-12-09 2000-03-07 Orient Semiconductor Electronics Ltd. Semiconductor chip fabrication method and apparatus therefor
KR100751826B1 (ko) * 1998-03-20 2007-08-23 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
US6426565B1 (en) 2000-03-22 2002-07-30 International Business Machines Corporation Electronic package and method of making same
US6355502B1 (en) * 2000-04-25 2002-03-12 National Science Council Semiconductor package and method for making the same
US6395998B1 (en) 2000-09-13 2002-05-28 International Business Machines Corporation Electronic package having an adhesive retaining cavity
JP3722058B2 (ja) * 2001-12-07 2005-11-30 ヤマハ株式会社 半導体素子の製造方法及び製造装置
US20030176022A1 (en) * 2002-03-13 2003-09-18 Kurt Waldner Tool and method for welding to IC frames
CN100378937C (zh) * 2002-05-31 2008-04-02 威宇科技测试封装有限公司 利用焊线技术在芯片上布线的方法
JP5333402B2 (ja) * 2010-10-06 2013-11-06 三菱電機株式会社 半導体装置の製造方法
CN103715163B (zh) * 2013-12-31 2017-01-04 日月光封装测试(上海)有限公司 引线框架及半导体封装
CN106182581A (zh) * 2016-07-25 2016-12-07 胡小庆 一种电子芯片的制备方法及电子芯片

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5828841A (ja) * 1981-08-14 1983-02-19 Toshiba Corp 樹脂封止型半導体装置の製造方法
JPS595651A (ja) * 1982-07-01 1984-01-12 Fujitsu Ltd 樹脂封止型半導体装置およびその製造方法
JPS60241246A (ja) * 1984-05-16 1985-11-30 Hitachi Micro Comput Eng Ltd リ−ド固定治具
JPS6151933A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd 半導体装置の製法
JPS63107152A (ja) * 1986-10-24 1988-05-12 Hitachi Ltd 樹脂封止型電子部品
JPS63131557A (ja) * 1986-11-21 1988-06-03 Hitachi Ltd レジン封止型半導体装置用リ−ドフレ−ム及びレジン封止型半導体装置
JPS63138743A (ja) * 1986-12-01 1988-06-10 Nec Corp 半導体装置の製造方法
JPH01206652A (ja) * 1988-02-15 1989-08-18 Hitachi Ltd 半導体装置
JPH01286343A (ja) * 1988-05-12 1989-11-17 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH0245961A (ja) * 1988-08-06 1990-02-15 Mitsubishi Electric Corp 半導体集積回路装置
JPH02280360A (ja) * 1989-04-20 1990-11-16 Mitsubishi Electric Corp 半導体パッケージ
JPH03194956A (ja) * 1989-12-22 1991-08-26 Nec Corp 表面実装型モールド封止半導体装置
JPH04316359A (ja) * 1991-04-16 1992-11-06 Matsushita Electron Corp リードフレーム及びそれを用いた半導体装置の製造方法
EP0689241A2 (en) * 1991-10-17 1995-12-27 Fujitsu Limited Carrier for carrying semiconductor device
JPH05136310A (ja) * 1991-11-12 1993-06-01 Nec Kyushu Ltd Ｉｃのリードフレーム
JPH05226552A (ja) * 1992-02-18 1993-09-03 Mitsubishi Electric Corp 樹脂封止型半導体装置用リードフレーム
JPH05243448A (ja) * 1992-02-28 1993-09-21 Nec Kyushu Ltd 集積回路用パッケージ

Also Published As

Publication number Publication date
EP0657922B1 (en) 1999-08-04
US5885852A (en) 1999-03-23
TW268143B (ja) 1996-01-11
KR950021459A (ko) 1995-07-26
DE69419881T2 (de) 2000-03-16
JP3151346B2 (ja) 2001-04-03
CN1059053C (zh) 2000-11-29
EP0657922A1 (en) 1995-06-14
CN1107256A (zh) 1995-08-23
SG55074A1 (en) 1998-12-21
DE69419881D1 (de) 1999-09-09

Similar Documents

Publication Publication Date Title
JP2891607B2 (ja) 半導体集積回路装置の製造方法
US6268647B1 (en) Electronic component with an insulating coating
US6133068A (en) Increasing the gap between a lead frame and a semiconductor die
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
US5824569A (en) Semiconductor device having ball-bonded pads
US6198163B1 (en) Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
JPH1131776A (ja) 半導体チップパッケージ
US6340837B1 (en) Semiconductor device and method of fabricating the same
US7372129B2 (en) Two die semiconductor assembly and system including same
US4951120A (en) Lead frame and semiconductor device using the same
US5559364A (en) Leadframe
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
JP3638750B2 (ja) 半導体装置
JPS60167454A (ja) 半導体装置
CN107305879B (zh) 半导体器件及相应的方法
JP3497775B2 (ja) 半導体装置
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JP3510520B2 (ja) 半導体パッケージ及びその製造方法
JP2005311099A (ja) 半導体装置及びその製造方法
JPH0870082A (ja) 半導体集積回路装置およびその製造方法ならびにリードフレーム
EP1381084A1 (en) Semiconductor device and method of its fabrication
JP3251436B2 (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH0837274A (ja) リードフレーム、それを用いた半導体集積回路装置およびその製造方法
JPH08130286A (ja) 半導体装置
JP2004200719A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100119

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140119

Year of fee payment: 13

EXPY Cancellation because of completion of term