JP4207749B2 - 半導体装置の配線構造及びその製造方法 - Google Patents
半導体装置の配線構造及びその製造方法 Download PDFInfo
- Publication number
- JP4207749B2 JP4207749B2 JP2003367951A JP2003367951A JP4207749B2 JP 4207749 B2 JP4207749 B2 JP 4207749B2 JP 2003367951 A JP2003367951 A JP 2003367951A JP 2003367951 A JP2003367951 A JP 2003367951A JP 4207749 B2 JP4207749 B2 JP 4207749B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- cap
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
- H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
〔構造〕
図10は、本発明の第1実施形態に係る配線構造の断面図である。この配線構造は、第1の絶縁膜101と、複数のバリア膜103と、複数の配線膜105と、複数のキャップ膜106と、第2の絶縁膜107と、を備えている。絶縁膜101には複数の溝部102が形成されている。また、絶縁膜101は、隣接する溝部102の間に水平方向の上面としての界面101aを有している。配線膜105は、絶縁膜101の溝部102ごとに界面101aよりも凸状に突出して形成されている。バリア膜103は、配線膜105の底面に形成されるとともに、配線膜105の側面において界面101aより上方まで形成されている。キャップ膜106は、少なくとも配線膜105の上面に形成されており、溝部102ごとに分離されている。絶縁膜107は、キャップ膜106及び絶縁膜101上に形成されている。
以下、配線構造の製造方法を図1から図9を参照して説明する。
本実施形態に係る配線構造によれば、配線膜105及びバリア膜103が溝部102よりも凸状に突出するように形成されており、配線材料Cuのリーク源となる配線膜105の上面105aの縁部と、配線材料によるリーク電流のパスとなる界面101aとが上下方向に離れているので、配線材料Cuが配線膜105からリークしたとしてもリーク電流のパスとなる界面101aに到達し難く、配線材料Cuの拡散を抑制することができる。
〔構造〕
図12は、参考例に係る配線構造の断面図である。この配線構造は、第1の絶縁膜101と、複数のバリア膜103と、複数の配線膜105と、複数のキャップ膜201と、第2の絶縁膜202とを備えている。絶縁膜101には複数の溝部102が形成されている。また、絶縁膜101は、隣接する溝部102の間に水平方向の上面としての界面101aを有している。配線膜105は、絶縁膜101の溝部102ごとに界面101aよりも凸状に突出して形成されている。バリア膜103は、配線膜105の底面に形成されるとともに、配線膜105の側面において界面101aより上方まで形成されている。キャップ膜201は、配線膜105及びバリア膜103の上記界面101aよりも突出した部分に選択的に形成されている。絶縁膜107は、キャップ膜201及び絶縁膜101上に形成されている。
以下、参考例に係る配線構造の製造方法を図11及び図12を参照して説明する。
本実施形態に係る配線構造では、第1実施形態と同様に、配線材料Cuのリーク源である配線膜105の上面と、リーク電流のパスとなる界面101aとが上下方向に分離されているため、配線材料Cuが配線膜105からリークしたとしてもリーク電流のパスとなる界面101aに到達し難く、配線材料Cuの拡散を抑制することができる。
本実施形態に係る半導体装置の配線構造では、本発明の別の目的を解決することを目的とする。即ち、背景技術において特許文献5及び6に記載したようなCu配線構造では、第1絶縁膜の上面がCu配線膜の上面よりも低くなるように第1絶縁膜を薄膜化する際にCu配線膜の一部が除去されてしまう虞があり、配線抵抗がばらつく原因となる。そこで、半導体装置の配線構造において、配線材料の拡散を防止することにより配線の絶縁耐性を向上させるとともに、配線膜の抵抗のばらつきを抑制することを目的とする。
図17は、本発明の第2実施形態に係る配線構造の断面図である。この配線構造は、複数の突起部302が形成された第1の絶縁膜101と、複数のバリア膜103と、複数の配線膜105と、複数の第1のキャップ膜301と、複数の第2のキャップ膜303と、第2の絶縁膜304とを備えている。
以下、第2実施形態に係る配線構造の製造方法を図13乃至図17を参照して説明する。
本実施形態に係る配線構造でも、配線材料Cuのリーク源となる配線膜105の上面105aの縁部と、配線材料によるリーク電流のパスとなる界面101aとが上下方向に離れているので、配線材料Cuが配線膜105からリークしたとしてもリーク電流のパスとなる界面101aに到達し難く、配線材料Cuの拡散を抑制することにより、配線の絶縁耐性を向上させることができる。
本実施形態に係る半導体装置の配線構造でも、第2実施形態と同様に、配線材料の拡散を防止することにより配線の絶縁耐性を向上させるとともに、配線膜の抵抗のばらつきを抑制することを目的とする。
101a 第1の絶縁膜の界面
102 溝部
103 バリア膜
104 Cuシード膜
105 配線膜
105a 配線膜の上面
106、201、301、303 キャップ膜
107、202、304 第2の絶縁膜
302 突起部
Claims (24)
- 複数の溝部が形成されており、隣接する溝部の間に水平方向の界面を有する第1絶縁膜と、
前記第1絶縁膜の溝部ごとに前記界面よりも突出して形成された複数の配線膜と、
前記配線膜の底面に形成されるとともに、前記配線膜の側面において前記界面より上方まで形成されている複数のバリア膜と、
前記界面よりも突出した部分において前記配線膜の上面及び前記バリア膜の側面に形成されるとともに、前記配線膜の上面から前記第1絶縁膜の界面上にかけて延在して形成されており、前記溝部ごとに前記界面上で分離されている複数のキャップ膜と、
を備えることを特徴とする半導体装置の配線構造。 - 前記キャップ膜は、SixNy、SixCy、SixOyNz又はSixCyを主成分とする絶縁膜であることを特徴とする、請求項1に記載の半導体装置の配線構造。
- 前記キャップ膜は、TaxNy、Ta又はTaxSiyNzからなる金属膜であることを特徴とする、請求項1に記載の半導体装置の配線構造。
- 前記キャップ膜は、TixNy又はTixSiyNzからなる金属膜であることを特徴とする、請求項1に記載の半導体装置の配線構造。
- 前記キャップ膜は、WxNyまたはWxSiyNzからなる金属膜であることを特徴とする、請求項1に記載の半導体装置の配線構造。
- 前記キャップ膜は、Wを主成分とする金属膜であることを特徴とする、請求項1に記載の半導体装置の配線構造。
- 溝部が形成された突起部を複数有するとともに、前記突起部の間に水平方向の界面を有する第1絶縁膜であって、前記突起部が前記界面よりも上方に突出して形成されるとともに、前記突起部の上面に前記溝部が形成されている第1絶縁膜と、
前記溝部にバリア膜を介して埋め込まれた複数の配線膜と、
前記突起部及び前記配線膜の上面に形成された複数の第1キャップ膜と、
前記第1キャップ膜及び前記第1絶縁膜上に形成され、前記突起部ごとに前記界面上で分離されている複数の第2キャップ膜と、
を備えることを特徴とする半導体装置の配線構造。 - 前記配線膜及び前記バリア膜の上面は前記溝部の上端に一致することを特徴とする、請求項7に記載の半導体装置の配線構造。
- 前記突起部は、前記第1キャップ膜をマスクとして第1絶縁膜をエッチングすることにより形成され、前記第1キャップ膜は、前記突起部の上面の形状に一致していることを特徴とする、請求項8に記載の半導体装置の配線構造。
- 前記第1キャップ膜は、TaxNy、Ta又はTaxSiyNzからなることを特徴とする、請求項9に記載の半導体装置の配線構造。
- 前記第1キャップ膜は、TixNy又はTixSiyNzからなる金属膜であることを特徴とする、請求項9に記載の半導体装置の配線構造。
- 前記第1キャップ膜は、WxNyまたはWxSiyNzからなる金属膜であることを特徴とする、請求項9に記載の半導体装置の配線構造。
- 前記第1キャップ膜は、SixNy、SixOyNz、SixCy又はSixCyを主成分とする絶縁膜であることを特徴とする、請求項9に記載の半導体装置の配線構造。
- 第1絶縁膜上に複数の溝部を形成するステップと、
前記第1絶縁膜上にバリア膜及び配線膜を順に形成するステップと、
前記第1絶縁膜が露出するまで前記配線膜及びバリア膜を平坦化して、前記溝部内にのみ前記配線膜及び前記バリア膜を残すステップと、
前記第1絶縁膜を薄膜化して、前記配線膜及び前記バリア膜を前記第1絶縁膜の界面よりも突出させるステップと、
前記第1絶縁膜を薄膜化した後、前記界面よりも突出した部分において前記配線膜の上面及び前記バリア膜の側面に形成されるとともに、前記配線膜の上面から前記第1絶縁膜の界面上にかけて延在して形成されており、前記溝部ごとに前記界面上で分離されたキャップ膜を形成するステップと、
をこの順で含むことを特徴とする半導体装置の配線構造の製造方法。 - 前記配線膜及びバリア膜を平坦化するステップは、
前記バリア膜をストッパーとして前記配線膜を研磨するステップと、
前記第1絶縁膜をストッパーとして前記配線膜及び前記バリア膜を研磨するステップと、を含むことを特徴とする請求項14に記載の半導体装置の配線構造の製造方法。 - 前記キャップ膜を形成するステップは、
前記第1絶縁膜を薄膜化した後、全面にキャップ膜を形成するステップと、
前記溝部の間において前記キャップ膜の一部を除去して、前記キャップ膜を前記溝部ごとに分離するステップと、
を含むことを特徴とする請求項14に記載の半導体装置の配線構造の製造方法。 - 前記キャップ膜はタングステンWであることを特徴とする、請求項14に記載の半導体装置の配線構造の製造方法。
- 溝部が形成された突起部を複数有するとともに、前記突起部の間に水平方向の界面を有する第1絶縁膜であって、前記突起部が前記界面よりも上方に突出して形成されるとともに、前記突起部の上面に前記溝部が形成されている第1絶縁膜と、
前記溝部にバリア膜を介して埋め込まれた複数の配線膜と、
前記突起部及び前記配線膜の上面に形成された複数の第1キャップ膜と、
前記第1キャップ膜及び前記第1絶縁膜上に形成された第2キャップ膜と、
を備えることを特徴とする半導体装置の配線構造。 - 前記配線膜及び前記バリア膜の上面は前記溝部の上端に一致することを特徴とする、請求項18に記載の半導体装置の配線構造。
- 前記突起部は、前記第1キャップ膜をマスクとして第1絶縁膜をエッチングすることにより形成され、前記第1キャップ膜は、前記突起部の上面の形状に一致していることを特徴とする、請求項18に記載の半導体装置の配線構造。
- 前記第1キャップ膜は、TaxNy、Ta又はTaxSiyNzからなる金属膜であることを特徴とする、請求項20に記載の半導体装置の配線構造。
- 前記第1キャップ膜は、TixNy又はTixSiyNzからなる金属膜であることを特徴とする、請求項20に記載の半導体装置の配線構造。
- 前記第1キャップ膜は、WxNyまたはWxSiyNzからなる金属膜であることを特徴とする、請求項20に記載の半導体装置の配線構造。
- 前記第2キャップ膜は、SixNy、SixOyNz、SixCy又はSixCyを主成分とする絶縁膜であることを特徴とする、請求項20に記載の半導体装置の配線構造。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003367951A JP4207749B2 (ja) | 2003-10-28 | 2003-10-28 | 半導体装置の配線構造及びその製造方法 |
US10/766,739 US20050087872A1 (en) | 2003-10-28 | 2004-01-29 | Wiring structure of semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003367951A JP4207749B2 (ja) | 2003-10-28 | 2003-10-28 | 半導体装置の配線構造及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005136003A JP2005136003A (ja) | 2005-05-26 |
JP4207749B2 true JP4207749B2 (ja) | 2009-01-14 |
Family
ID=34510323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003367951A Expired - Fee Related JP4207749B2 (ja) | 2003-10-28 | 2003-10-28 | 半導体装置の配線構造及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050087872A1 (ja) |
JP (1) | JP4207749B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3647853B1 (ja) * | 2003-10-24 | 2005-05-18 | 沖電気工業株式会社 | 半導体装置の配線構造及びその製造方法 |
US7105445B2 (en) * | 2005-01-14 | 2006-09-12 | International Business Machines Corporation | Interconnect structures with encasing cap and methods of making thereof |
TW200735274A (en) * | 2005-12-29 | 2007-09-16 | Koninkl Philips Electronics Nv | Reliability improvement of metal-interconnect structure by capping spacers |
JP2007311560A (ja) * | 2006-05-18 | 2007-11-29 | Toshiba Corp | 半導体装置 |
JP4646993B2 (ja) | 2008-02-27 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
DE102009039416A1 (de) * | 2009-08-31 | 2011-03-17 | Globalfoundries Dresden Module One Llc & Co. Kg | Abgesenktes Zwischenschichtdielektrikum in einer Metallisierungsstruktur eines Halbleiterbauelements |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4910580A (en) * | 1987-08-27 | 1990-03-20 | Siemens Aktiengesellschaft | Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy |
JPH01302842A (ja) * | 1988-05-31 | 1989-12-06 | Nec Corp | 多層配線構造の半導体装置 |
US4933743A (en) * | 1989-03-11 | 1990-06-12 | Fairchild Semiconductor Corporation | High performance interconnect system for an integrated circuit |
JP2867934B2 (ja) * | 1996-01-04 | 1999-03-10 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP3285509B2 (ja) * | 1997-03-18 | 2002-05-27 | 三菱電機株式会社 | 半導体装置 |
JP3277855B2 (ja) * | 1997-08-27 | 2002-04-22 | ヤマハ株式会社 | 半導体装置の配線形成方法 |
US6153523A (en) * | 1998-12-09 | 2000-11-28 | Advanced Micro Devices, Inc. | Method of forming high density capping layers for copper interconnects with improved adhesion |
JP3519632B2 (ja) * | 1999-03-11 | 2004-04-19 | 株式会社東芝 | 半導体装置の製造方法 |
US6465345B1 (en) * | 1999-05-28 | 2002-10-15 | Advanced Micro Devices, Inc. | Prevention of inter-channel current leakage in semiconductors |
US6329701B1 (en) * | 1999-10-04 | 2001-12-11 | Advanced Micro Devices, Inc. | Semiconductor device comprising copper interconnects with reduced in-line diffusion |
US6261952B1 (en) * | 1999-10-04 | 2001-07-17 | Advanced Micro Devices, Inc. | Method of forming copper interconnects with reduced in-line diffusion |
US6274499B1 (en) * | 1999-11-19 | 2001-08-14 | Chartered Semiconductor Manufacturing Ltd. | Method to avoid copper contamination during copper etching and CMP |
JP4055319B2 (ja) * | 2000-02-18 | 2008-03-05 | ソニー株式会社 | 半導体装置の製造方法 |
JP4342075B2 (ja) * | 2000-03-28 | 2009-10-14 | 株式会社東芝 | 半導体装置およびその製造方法 |
US6380084B1 (en) * | 2000-10-02 | 2002-04-30 | Chartered Semiconductor Manufacturing Inc. | Method to form high performance copper damascene interconnects by de-coupling via and metal line filling |
US6674170B1 (en) * | 2000-12-18 | 2004-01-06 | Advanced Micro Devices, Inc. | Barrier metal oxide interconnect cap in integrated circuits |
US6680514B1 (en) * | 2000-12-20 | 2004-01-20 | International Business Machines Corporation | Contact capping local interconnect |
KR100385951B1 (ko) * | 2001-01-17 | 2003-06-02 | 삼성전자주식회사 | 다중층의 스토리지 노드 콘택 플러그를 갖는 반도체메모리 소자 및 그 제조방법 |
US7008871B2 (en) * | 2003-07-03 | 2006-03-07 | International Business Machines Corporation | Selective capping of copper wiring |
US6958291B2 (en) * | 2003-09-04 | 2005-10-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect with composite barrier layers and method for fabricating the same |
JP3647853B1 (ja) * | 2003-10-24 | 2005-05-18 | 沖電気工業株式会社 | 半導体装置の配線構造及びその製造方法 |
-
2003
- 2003-10-28 JP JP2003367951A patent/JP4207749B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-29 US US10/766,739 patent/US20050087872A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2005136003A (ja) | 2005-05-26 |
US20050087872A1 (en) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3647853B1 (ja) | 半導体装置の配線構造及びその製造方法 | |
US11139235B2 (en) | Semiconductor device and manufacturing method thereof | |
KR101018187B1 (ko) | 더미 구조물들을 사용하여 트렌치 또는 비아를 구비한 웨이퍼 상의 금속층을 전해연마하는 방법 | |
USRE41935E1 (en) | Method for preventing low-k dielectric layer cracking in multi-layered dual damascene metallization layers | |
US6967157B2 (en) | Method of forming buried wiring in semiconductor device | |
TWI326903B (en) | Method of manufacturing semiconductor device | |
US7208404B2 (en) | Method to reduce Rs pattern dependence effect | |
US7071100B2 (en) | Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process | |
US7109557B2 (en) | Sacrificial dielectric planarization layer | |
KR100899060B1 (ko) | 평탄화 방법 및 전해 연마의 조합을 이용한 반도체 구조형성 방법 | |
JP4207749B2 (ja) | 半導体装置の配線構造及びその製造方法 | |
US6599838B1 (en) | Method for forming metal filled semiconductor features to improve a subsequent metal CMP process | |
JP4540504B2 (ja) | 半導体装置の製造方法 | |
JP4238815B2 (ja) | 半導体装置の配線構造及びその製造方法 | |
JP2001284355A (ja) | 半導体装置およびその製造方法 | |
KR20030002137A (ko) | 구리를 사용한 대머신 금속배선 형성 방법 | |
KR20080022872A (ko) | 반도체 소자의 구리 금속배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081013 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |