JP3063165B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3063165B2 JP3063165B2 JP2400176A JP40017690A JP3063165B2 JP 3063165 B2 JP3063165 B2 JP 3063165B2 JP 2400176 A JP2400176 A JP 2400176A JP 40017690 A JP40017690 A JP 40017690A JP 3063165 B2 JP3063165 B2 JP 3063165B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- conductor layer
- insulating film
- tungsten
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
半導体装置におけるコンタクトホールの構造に関する。
半導体装置におけるコンタクトホールの構造に関する。
【０００２】
【従来の技術】図８に示すように、一般に、シリコン基
板３０１表面に形成された拡散層（図示せず）と配線で
あるところのタングステン配線３０５とは接続穴である
コンタクトホール３１０を介して接続されている。シリ
コン基板３０１上には酸化膜３０１，平坦化に優れたＢ
ＰＳＧ等の層間膜３０２が設けられ、所定領域の層間膜
３０２及び酸化膜３０１を開口することによりコンタク
トホール３１０が形成されている。コンタクトホール３
１０底面のシリコン基板３０１表面，及び層間膜３０２
表面には、タングステン配線３０５等の配線と下地との
密着性を増強するための窒化チタン（ＴｉＮ）等からな
る接着層（以後、アドヒージョン層と記す）３０４ａ，
３０４ｂが形成されている。タングステン配線３０５
は、６弗化タングステン（ＷＦ6 ）ガスの水素（Ｈ2 ）
ガスによる還元反応により形成される。
板３０１表面に形成された拡散層（図示せず）と配線で
あるところのタングステン配線３０５とは接続穴である
コンタクトホール３１０を介して接続されている。シリ
コン基板３０１上には酸化膜３０１，平坦化に優れたＢ
ＰＳＧ等の層間膜３０２が設けられ、所定領域の層間膜
３０２及び酸化膜３０１を開口することによりコンタク
トホール３１０が形成されている。コンタクトホール３
１０底面のシリコン基板３０１表面，及び層間膜３０２
表面には、タングステン配線３０５等の配線と下地との
密着性を増強するための窒化チタン（ＴｉＮ）等からな
る接着層（以後、アドヒージョン層と記す）３０４ａ，
３０４ｂが形成されている。タングステン配線３０５
は、６弗化タングステン（ＷＦ6 ）ガスの水素（Ｈ2 ）
ガスによる還元反応により形成される。
【０００３】
【発明が解決しようとする課題】層間膜の膜厚を薄くせ
ずにコンタクトホール径のみを小さくした場合、一般に
コンタクトホールのアスペクト比は増加する。このよう
なアスペクト比が高いコンタクトホールへ配線材を埋め
込む技術としてはＣＶＤ法によりタングステン膜を形成
する方法が広く使われている。しかし、シリコン系酸化
膜との間に広い接触面積を有するタングステン膜は熱応
力に対してシリコン系酸化膜との密着性が悪いため、ま
たシリコン系酸化膜下地に対するタングステン膜の堆積
性（結晶成長性）は金属膜下地に対するそれより悪いた
め、窒化チタン（ＴｉＮ）等のアドヒージョン層をタン
グステン膜下に形成している。
ずにコンタクトホール径のみを小さくした場合、一般に
コンタクトホールのアスペクト比は増加する。このよう
なアスペクト比が高いコンタクトホールへ配線材を埋め
込む技術としてはＣＶＤ法によりタングステン膜を形成
する方法が広く使われている。しかし、シリコン系酸化
膜との間に広い接触面積を有するタングステン膜は熱応
力に対してシリコン系酸化膜との密着性が悪いため、ま
たシリコン系酸化膜下地に対するタングステン膜の堆積
性（結晶成長性）は金属膜下地に対するそれより悪いた
め、窒化チタン（ＴｉＮ）等のアドヒージョン層をタン
グステン膜下に形成している。
【０００４】ところが、窒化チタン等のアドヒージョン
層は、通常スパッタ法により形成されるため、アスペク
ト比が高いコンタクトホールでの段差被覆性が悪く、コ
ントクトホール深部の側壁にはアドヒージョン層が被着
しない部分が生じる。そのため、コンタクトホール底面
のようにアドヒージョン層が有る部分にはタングステン
が被着するが、アドヒージョン層の無い部分にはタング
ステンが形成されず、結局、図８に示したように、タン
グステン配線３０５が形成されない空孔３０６が形成さ
れ、コンタクト抵抗値のばらつきを生じたり、極端な場
合にはタングステン配線３０５が断線することになる。
層は、通常スパッタ法により形成されるため、アスペク
ト比が高いコンタクトホールでの段差被覆性が悪く、コ
ントクトホール深部の側壁にはアドヒージョン層が被着
しない部分が生じる。そのため、コンタクトホール底面
のようにアドヒージョン層が有る部分にはタングステン
が被着するが、アドヒージョン層の無い部分にはタング
ステンが形成されず、結局、図８に示したように、タン
グステン配線３０５が形成されない空孔３０６が形成さ
れ、コンタクト抵抗値のばらつきを生じたり、極端な場
合にはタングステン配線３０５が断線することになる。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
基板上に形成された絶縁膜と、前記絶縁膜の所定領域に
設けられたコンタクトホールと、前記コンタクトホール
の側壁に設けられた第１の導電体層とを有し、前記第１
の導電体層は前記基板上に前記絶縁膜を介して設けられ
ていることを特徴とする。更に、本発明の半導体装置の
製造方法は、基板上の一部に第１の導電体層を形成する
工程と、前記基板表面及び前記第１の導電体層表面に絶
縁膜を形成する工程と、前記第１の導電体層上の絶縁膜
及び前記第１の導電体層を貫通するコンタクトホールを
形成する工程と、前記コンタクトホール内に第２の導電
体層を形成する工程とを有することを特徴とする。
基板上に形成された絶縁膜と、前記絶縁膜の所定領域に
設けられたコンタクトホールと、前記コンタクトホール
の側壁に設けられた第１の導電体層とを有し、前記第１
の導電体層は前記基板上に前記絶縁膜を介して設けられ
ていることを特徴とする。更に、本発明の半導体装置の
製造方法は、基板上の一部に第１の導電体層を形成する
工程と、前記基板表面及び前記第１の導電体層表面に絶
縁膜を形成する工程と、前記第１の導電体層上の絶縁膜
及び前記第１の導電体層を貫通するコンタクトホールを
形成する工程と、前記コンタクトホール内に第２の導電
体層を形成する工程とを有することを特徴とする。
【０００６】
【実施例】以下、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の第１の実施例を説明するた
めの断面図である。本実施例は配線材料としてＣＶＤ法
によるタングステンを用いている。シリコン基板１０１
上の酸化膜１０２上に設けられた導電体層１２０ｂは、
コンタクトホール１１０の側壁を成している。導電体層
１２０ｂにより形成されるコンタクトホール１１０の側
壁部分にはアドヒージョン層は形成されないが、コンタ
クトホール１１０底面，及び平坦性に優れたＢＰＳＧ膜
等からなる層間膜１０３により形成されるコンタクトホ
ール１１０の側壁部分には例えば窒化チタン等より成る
アドヒージョン層１０４ａ，１０４ｂが形成されてい
る。このため、コンタクトホール１１０に対するタング
ステン配線１０５の堆積性（被着性）は良好になり、コ
ンタクトホール１１０側壁における空孔の発生は起らな
い。
めの断面図である。本実施例は配線材料としてＣＶＤ法
によるタングステンを用いている。シリコン基板１０１
上の酸化膜１０２上に設けられた導電体層１２０ｂは、
コンタクトホール１１０の側壁を成している。導電体層
１２０ｂにより形成されるコンタクトホール１１０の側
壁部分にはアドヒージョン層は形成されないが、コンタ
クトホール１１０底面，及び平坦性に優れたＢＰＳＧ膜
等からなる層間膜１０３により形成されるコンタクトホ
ール１１０の側壁部分には例えば窒化チタン等より成る
アドヒージョン層１０４ａ，１０４ｂが形成されてい
る。このため、コンタクトホール１１０に対するタング
ステン配線１０５の堆積性（被着性）は良好になり、コ
ンタクトホール１１０側壁における空孔の発生は起らな
い。
【０００８】図２〜図５を用いて本実施例の構造を得る
ための製造工程を説明する。まず、シリコン基板１０１
表面にＭＯＳトランジスタ（図示せず）やバイポーラト
ランジスタ（図示せず）などの素子を形成した後、１０
０ｎｍ程度の酸化膜１０２によりシリコン基板１０１表
面を被覆する。更に、例えば燐を拡散した４００ｎｍ程
度の多結晶シリコン膜からなる導電体層１２０を形成す
る〔図２〕。次に、フォトレジスト膜１０８をマスク
に、導電体層１２０をドライエッチングして導電体層１
２０ａを形成する〔図３〕。次に、平坦化に優れたＢＰ
ＳＧ膜等からなる層間膜１０３を５００ｎｍ程度形成
し、平坦化のための熱処理を行なう〔第４〕。次に、フ
ォトレジスト膜１０９をマスクにして、まず導電体層１
２０ａ上の層間膜１０３を希釈弗酸により等方性エッチ
ングし、続いて導電体層１２０ａ，酸化膜１０２に対し
て異方性エッチングを行ない、コンタクトホール１１０
及び導電体層１２０ｂを形成する〔図５〕。
ための製造工程を説明する。まず、シリコン基板１０１
表面にＭＯＳトランジスタ（図示せず）やバイポーラト
ランジスタ（図示せず）などの素子を形成した後、１０
０ｎｍ程度の酸化膜１０２によりシリコン基板１０１表
面を被覆する。更に、例えば燐を拡散した４００ｎｍ程
度の多結晶シリコン膜からなる導電体層１２０を形成す
る〔図２〕。次に、フォトレジスト膜１０８をマスク
に、導電体層１２０をドライエッチングして導電体層１
２０ａを形成する〔図３〕。次に、平坦化に優れたＢＰ
ＳＧ膜等からなる層間膜１０３を５００ｎｍ程度形成
し、平坦化のための熱処理を行なう〔第４〕。次に、フ
ォトレジスト膜１０９をマスクにして、まず導電体層１
２０ａ上の層間膜１０３を希釈弗酸により等方性エッチ
ングし、続いて導電体層１２０ａ，酸化膜１０２に対し
て異方性エッチングを行ない、コンタクトホール１１０
及び導電体層１２０ｂを形成する〔図５〕。
【０００９】その後、スパッタ法により窒化チタン等か
らなるアドヒージョン層１０４ａ，１０４ｂを形成し、
全面に６弗化タングステン（ＷＦ6 ）ガスの水素（Ｈ2
）ガスによる還元反応によるＣＶＤ法によりタングス
テン膜を堆積し、これをパターニングしてタングステン
配線１０５を形成し、タングステン配線１０５をマスク
にアドヒージョン層１０４ｂの不用部分をエッチング除
去し、図１に示した半導体装置を形成する。
らなるアドヒージョン層１０４ａ，１０４ｂを形成し、
全面に６弗化タングステン（ＷＦ6 ）ガスの水素（Ｈ2
）ガスによる還元反応によるＣＶＤ法によりタングス
テン膜を堆積し、これをパターニングしてタングステン
配線１０５を形成し、タングステン配線１０５をマスク
にアドヒージョン層１０４ｂの不用部分をエッチング除
去し、図１に示した半導体装置を形成する。
【００１０】図６は本発明の第２の実施例を説明するた
めの断面図である。本実施例は配線としてアルミニウム
配線２０６を用いている。シリコン基板２０１上の酸化
膜２０２上に設けられた導電体層２２０は、コンタクト
ホール２１０の側壁を成している。導電体層２２０によ
り形成されるコンタクトホール２１０の側壁部分にはア
ドヒージョン層は形成されないが、コンタクトホール２
１０底面，及び層間膜２０３により形成されるコンタク
トホール２１０の側壁部分には例えば窒化チタン等より
成るアドヒージョン層２０４ａ，２０４ｂが形成されて
いる。コンタクトホール２１０における導電体層２２０
に囲まれた部分には、第２の導電体層であるところのタ
ングステン２０５が埋設されている。本実施例では、配
線をタングステンからアルミニウムに変えることによ
り、配線の導電率が本発明の第１の実施例に比べて５倍
になる。
めの断面図である。本実施例は配線としてアルミニウム
配線２０６を用いている。シリコン基板２０１上の酸化
膜２０２上に設けられた導電体層２２０は、コンタクト
ホール２１０の側壁を成している。導電体層２２０によ
り形成されるコンタクトホール２１０の側壁部分にはア
ドヒージョン層は形成されないが、コンタクトホール２
１０底面，及び層間膜２０３により形成されるコンタク
トホール２１０の側壁部分には例えば窒化チタン等より
成るアドヒージョン層２０４ａ，２０４ｂが形成されて
いる。コンタクトホール２１０における導電体層２２０
に囲まれた部分には、第２の導電体層であるところのタ
ングステン２０５が埋設されている。本実施例では、配
線をタングステンからアルミニウムに変えることによ
り、配線の導電率が本発明の第１の実施例に比べて５倍
になる。
【００１１】
【発明の効果】以上説明したように本発明は、コンタク
トホールの側壁に導電体層を設けることにより、窒化チ
タンなどのアドヒージョン層がコンタクトホールの側壁
に形成されなくても、コンタクトホール内に空孔を形成
することなく通常のＣＶＤ法によるタングステンにより
配線を形成することが可能となる。
トホールの側壁に導電体層を設けることにより、窒化チ
タンなどのアドヒージョン層がコンタクトホールの側壁
に形成されなくても、コンタクトホール内に空孔を形成
することなく通常のＣＶＤ法によるタングステンにより
配線を形成することが可能となる。
【００１２】例えば、図７に示すように、本発明の第１
の実施例を例にとり、これと従来の半導体装置コンタク
トホール構造とのコンタクトホール径に対するコンタク
ト抵抗を比較すると、コンタクトホール径が１μｍ程度
でのコンタクト抵抗のばらつき及び上昇などに対して効
果があることは明らかである。
の実施例を例にとり、これと従来の半導体装置コンタク
トホール構造とのコンタクトホール径に対するコンタク
ト抵抗を比較すると、コンタクトホール径が１μｍ程度
でのコンタクト抵抗のばらつき及び上昇などに対して効
果があることは明らかである。
【図１】本発明の第１の実施例を説明するための断面図
である。
である。
【図２】本発明の第１の実施例の構造を得るための製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図３】本発明の第１の実施例の構造を得るための製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図４】本発明の第１の実施例の構造を得るための製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図５】本発明の第１の実施例の構造を得るための製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図６】本発明の第２の実施例を説明するための断面図
である。
である。
【図７】本発明の第１の実施例の効果を説明するための
グラフである。
グラフである。
【図８】従来の半導体装置におけるコンタクトホール構
造を説明するための断面図である。
造を説明するための断面図である。
１０１，２０１，３０１ シリコン基板 １０２，２０２，３０２ 酸化膜 １０３，２０３，３０３ 層間膜 １０４ａ，１０４ｂ，２０４ａ，２０４ｂ，３０４ａ，
３０４ｂ アドヒージョン層 １０５，３０５ タングステン配線 １０８，１０９ フォトレジスト膜 １１０，２１０，３１０ コンタクトホール １２０，１２０ａ，１２０ｂ 導電体層 ２０５ タングステン ２０６ アルミニウム配線 ３０６ 空孔
３０４ｂ アドヒージョン層 １０５，３０５ タングステン配線 １０８，１０９ フォトレジスト膜 １１０，２１０，３１０ コンタクトホール １２０，１２０ａ，１２０ｂ 導電体層 ２０５ タングステン ２０６ アルミニウム配線 ３０６ 空孔
Claims (6)
- 【請求項１】基板上に形成された絶縁膜と、前記絶縁膜
の所定領域に設けられたコンタクトホールと、前記コン
タクトホールの側壁に設けられた第１の導電体層とを有
し、前記第１の導電体層は前記基板上に前記絶縁膜を介
して設けられていることを特徴とする半導体装置。 - 【請求項２】前記コンタクトホール内に埋設された第２
の導電体層を有することを特徴とする請求項１記載の半
導体装置。 - 【請求項３】基板上の一部に第１の導電体層を形成する
工程と、前記基板表面及び前記第１の導電体層表面に絶
縁膜を形成する工程と、前記第１の導電体層上の絶縁膜
及び前記第１の導電体層を貫通するコンタクトホールを
形成する工程と、前記コンタクトホール内に第２の導電
体層を形成する工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項４】前記絶縁膜上に接着層を形成する工程を有
することを特徴とする請求項３記載の半導体装置の製造
方法。 - 【請求項５】前記第２の導電体層はタングステンである
ことを特徴とする請求項３記載の半導体装置の製造方
法。 - 【請求項６】前記第１の導電体層上の絶縁膜の一部を等
方性エッチングし、さらに前記第１の導電体層上の絶縁
膜の一部と前記第１の導電体層を異方性エッチングして
前記コンタクトホールを形成することを特徴とする請求
項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2400176A JP3063165B2 (ja) | 1990-12-03 | 1990-12-03 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2400176A JP3063165B2 (ja) | 1990-12-03 | 1990-12-03 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0574734A JPH0574734A (ja) | 1993-03-26 |
| JP3063165B2 true JP3063165B2 (ja) | 2000-07-12 |
Family
ID=18510093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2400176A Expired - Fee Related JP3063165B2 (ja) | 1990-12-03 | 1990-12-03 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3063165B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7496725B2 (ja) * | 2020-07-20 | 2024-06-07 | 東京エレクトロン株式会社 | エッチング方法およびエッチング装置 |
-
1990
- 1990-12-03 JP JP2400176A patent/JP3063165B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0574734A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3123092B2 (ja) | 半導体装置の製造方法 | |
| JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPH04307934A (ja) | タングステンプラグの形成方法 | |
| JP3063165B2 (ja) | 半導体装置及びその製造方法 | |
| JP3534269B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11220025A (ja) | 半導体装置およびその製造方法 | |
| JP2914416B2 (ja) | 半導体装置の製造方法 | |
| JP2716977B2 (ja) | 半導体装置の製造方法 | |
| JPH04208525A (ja) | 半導体装置 | |
| JPH02143445A (ja) | 半導体装置の製造方法 | |
| JP3376965B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61214449A (ja) | 半導体素子の製造方法 | |
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH08274066A (ja) | コンタクト窓の形成方法 | |
| JPS62130543A (ja) | 半導体装置の製造方法 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| JPH05304150A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JPH0590207A (ja) | 半導体装置の製造方法 | |
| JPH11121613A (ja) | 半導体装置およびその製造方法 | |
| JPH03181135A (ja) | 半導体装置の製造方法 | |
| JPH04159753A (ja) | 多層配線半導体装置の製造方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06275729A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000404 |
|
| LAPS | Cancellation because of no payment of annual fees |