JP3327244B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3327244B2
JP3327244B2 JP06760999A JP6760999A JP3327244B2 JP 3327244 B2 JP3327244 B2 JP 3327244B2 JP 06760999 A JP06760999 A JP 06760999A JP 6760999 A JP6760999 A JP 6760999A JP 3327244 B2 JP3327244 B2 JP 3327244B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
polycide
aluminum
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06760999A
Other languages
English (en)
Other versions
JP2000269265A (ja
Inventor
一貴 小槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP06760999A priority Critical patent/JP3327244B2/ja
Priority to US09/522,908 priority patent/US6417568B1/en
Priority to TW089104466A priority patent/TW442874B/zh
Priority to KR1020000012217A priority patent/KR100361601B1/ko
Publication of JP2000269265A publication Critical patent/JP2000269265A/ja
Application granted granted Critical
Publication of JP3327244B2 publication Critical patent/JP3327244B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はボンディングパッド
の構造を改良した半導体装置に関し、特に層間絶縁膜と
してボロンを含むＢＰＳＧ膜（ボロン及びリンを含有す
る酸化膜）を有し、ボンディングパッド膜の下層にＴｉ
膜及びＴｉＮ膜を有する半導体装置に関する。
【０００２】
【従来の技術】図３に従来のボンディングパッドの断面
図を示す。シリコン基板２１上にはフィールド酸化膜２
２が約３０００Åの厚さに形成されており、層間絶縁膜
であるＢＰＳＧ膜２４が約４０００Åの膜厚でフィール
ド酸化膜２２を被覆している。ボンディングパッド形成
領域のＢＰＳＧ膜２４の上にはＴｉＮ／Ｔｉ膜２７（上
層のＴｉＮ膜と下層のＴｉ膜との積層膜）が約２０００
Åの膜厚で被覆されており、ＴｉＮ／Ｔｉ膜２７の上に
はボンディングパッドとして約８０００Åの厚さのアル
ミニウム膜２８が形成されている。また、全面に形成さ
れたカバ−膜２９はボンディング領域のアルミニウム膜
２８の一部分を露出するように開口している。
【０００３】このように、従来のボンディングパッドの
断面構造においては、ＢＰＳＧ膜２４とＴｉＮ／Ｔｉ膜
２７のＴｉ膜とが直接接触しており、このため、アルミ
ニウム膜２８に対してボールボンディングする際に、ア
ルミニウム膜２８が剥がれやすいという欠点がある。
【０００４】このボ−ルボンディングによるボンディン
グパッドのアルミニウム膜２８の剥がれは、アルミニウ
ム膜２８の薄膜化によりアルミニウム膜自身のボンディ
ング時のストレスに対する緩衝効果が小さくなると、更
に一層顕著になる。アルミニウム配線幅の微細化には、
アルミニウム膜の薄膜化が必要であるが、ボールボンデ
ィング時にアルミニウム膜２８が剥がれやすいというこ
とは、半導体装置内部のアルミニウム配線幅の微細化を
妨げる要因となる。つまり、プラズマエッチングによる
アルミニウム膜の加工において、より微細な配線幅を実
現するためには、エッチングマスク材であるレジスト膜
の解像度を向上させるために、レジスト膜を薄膜化する
必要がある。この場合に、エッチングマスク材であるレ
ジスト膜と被エッチング材であるアルミニウム膜とのエ
ッチング速度比が小さいため、アルミニウム膜のプラズ
マエッチング時に、薄膜化したレジスト膜がエッチング
し尽くされないようにするためには、アルミニウム膜を
薄膜化してアルミニウム膜の所要エッチング時間を短く
する必要がある。このようにアルミニウム膜を薄膜化し
ようとすると、ボンディング時に剥がれやすいため、結
局、アルミニウム配線幅の微細化が困難になる。
【０００５】そこで、このようなボンディングパッドの
アルミニウム膜の剥がれを防止すべく、特許公報第２５
５０２４８号には、図４に示すようなボンディングパッ
ドの断面構造が提案されている。即ち、シリコン基板３
１上にはフィールド酸化膜３２が形成されており、フィ
ールド酸化膜３２の上のボンディングパッド形成領域に
は、上層のタングステンシリサイド膜３３ｂと下層の多
結晶シリコン膜３３ａとの積層膜であるポリサイド膜３
３が形成されている。また、層間絶縁膜であるＢＰＳＧ
膜３４がフィールド酸化膜３２及びポリサイド膜３３を
被覆するようにして形成されており、このＢＰＳＧ膜３
４にはポリサイド膜３３に到達するようにコンタクト孔
３５が多数開口されている。そして、このコンタクト孔
３５にはプラグとしてタングステンが埋め込まれ、タン
グステンプラグ３６が形成されている。
【０００６】また、ボンディングパッド形成領域にある
ＢＰＳＧ膜３４の上及びコンタクト孔３５に埋め込まれ
たタングステンプラグ３６の上には、ＴｉＮ／Ｔｉ膜３
７（上層のＴｉＮ膜及び下層のＴｉ膜との積層膜）が形
成されている。そして、ＴｉＮ／Ｔｉ膜３７の上にはボ
ンディングパッドとしてアルミニウム膜３８が形成され
ている。また、全面を被覆するカバ−膜３９はボンディ
ング領域のアルミニウム膜３８の一部分を露出するよう
に開口している。
【０００７】このように、前記公報に記載された半導体
装置においては、コンタクト孔３５にタングステンプラ
グ３６を直接埋め込んだ後にＴｉＮ／Ｔｉ膜３７を形成
するため、ＴｉＮ／Ｔｉ膜３７の下層Ｔｉ膜はＢＰＳＧ
膜３４の他に、タングステンプラグ３６と接触すること
になる。このため、図３に示す従来の半導体装置に比し
て、ＴｉＮ／Ｔｉ膜３７の下層Ｔｉ膜とＢＰＳＧ膜３４
との接触面積が減少してアルミニウム膜３８の剥がれが
発生しにくくなる。
【０００８】
【発明が解決しようとする課題】しかしながら、前記公
報に記載された従来の半導体装置においては、コンタク
トのプラグ材であるタングステンが直接コンタクト孔３
５に埋め込まれている。このため、半導体装置内部の素
子領域では、シリコン基板に形成された不純物拡散層と
アルミニウム配線との接続部において不純物拡散層とタ
ングステンとが直接接触することになる。シリコンに対
する接触抵抗はＴｉが他の金属に比べて最も小さいの
で、不純物拡散層とＴｉ膜とを接触させた場合に比べ
て、不純物拡散層とタングステンとを接触させる方が接
触抵抗が大きくなり、半導体装置の特性及び性能の劣化
につながる。
【０００９】また、タングステンは絶縁膜上へ付着しに
くい性質があるので、タングステンプラグ３６がコンタ
クト孔３５に直接埋め込まれていると、コンタクト孔３
５の側壁のＢＰＳＧ膜と埋め込まれたタングステンとの
間で剥がれが生じる可能性がある。このようなコンタク
ト孔の側壁におけるＢＰＳＧ膜とタングステンとの関係
は、半導体装置内部の素子領域に形成されたコンタクト
孔についても同様であるため、半導体装置の信頼性上好
ましくないという問題点がある。
【００１０】本発明はかかる問題点に鑑みてなされたも
のであって、ボンディングパッドを構成するアルミニウ
ム膜の剥がれを確実に防止することができる半導体装置
を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体基板と、この半導体基板上のボンディング領
域に選択的に形成されたポリサイド膜と、前記半導体基
板上に前記ポリサイド膜を覆うようにして形成されたボ
ロンを含む層間絶縁膜と、前記ボンディング領域にて前
記層間絶縁膜にこの層間絶縁膜を貫通するように形成さ
れた複数個のコンタクト孔と、前記ボンディング領域に
て前記層間絶縁膜上及び前記コンタクト孔の底面及び側
面上に形成され前記コンタクト孔の底面で前記ポリサイ
ド膜に接触して形成されたチタン及びチタン化合物膜
と、前記コンタクト孔内で前記チタン及びチタン化合物
膜に囲まれて形成されたタングステンプラグと、前記ボ
ンディング領域にて前記チタン及びチタン化合物膜並び
に前記タングステンプラグに接触するように形成された
アルミニウムからなるボンディングパッド膜と、を有す
ることを特徴とする。
【００１２】
【００１３】
【００１４】前記ポリサイド膜は例えば上層の高融点金
属、その珪化物及びその窒化物からなる群から選択され
た物質の膜と、下層の多結晶シリコン膜との積層膜であ
る。また、前記半導体基板と前記ポリサイド膜との間に
フィールド酸化膜を形成することができる。
【００１５】
【発明の実施の形態】以下、添付の図面を参照して本発
明の実施例について具体的に説明する。図１は本発明の
第１実施例に係る半導体装置を示す断面図である。
【００１６】シリコン基板１上にはフィールド酸化膜２
が約３０００Åの厚さに形成されており、フィールド酸
化膜２の上のボンディングパッド形成領域には上層のタ
ングステンシリサイド膜３ｂと下層の多結晶シリコン膜
３ａとの積層膜であるポリサイド膜３が約３０００Åの
厚さに形成されている。
【００１７】また、層間絶縁膜であるＢＰＳＧ膜４が約
４０００Åの膜厚でフィールド酸化膜２及びポリサイド
膜３を被覆するように形成されており、ＢＰＳＧ膜４に
はポリサイド膜３に到達するように直径約０．４μｍの
コンタクト孔５が多数開口されている。ボンディングパ
ッド形成領域のＢＰＳＧ膜４の上とコンタクト孔５の底
部及び側部にはＴｉＮ／Ｔｉ膜７（上層のＴｉＮ膜と下
層のＴｉ膜との積層膜）が約２０００Åの膜厚で被覆さ
れており、更にコンタクト孔５にはプラグとしてタング
ステンが埋め込まれてタングステンプラグ６が形成され
ている。
【００１８】そして、ボンディングパッドにおいては、
約６０００Åの厚さのアルミニウム膜８が形成されてお
り、このアルミニウム膜８は下層に形成されたＴｉＮ／
Ｔｉ膜７及びタングステンプラグ６と接触している。ま
た、全面に形成されたカバ−膜９はボンディング領域の
アルミニウム膜８の一部分を露出するように開口してい
る。なお、上記構造は半導体装置内部の素子領域と同時
に形成されるものである。
【００１９】上述の如く構成された本実施例の半導体装
置においては、ＢＰＳＧ膜４に設けられたコンタクト孔
５の側壁及び底面にＴｉＮ／Ｔｉ膜７が形成されてお
り、アルミニウム膜８とＢＰＳＧ膜４との間に形成され
たＴｉＮ／Ｔｉ膜７はコンタクト孔５の底面においてポ
リサイド膜３に接触しており、このＴｉＮ／Ｔｉ膜７の
下層Ｔｉ膜とポリサイド膜３との間の接合強度が高いの
で、ボンディングにおけるアルミニウム膜パッドの剥が
れを防止することができる。
【００２０】また、半導体装置内部の素子領域では、シ
リコン基板に形成された不純物拡散層とアルミニウム配
線との接続部において、不純物拡散層とＴｉＮ／Ｔｉ膜
７の下層Ｔｉ膜とが直接接触する。シリコン基板に対す
る接触抵抗はＴｉが他の金属に比べて最も小さいので、
シリコンとタングステンとを接触させた場合よりも半導
体装置の特性及び性能が向上する。
【００２１】また、本実施例においては、タングステン
プラグ６がＢＰＳＧ膜４に直接接触することがないの
で、コンタクト孔３５に埋め込まれたタングステンプラ
グ６とＢＰＳＧ膜４との間で剥がれが生じることはな
い。従って、半導体装置内部の素子領域に形成されたコ
ンタクト孔における耐剥離性も向上し、半導体装置の信
頼性が向上する。
【００２２】次に、図２を参照して本発明の参考例につ
いて説明する。シリコン基板１１上にはフィールド酸化
膜１２が約３０００Åの厚さに形成されており、フィー
ルド酸化膜１２の上のボンディングパッド形成領域に
は、上層のタングステンシリサイド膜１３ｂと下層の多
結晶シリコン膜１３ａとの積層膜であるポリサイド膜１
３が約３０００Åの厚さで形成されている。また、層間
絶縁膜であるＢＰＳＧ膜１４が約４０００Åの膜厚でフ
ィールド酸化膜１２及びポリサイド膜１３の端部の約
０．５μｍを被覆している。つまり、ポリサイド膜１３
の端部の約０．５μｍを除いたポリサイド膜１３の大部
分はＢＰＳＧ膜１４が除去されており、いわば開口径の
大きなコンタクト孔が開口された状態になっている。こ
れは半導体装置内部の素子領域でコンタクト孔を開口す
るときに同時に形成される。
【００２３】ボンディングパッド形成領域のＢＰＳＧ膜
１４の上とＢＰＳＧ膜１４で被覆されないポリサイド膜
１３の上にはバリアメタルであるＴｉＮ／Ｔｉ膜１７
（上層のＴｉＮ膜と下層のＴｉ膜との積層膜）が約２０
００Åの膜厚で被覆形成されている。また、ポリサイド
膜１３の端部約０．５μｍにあるＢＰＳＧ膜１４の端部
の側壁には、ＴｉＮ／Ｔｉ膜１７を介してタングステン
膜１６がサイドウォ−ルとして形成されている。これ
は、半導体装置内部の素子領域でコンタクト孔にタング
ステンプラグを形成するときに同時に形成される。ボン
ディングパッドとして、約６０００Åの厚さのアルミニ
ウム膜１８が形成されており、下層に形成されたＴｉＮ
／Ｔｉ膜１７及びタングステン膜１６と接触している。
また、カバ−膜１９はボンディング領域のアルミニウム
膜１８の部分を露出するように開口している。なお、上
記構造は半導体装置内部の素子領域と同時に形成される
ものである。
【００２４】上述の如く構成された半導体装置において
は、アルミニウム膜１８とフィールド酸化膜１２との間
に、ポリサイド膜１３が形成されているため、第１実施
例と同様に、ボールボンディング時にアルミニウム膜１
８が剥がれることが防止され、同様の効果を奏する。更
に、本実施例においては、第１実施例よりも、ＢＰＳＧ
膜とＴｉＮ／Ｔｉ膜との間の接触面積が小さく、より一
層アルミニウム膜の剥がれを防止することができる。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
ボンディングパッドを構成するアルミニウム膜と、その
下層のポリサイド膜との間に、ＴｉＮ／Ｔｉ膜をアルミ
ニウム膜とポリサイド膜との双方に接触するように配置
したので、層間絶縁膜のＢＰＳＧ膜とＴｉ膜との間の密
着性が低いことを補い、ボ−ルボンディング時のボンデ
ィングパッド（アルミニウム膜）の剥がれに対する強度
を向上させることができる。
【００２６】また、半導体装置内部の素子領域に同時に
形成される不純物拡散層とアルミニウム配線とのコンタ
クトにおいても、ＴｉＮ／Ｔｉ膜を形成せずにタングス
テンプラグを設けた場合に比して不純物拡散層とアルミ
ニウム配線との間の接触抵抗を低下させることができ
る。
【００２７】更に、本発明は、タングステンと層間絶縁
膜のＢＰＳＧ膜との間の密着性が低いことによる影響を
受けず、アルミニウムボンディングパッドの剥がれに対
する強度をより一層高めることができる。従って、半導
体装置内部の素子領域に形成されたコンタクト孔におけ
る耐剥離性も向上し、半導体装置の信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る半導体装置を示す断
面図である。
【図２】本発明の第２実施例に係る半導体装置を示す断
面図である。
【図３】従来の半導体装置のボンディングパッド領域を
示す断面図である。
【図４】従来の他の半導体装置を示す断面図である。
【符号の説明】
１，１１，２１，３１：シリコン基板 ２，１２，２２，３２：フィールド酸化膜 ３，１３，３３：ポリサイド膜 ４，１４，２４，３４：ＢＰＳＧ膜 ５，３５：コンタクト孔 ６，３６：タングステンプラグ ７，１７，２７，３７：ＴｉＮ／Ｔｉ膜 ８，１８，２８，３８：アルミニウム膜 ９，１９，２９，３９：カバー膜

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板と、この半導体基板上のボン
    ディング領域に選択的に形成されたポリサイド膜と、前
    記半導体基板上に前記ポリサイド膜を覆うようにして形
    成されたボロンを含む層間絶縁膜と、前記ボンディング
    領域にて前記層間絶縁膜にこの層間絶縁膜を貫通するよ
    うに形成された複数個のコンタクト孔と、前記ボンディ
    ング領域にて前記層間絶縁膜上及び前記コンタクト孔の
    底面及び側面上に形成され前記コンタクト孔の底面で前
    記ポリサイド膜に接触して形成されたチタン及びチタン
    化合物膜と、前記コンタクト孔内で前記チタン及びチタ
    ン化合物膜に囲まれて形成されたタングステンプラグ
    と、前記ボンディング領域にて前記チタン及びチタン化
    合物膜並びに前記タングステンプラグに接触するように
    形成されたアルミニウムからなるボンディングパッド膜
    と、を有することを特徴とする半導体装置。
  2. 【請求項２】 前記ポリサイド膜は上層の高融点金属、
    その珪化物及びその窒化物からなる群から選択された物
    質の膜と、下層の多結晶シリコン膜との積層膜であるこ
    とを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記半導体基板と前記ポリサイド膜との
    間にフィールド酸化膜が形成されていることを特徴とす
    る請求項１又は２に記載の半導体装置。
JP06760999A 1999-03-12 1999-03-12 半導体装置 Expired - Fee Related JP3327244B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP06760999A JP3327244B2 (ja) 1999-03-12 1999-03-12 半導体装置
US09/522,908 US6417568B1 (en) 1999-03-12 2000-03-10 Semiconductor device
TW089104466A TW442874B (en) 1999-03-12 2000-03-10 Semiconductor device
KR1020000012217A KR100361601B1 (ko) 1999-03-12 2000-03-11 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06760999A JP3327244B2 (ja) 1999-03-12 1999-03-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2000269265A JP2000269265A (ja) 2000-09-29
JP3327244B2 true JP3327244B2 (ja) 2002-09-24

Family

ID=13349863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06760999A Expired - Fee Related JP3327244B2 (ja) 1999-03-12 1999-03-12 半導体装置

Country Status (4)

Country Link
US (1) US6417568B1 (ja)
JP (1) JP3327244B2 (ja)
KR (1) KR100361601B1 (ja)
TW (1) TW442874B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209134A (ja) 2002-01-11 2003-07-25 Hitachi Ltd 半導体装置及びその製造方法
JP2003347351A (ja) * 2002-05-29 2003-12-05 Mitsubishi Electric Corp 半導体装置
JP6473405B2 (ja) * 2015-10-05 2019-02-20 浜松ホトニクス株式会社 配線構造体の製造方法
KR20220134927A (ko) 2021-03-29 2022-10-06 김명효 액상 및 겔상 립스틱용 용기
CN115831911B (zh) * 2022-12-16 2023-10-27 上海功成半导体科技有限公司 焊盘结构和电子器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114214B2 (ja) 1987-08-03 1995-12-06 三菱電機株式会社 半導体装置
JPH0316145A (ja) 1989-03-14 1991-01-24 Toshiba Corp 半導体装置の製造方法
JPH02285638A (ja) * 1989-04-27 1990-11-22 Toshiba Corp 半導体装置
JPH06105726B2 (ja) * 1989-10-13 1994-12-21 三菱電機株式会社 半導体集積回路装置
JP3194793B2 (ja) 1992-07-07 2001-08-06 株式会社東芝 半導体装置の製造方法
JP2503921B2 (ja) 1993-11-04 1996-06-05 日本電気株式会社 半導体装置
US5661081A (en) * 1994-09-30 1997-08-26 United Microelectronics Corporation Method of bonding an aluminum wire to an intergrated circuit bond pad
JPH08203952A (ja) 1995-01-25 1996-08-09 Nippon Precision Circuits Kk 半導体装置
JPH08293521A (ja) 1995-04-21 1996-11-05 Toshiba Corp 半導体装置
JPH08293522A (ja) 1995-04-24 1996-11-05 Mitsubishi Materials Corp 半導体装置の耐熱電極
JPH098134A (ja) 1995-06-22 1997-01-10 Nec Corp 半導体装置およびその製造方法
US5707894A (en) * 1995-10-27 1998-01-13 United Microelectronics Corporation Bonding pad structure and method thereof
JPH09270426A (ja) * 1996-03-29 1997-10-14 Seiko Epson Corp 半導体装置のパッド電極構造及びその製造方法
JP2964999B2 (ja) 1997-06-13 1999-10-18 日本電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR100361601B1 (ko) 2002-11-21
US6417568B1 (en) 2002-07-09
JP2000269265A (ja) 2000-09-29
TW442874B (en) 2001-06-23
KR20000076823A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
US6100589A (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
JP4373866B2 (ja) 半導体装置の製造方法
US6417087B1 (en) Process for forming a dual damascene bond pad structure over active circuitry
JP2003031575A (ja) 半導体装置及びその製造方法
JP2003124313A (ja) 半導体装置およびその製造方法
JP2001298037A (ja) 銅パッド構造
JP3012187B2 (ja) 半導体装置の製造方法
JPH0817925A (ja) 半導体装置とその製法
EP0899788A2 (en) Semiconductor device and method with improved flat surface
JP3327244B2 (ja) 半導体装置
GB2364170A (en) Dual damascene bond pad structure for lowering stress and allowing circuitry under pads
JPH05291343A (ja) 半導体装置
US6313037B1 (en) Semiconductor device and method for manufacturing the same
US6838769B1 (en) Dual damascene bond pad structure for lowering stress and allowing circuitry under pads
US6873047B2 (en) Semiconductor device and manufacturing method thereof
JP3132557B2 (ja) 半導体装置の製造方法
JP2001326242A (ja) 半導体装置およびその製造方法
JPH11121458A (ja) 半導体装置
JP3182891B2 (ja) 半導体装置
JPH03171758A (ja) 半導体装置及びその製造方法
JPH05299418A (ja) 半導体装置の製造方法
JP2503921B2 (ja) 半導体装置
KR0156126B1 (ko) 반도체장치의 콘택형성방법
JP3413653B2 (ja) 半導体装置
JP2003309120A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070712

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees