JP3278263B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JP3278263B2 JP3278263B2 JP26372793A JP26372793A JP3278263B2 JP 3278263 B2 JP3278263 B2 JP 3278263B2 JP 26372793 A JP26372793 A JP 26372793A JP 26372793 A JP26372793 A JP 26372793A JP 3278263 B2 JP3278263 B2 JP 3278263B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- signal
- dds
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
準周波数として利用したPLL方式の周波数シンセサイ
ザに関するものである。なお、本明細書においては、D
DS(Direct Digital Synthesizer)を単にDDSと表記
する。
使用した受信機において、多くの周波数を高速でスキャ
ンさせるために、周波数切り換え時に素早く安定した周
波数出力が得られる技術が追求されている。その実現の
ためには、ロックアップタイムを短く、つまりPLLの
系を素早くロックさせる必要がある。具体的な方法とし
て、PLLを構成するローパスフィルタ(以下,LP
F)の時定数を短く設定する方法か、もしくはLPFの
スピードアップ回路を使用する方法がある。
確に素早く発振するDDSも開発され、その技術も飛躍
的に進んでいるが、後述する諸々の問題により無線通信
機に使う場合は難点も多い。一般的なDDSは、例えば
図4に示すように、波形データを記憶させた記憶手段2
3と、この記憶手段23から波形データを読みだすアド
レス初期値を設定する設定手段21と、内部基準周波数
発振器22のクロック周波数に同期してアドレス初期値
から記憶手段23をアクセスして所定の波形データを読
みだす読み出し手段24と、読みだされた波形データを
アナログ信号に変換するD/Aコンバータ25と、フィ
ルタ26から構成されており、D/Aコンバータ25か
ら出力されたアナログ高周波信号を、フィルタ26でフ
ィルタリングして出力したものである。
手段を用いてPLLのロックアップタイムを短縮する
と、出力周波数信号にスプリアス等の不要波が多くなっ
て、キャリア/ノイズ比(以下,C/N比)が悪化する
ので、一定以上のC/N比の受信信号を得ようとすれ
ば、周波数スキャンのスピードはあまり上げられない。
れるが、ディジタル処理を行うことによって理論上一定
の量子化ノイズを含み、その上、クロック成分,イメー
ジ成分等の不要波も多いので、信号の純度が低く、これ
を受信機の局部発振に利用するとノイズの多い受信音に
なるという欠点がある。
されたもので、周波数を切り換えた時に、素早く所望の
周波数を出力することができ、しかもスプリアスやノイ
ズ,クロック成分,イメージ成分等の不要波が少なく、
C/N比の良い周波数シンセサイザを提供することを目
的としている。
に、請求項1の周波数シンセサイザにおいては、周波数
設定信号によって設定した基準周波数信号を出力するD
DSと、前記基準周波数に応じた周波数の信号を出力す
るPLLとを備えた周波数シンセサイザにおいて、前記
周波数設定信号が出力された時に前記DDSの出力信号
に切り換えて出力し、所定時間後に前記PLLの出力信
号に切り換えて出力する出力切り換え手段を設けた。
は、周波数設定信号によって設定した基準周波数信号を
出力するDDSと、前記基準周波数に応じた周波数の信
号を出力すると共にこの信号がロックされた時にロック
信号を出力するPLLとを備えた周波数シンセサイザに
おいて、前記周波数設定信号が出力された時もしくは前
記ロック信号が出力されなくなった時に前記DDSの出
力信号に切り換えて出力し、前記ロック信号が出力され
た後に前記PLLの出力信号に切り換えて出力する出力
切り換え手段を設けた。
波数設定信号によって設定されたDDSが基準周波数信
号を出力する。このDDSの出力信号は、PLLの基準
周波数として使われるが、PLLの発振周波数が安定す
るにはある程度の時間がかかる。そこで、周波数切り換
えのために前記周波数設定信号が出力された瞬間に、出
力切り換え手段によって周波数シンセサイザの出力とし
て前記DDSの出力信号を選択する。このDDSの出力
信号には量子化ノイズやクロック成分,イメージ成分等
の不要波が多く含まれるが、周波数のスキャンの場合は
受信信号の有無だけを判断できればよいので特に問題は
ない。受信信号を検出してから所定時間が経過し、実際
に受信音を聞く時には、出力切り換え手段が周波数シン
セサイザ出力としてPLLの発振出力を選択しているの
で、受信音の音質は通常のPLLと同等である。
は、周波数設定信号によって設定されたDDSが基準周
波数信号を出力する。このDDSの出力信号は、PLL
の基準周波数として使われるが、PLLの発振周波数が
安定するにはある程度の時間がかかる。そのため、周波
数を切り換えた瞬間に、PLLは前の周波数のロック状
態から外れ、ロック信号が停止する。このロック信号が
停止するか若しくは周波数設定信号が出力された瞬間
に、出力切り換え手段によって周波数シンセサイザの出
力として前記DDSの出力信号を選択する。その後PL
Lの発振周波数が安定してロック信号が出力された瞬間
に、今度はDDSからPLLの発振に切り換わるので、
受信音にはDDSの悪い影響は出ない。
いて、詳細に説明する。図1は本発明の周波数シンセサ
イザのブロック図,図2はそのタイムチャートである。
図1において、1は記憶手段と読み出し手段とD/Aコ
ンバータとフィルタから成るDDS,3は位相比較器
(P/D),4はLPF,5は電圧制御型発振器(以
下,VCO),2は位相比較器3とLPF4とVCO5
から成るPLL,6はDDS1に周波数設定信号を出力
する周波数設定回路,7は位相比較器3のロック信号に
よってDDS1とPLL2の出力信号を切り換えて出力
する切り換え回路である。周波数設定回路6はDDS1
内の読み出し手段を制御して周波数を設定する。ここで
切り換え回路7が出力切り換え手段に対応している。
イミングT1において、周波数設定回路6によって周波
数f1から周波数f2に変更する。この時、DDS1の
出力周波数は図2(A)のように瞬時に周波数f1から
周波数f2に変化する。一方、PLL2の出力周波数は
図2(B)のように、タイミングT1で切り換えられた
周波数が、周波数f2で安定するタイミングT2まで
は、ある程度の時間を要する。また、ロック信号は、図
2(C)のようにタイミングT1で出力されなくなる。
換え回路7に出力されており、ロック信号が出力されな
くなったタイミングT1で、切り換え回路7はDDS1
の出力を選択して、その信号を周波数シンセサイザの出
力とする。
はオーバーシュートしてアンロックの状態で、タイミン
グT2で周波数f2にロックされるまで、ロック信号は
出力されていない。この状態は、タイミングT1からタ
イミングT2まで通常数μ秒続く。タイミングT2の時
点でPLL2がロックアップしたら、位相比較器3のロ
ック信号が出力され、それによって切り換え回路7は、
DDS1の出力からVCO5の出力に切り換え、今度は
PLL2の出力信号を周波数シンセサイザの出力とす
る。その結果は、図2(D)のように周波数は安定して
出力される。
2の時点で切り換え回路7を切り換えてもよいが、より
安定した信号を得るため、ロックアップした後、さらに
一定の時間をおいてタイミングT3の時点で切り換えて
もよい。
DS出力に切り換えるタイミングをロック信号から得た
が、周波数設定信号の出力から取り出してもよい。DD
S出力からPLL(VCO)出力に切り換えるタイミン
グは、周波数シンセサイザの最長ロックアップタイムを
調べて、その時間経過後に切り換えてもよい。なお、ロ
ック信号に代えて、アンロック信号でもよいのはもちろ
んである。
イザも考えられる。図3の周波数シンセサイザは上記の
実施例の図1の周波数シンセサイザに分周器と逓倍器を
設けたものである。図3において、周波数設定回路16
は、逓倍器8と分周器9を制御して所望の周波数を設定
しており、DDS11はPLLのチャンネルセパレーシ
ョンを決定する基準周波数を出力するために使われてい
る。ここで、逓倍器8の逓倍数(N)と分周器9の分周
比(1/N)は、逆数の関係になっている。
換え回路17は周波数設定回路16と位相比較器13か
らの信号を受けて、制御されている。つまり、周波数を
切り換えるための周波数設定信号を受けたときには切り
換え回路17は逓倍器8の出力を選択し、位相比較器1
3のロック信号の出力を受けたときはVCO15の出力
を選択して、周波数シンセサイザの出力信号とする。
えば、DDS11の出力周波数を100キロヘルツ、所
望の周波数を5メガヘルツとする。この時、周波数設定
回路16は、DDS11には100キロヘルツを、逓倍
器8には逓倍数50、分周器9には分周比1/50を指
定する。 その結果、DDS11の出力の100キロヘ
ルツは、逓倍器8で50倍に逓倍され、周波数シンセサ
イザの出力信号5メガヘルツとして出力される。
倍数50の逆数の1/50に分周され、位相比較器13
に入力される。位相比較器13では、分周器9の出力と
DDS11の100キロヘルツの出力信号の位相が比較
され、位相差が0になるまでVCO15を制御し続け
る。このようにして、最終的にVCO15からは5メガ
ヘルツの純度の高い信号が出力され、それが切り換え回
路17で先のDDS11の出力信号と切り換えられて、
周波数シンセサイザの出力信号として出力される。
することは難しいが、この構成の周波数シンセサイザに
おいては、逓倍という手段を使うので無理なく高い周波
数を出力できるようになる。ここで、DDS11は、所
望のステップ周波数を発振するクリスタル発振器でもよ
い。
れ替えてもよい。つまり、DDSの出力を分周し、VC
Oの出力を逓倍するのである。そのため、周波数シンセ
サイザの出力周波数はDDS11の出力周波数より小さ
くなる。例えば、DDS11の出力周波数を100キロ
ヘルツとして、逓倍器で10逓倍、分周器で10分周と
すれば出力周波数は10キロヘルツとなる。この構成に
よれば、より低い周波数を出力することができる。
出力切り換え手段によって、周波数設定時にはDDSの
出力信号を選択出力し、PLLのロックアップ後にはP
LLの周波数信号を出力するので、周波数切り換え時に
は素早く所望の周波数を出力でき、しかもスプリアス等
の不要波の成分が少なく、C/N比の良い信号を得るこ
とができる。
じなので、位相を合わすことができ、切り換え時の波形
の乱れが少ない。また、請求項2の周波数シンセサイザ
によれば、既成のロック信号を使うので所定の時間を計
る回路が不要で、回路がより簡単になる。
る。
ある。
る。
Claims (2)
- 【請求項1】周波数設定信号によって設定した基準周波
数信号を出力するDDS(Direct Digital Synthesizer)
と、前記基準周波数に応じた周波数の信号を出力するP
LL(Phase Locked Loop) とを備えた周波数シンセサイ
ザにおいて、 前記周波数設定信号が出力された時に前記DDSの出力
信号に切り換えて出力し、所定時間後に前記PLLの出
力信号に切り換えて出力する出力切り換え手段を設けた
ことを特徴とする周波数シンセサイザ。 - 【請求項2】周波数設定信号によって設定した基準周波
数信号を出力するDDS(Direct Digital Synthesizer)
と、前記基準周波数に応じた周波数の信号を出力すると
共にこの信号がロックされた時にロック信号を出力する
PLL(Phase Locked Loop)とを備えた周波数シンセサ
イザにおいて、 前記周波数設定信号が出力された時もしくは前記ロック
信号が出力されなくなった時に前記DDSの出力信号に
切り換えて出力し、前記ロック信号が出力された後に前
記PLLの出力信号に切り換えて出力する出力切り換え
手段を設けたことを特徴とする周波数シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26372793A JP3278263B2 (ja) | 1993-10-21 | 1993-10-21 | 周波数シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26372793A JP3278263B2 (ja) | 1993-10-21 | 1993-10-21 | 周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07123000A JPH07123000A (ja) | 1995-05-12 |
JP3278263B2 true JP3278263B2 (ja) | 2002-04-30 |
Family
ID=17393469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26372793A Expired - Lifetime JP3278263B2 (ja) | 1993-10-21 | 1993-10-21 | 周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3278263B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1874159B (zh) * | 2005-05-30 | 2010-12-22 | 株式会社半导体能源研究所 | 时钟发生电路和其中配备有此电路的半导体器件 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005049578A1 (de) * | 2005-10-17 | 2007-04-19 | Rohde & Schwarz Gmbh & Co. Kg | Signalgenerator mit direkt ausleitbarer DDS-Signalquelle |
CN104300977A (zh) * | 2014-10-23 | 2015-01-21 | 重庆会凌电子新技术有限公司 | 一种低相噪高速频率合成*** |
-
1993
- 1993-10-21 JP JP26372793A patent/JP3278263B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1874159B (zh) * | 2005-05-30 | 2010-12-22 | 株式会社半导体能源研究所 | 时钟发生电路和其中配备有此电路的半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
JPH07123000A (ja) | 1995-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7479814B1 (en) | Circuit for digital frequency synthesis in an integrated circuit | |
JP3317837B2 (ja) | Pll回路 | |
TW377539B (en) | Phase lock loop for display monitor | |
JP3850063B2 (ja) | 位相同期ループにおいてフィードバック分周比を決定する方法および装置 | |
US20020140470A1 (en) | Mode switching method for PLL circuit and mode control circuit for PLL circuit | |
JP3278263B2 (ja) | 周波数シンセサイザ | |
JP3344790B2 (ja) | 周波数シンセサイザ | |
JPH0645930A (ja) | 周波数シンセサイザ | |
JP2877185B2 (ja) | クロック発生器 | |
KR100389845B1 (ko) | 디지털 수신기를 동기화하는 장치 | |
JPH09196977A (ja) | スペクトラムアナライザ | |
JP3024534B2 (ja) | 周波数変換回路 | |
JP3246459B2 (ja) | 刻時同期方法及び刻時同期回路 | |
JPH06209216A (ja) | 信号発生装置 | |
JP2003264431A (ja) | 信号発生装置 | |
SU1674245A1 (ru) | Устройство дл синхронизации канала воспроизведени данных | |
JPH1188156A (ja) | クロック生成用pll回路 | |
JP2924846B2 (ja) | 半導体集積回路 | |
JP3473413B2 (ja) | 位相同期回路 | |
JP2940220B2 (ja) | Fsk変調器 | |
JPH0783263B2 (ja) | デジタル形信号発生装置 | |
JPH0541664A (ja) | 周波数シンセサイザ | |
JP3042009B2 (ja) | Pll周波数シンセサイザ | |
JP2003347938A (ja) | Pll回路 | |
JPH07170180A (ja) | Dds回路およびそれを用いた周波数シンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |