SU1674245A1 - Устройство дл синхронизации канала воспроизведени данных - Google Patents
Устройство дл синхронизации канала воспроизведени данных Download PDFInfo
- Publication number
- SU1674245A1 SU1674245A1 SU894744753A SU4744753A SU1674245A1 SU 1674245 A1 SU1674245 A1 SU 1674245A1 SU 894744753 A SU894744753 A SU 894744753A SU 4744753 A SU4744753 A SU 4744753A SU 1674245 A1 SU1674245 A1 SU 1674245A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- locked loop
- phase
- phase locked
- output
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Изобретение относитс к области накоплени информации, в частности к технике воспроизведени данных, и позвол ет повысить надежность и расширить полосу синхронизации при воспроизведении данных в дисковых накопител х. Дополнительный блок 4 фазовой автоподстройки устран ет частотную расстройку основного блока 3 фазовой автоподстройки. Фильтр 5 уменьшает фазовое дрожание выходного синхросигнала. Частотна полоса и точность синхронизации не завис т от метода кодировани воспроизводимых данных. 2 з.п. ф-лы, 3 ил.
Description
Изобретение относитс к области накоплени информации, в частности, к технике воспроизведени данных в накопител х на магнитных дисках
Целью изобретени вл етс расширение частотной полосы и повышение надежности синхронизации.
На фиг.1 показана структурна схема устройства синхронизации канала воспроизведени данных; на фиг.2 - пример осуществлени блока фазовой автоподстройки; на фиг.З - вариант исполнени многофазного опорного генератора
Синхронизатор канала воспроизведени данных (фиг.1) содержит многофазный опорный генератор 1 с дополнительным выходом 2 тактовой частоты, первый 3 и второй 4 блоки фазовой авгоподстройки. фильтр 5. входную шину 6 данных и выходную шину 7 синхросигнала. Слита в единую цифровую
шину 8 св зь выхода генератора 1 с опорным входами блоков 3 и 4 фазовой автоподстройки предполагает что i-й выход опорного генератора 1 соединен с i-ми опорными входами блоков 3 и 4
Каждый из блоков фазовой автоподстройки (фиг 1, 2) имеет многофазный опорный вход R. пару управл ющих входов V1 и V2, пару управл ющих выходов U1 и U2 , первый С1 и второй С2 сигнальные входы и выход Q Блок фазовой автоподстройки (фиг.2) включает мультиплексор 9, реверсивный счетчик 10. триггер 11 элементы И 12 и 13, элементы ИЛИ 14 и 15.
Опорный генератор 1 (фиг.З) состоит из основного инвертора 16, охваченного обратной св зью через согласованную линию 17 задержки, а также дополнительных инверторов 18.1 -18 8. Отводы линии 17 задержки образуют одну половину выходов
О
VJ
4 Ю (Л
многофазного опорного генератора 1. а другую их половину составл ют выходы дополнительных инверторов 18.1...18.8,
Дополнительным выходом 2 опорного генератора 1 может служить выход генератора синхросигналов записи накопител или же выход кварцевого генератора.
В данном конкретном варианте осуществлени показан 16-фазный опорный генератор 1, блоки 3 и 4 фазовой автоподстройки имеют 16-фазные опорные входы.
В качестве фильтра 5, функци которого состоит в сглаживании св занного с дискретным характером регулировани фазового дрожани выходного сигнала блока 3 фазовой автоподстройки, может использоватьс либо обычный узкополосный фильтр (резонансный контур) с соответствующим выходным формирователем, либо простейший контур ФАПЧ.
Прежде чем приступить к описанию работы всего устройства (фиг.1), рассмотрим принципы действи его основных блоков: многофазного опорного генератора 1 и блоков 3,4 фазовой автоподстройки.
Принцип действи генератора на линии задержки общеизвестен. Врем задержки линии 17 задержки выбираетс равным половине опорного периода. На каждом из отводов линии задержки формируетс сдвинута на врем At (задержка одного звена) копи импульса на предшествующем отводе . Максимальный фазовый сдвиг импульса на последнем отводе (выходе) линии задержки относительно импульса на выходе основного инвертора 16 составл ет 180°. Дл получени копий основного импульса со сдвигом в диапазоне 180...360° используютс дополнительные инверторы 18...25. Таким образом, на шестнадцати выходах опорного генератора 1 получаютс идеально сшитые по фазе в пределах полного периода 360° последовательности импульсов формы меандр, сдвинутых относительно импульсов на смежных выходах на угол360°/16 22,5°.
В своей работе каждый блок фазовой автоподстройки (фиг.2) использует как раз эту особенность опорного генератора, а именно то, что на выходах последнего одновременно существуют все возможные фазы опорного сигнала. Выбира опорный сигнал с нужной фазой, блок фазовой автоподстройки способен отследить любые изменени фазы с.игнала на свеем первом сигнальном входе, в том числе далеко за пределами диапазона 0...3600,
Пусть в блоке фазовой автоподстройки (фиг.2) выход Q замкнут на второй сигнальный вход С2, а на первый сигнальный вход С1 может поступать входной сигнал с частотой , близкой к частоте опорного генератора 1, выходы которого (фиг.З) подключены к
многофазному опорному входу R блока фазовой автоподстройки. Входы V1 и V2 свободны .
Если сигналы на входе С1 отсутствуют, то реверсивный счетчик 10 сохран ет достигнутое ранее состо ние и выдает на адресные входы мультиплексора 9 посто нное двоичное число. Поэтому мультиплексор 9 коммутирует на выход Q блока один из своих сигнальных входов 0...15, номер которого
равен адресному числу. На выходе блока фазовой автоподстройки генерируетс регул рна последовательность импульсов с частотой , равной опорной частоте.
Когда на вход С1 начинают поступать входные сигналы, то работа блока зависит
от фазового соотношени между ними и сигналами обратной св зи, поступающими с выхода Q. Если входной сигнал (предполагаетс , что его длительность мала по сравнению с периодом) совпадает во времени с
низким уровнем выходного сигнала, т.е. выходной сигнал отстает, то триггер 11, выпол- н ющий роль фазового детектора, сбрасываетс . Поэтому входной сигнал через элемент И 13 и элемент ИЛИ 15 проходит на вход вычитани реверсивного счетчика 10, уменьша на единицу его содержимое , так как уменьшаетс адресное число на входах АО...A3 мультиплексора 9, то он коммутирует на свой выход опорный
сигнал с предшествующего по номеру входа из группы опорных входов R. Таким образом производитс коррекци фазы выходного сигнала мультиплексора в сторону компенсации фазового рассогласовани . Если же
входной сигнал совпадает во времени с высоким уровнем выходного сигнала (случай опережени ), то триггер 11 взводитс , входной сигнал через элементы И 12 и ИЛИ 14 проходит на вход сложени реверсивного
5 счетчика, и мультиплексор 9 подключает к своему выходу опорный сигнал со старшего по номеру входа. Таким образом осуществл етс коррекци фазы выходного сигнала в противоположном направлении. Выходы
0 обоих элементов ИЛИ 14 и 15 служат управл ющими выходами U1 и U2 блока фазовой автоподстройки. Их назначение будет раскрыто ниже.
5В итоге нескольких аналогичных циклов
фазовой коррекции на выходе Q блока оказываетс сигнал, фронт которого совпадает с входным сигналом с погрешностью, не превышающей шага регулировани фаз
22,5°, т.е. достигаетс состо ние синхронизма .
Дл того, чтобы вы вить синхронизирующие свойства блока фазовой автоподстройки , рассмотрим его работу в режиме умножени частоты, когда коррекци фазы выходного сигнала осуществл етс не в каждом его периоде, а через k периодов, где k - коэффициент умножени частоты. В этом режиме после очередной коррекции к k периодам Т выходного сигнала, где Т 2тз - опорный период, добавл етс или отнимаетс от него отрезок не более At. Обозначив через п общее число выходов многофазного опорного генератора 1, запишем выражение дл границ полосы синхронизации, в которых должна оставатьс входна частота Тсдл гарантированного достижени и поддержани синхронизма:
kn. kn
(1)
2ta(kn +1) 1С 2t3(kn -1) Из этого выражени несложно найти относительную полосу синхронизации (допустимое относительное отклонение входной частоты fc от опорной частоты f0 1 /21з)
5fc мах
j kn 1
- (2) kn {
fo(kn)2 -1
Таким образом, полоса синхронизации обратно пропорциональна числу фаз многофазного опорного генератора и коэффициенту множени частоты.
Применение высокоинформативных кодов , таких как 2.7 RLL, наталкиваетс на серьезные трудности, св занные с резким сужением полосы синхронизации и необходимостью прецизионной стабилизации скорости вращени дисков.
Рассмотрим теперь работу схемы предлагаемого синхронизатора канала воспроизведени данных (фиг.1).
Многофазный опорный генератор 1 снабжает блоки 3 и 4 фазовой автоподстройки многофазными опорными сигналами по их входам R. Частота опорных сигналов генератора 1 выбираетс равной номинальной тактовой частоте воспроизводимых данных, поступающих на входную шину 6. Номинальна частота - это величина обратна единичному интервалу кода - наибольшему общему делителю всех возможных интервалов между воспроизводимыми сигналами данных. Например, если воспроизвод тс МГМ данные и интервалы между импульсами составл ют 100,150 и 200 не, то единичный интервал равен 50 не, а номинальна частота равна 20 МГц.
На вход С1 второго блока 4 фазовой автоподстройки поступают импульсы с дополнительного выхода 2 генератора. По
скольку в этом блоке выход Q замкнут на второй сигнальный вход С2, то блок 4 фазовой автоподстройки поддерживает состо ние синхронизма своего выходного сигнала с сигналом тактовой частоты, т.е ею частота 5 также равна гактовои.
Пусть входные сигналы данных не воспроизвод тс , т.е. не поступают на шину 6 В этом случае блок 3 не производит фазовой автоподстройки, однако частота его выход10 ных сигналов 0 и, следовательно, выходных синхросигналов на шине 7 все же поддерживаетс равной тактовой частоте. Така частотна настройка происходит благодар тому, что мультиплексор 9 в блоке 3 фазовой
15 автоподстройки снабжаетс не только теми же многофазными опорнымисигналами. что и мультиплексор 9 в уже настроенном блоке 4 фазовой автоподстройки, но и изменени состо ни реверсивных счетчиков 10 в обо20 их блоках 3 и 4 происход т одновременно и в одном направлении, так как импульсы рассогласовани , действующие на входах реверсивного счетчика в блоке 4, передаютс на входы реверсивного счетчика 10 в блоке
25 3, Именно дл этого в блоках фазовой автоподстройки предусмотрена пара управл ющих выходов U1, U2 и пара управл ющих входов VI, V2, по которым и св заны блоки 4 и 3 в синхронизаторе (фиг.1). Таким обра30 зом устран етс частотна расстройка выходных синхросигналов еще до начала воспроизведени данных.
Когда на входную шину 6 начинают поступать воспроизведенные сигналы дан5 ных, то выходной синхросигнал на шине 7 благодар включению в работу собственных цепей формировани импульсов фазового рассогласовани в блоке 3 фазовой автоподстройки (эти импульсы добавл ютс к им40 пульсам от управл ющих выходов блока 4 фазовой автоподстройки) постепенно с шагом Дг приближаетс к позиции установившегос состо ни - к состо нию фазового синхронизма с воспроизводимым сигналом
45 данных на шине 6. Это состо ние синхронизма достигаетс в устройстве в худшем случае после прихода п/2 входных сигналов данных. Фазовое дрожание выходного сигнала Q блока 3 фазовой автоподстройки до50 стигает, очевидно, величины 4 лУп. так как погрешности блоков 3 и 4 фазовой автоподстройки суммируютс . Указанное фазовое дрожание уменьшаетс с помощью инерционного фильтра 5 до значени ,удовлетвор 55 ющего требованию динамической точности Частотна полоса синхронизации в устройстве получаетс максимально широкой, так как фазова автоподстройка блока 4, а
Claims (3)
- вместе с этим и частотна настройка блока 3 фазовой автоподстройки, осуществл етс в наиболее благопри тных услови х ( в формуле (2), T.e.5fc 1/n). Предварительно настроенному по частоте блоку 3 фазовой автоподстройки остаетс лишь настроитьс на фазу входного сигнала данных. Формула изобретени 1. Устройство синхронизации канала воспроизведени данных, содержащее входную шину данных, выходную шину синхросигнала , опорный генератор, соответствующие многофазные выходы которого соединены с опорными входами первого блока фазовой автоподстройки, выполнен- ного в виде триггера, реверсивного счетчика , соединенного выходами с соответствующими адресными входами мультиплексора, выход которого вл етс выходом блока фазовой автоподстройки, а группа сигнальных входов - его опорными входами, отличающеес тем, что, с целью расширени частотной полосы и повышени надежности синхронизации, в него введены фильтр, подключенный между выходом первого блока фазовой автоподстройки , соединенным с его вторым сигналь- ным входом, и выходной шиной синхросигнала, и аналогичный первому второй блок фазовой автоподстройки, подклю- ченный выходом к его второму сигнальному входу, первым сигнальным входом - к дополнительному выходу опорного генератора , опорными входами - к соответствующим многофазным выходам опорного генерато-ра, а первым и вторым управл ющими выходами - соответственно к первому и второму управл ющим входам первого блока фазовой автоподстройки, первый сигнальный вход которого соединен с входной шиной данных.
- 2.Устройство поп.1,отличающее- с тем, что в каждый блок фазовой автоподстройки введены два элемента ИЛИ и два элемента И v первые входы которых соединены с С-входом триггера, вл ющимс первым сигнальным входом блока фазовой автоподстройки, вторым сигнальным входом которого вл етс D-вход триггера, пр мой и инверсный выходы которого подключены через соответствующие последовательно соединенные первые и вторые элементы И и ИЛИ к входам сложени и вычитани реверсивного счетчика, вл ющимс соответственно первым и вторым управл ющими выходами блока фазовой автоподстройки, первым и вторым управл ющими входами которого вл ютс другие входы первого и второго элементов ИЛИ соответственно.
- 3.Устройство по п.1, о т л и ч а ю щ е е- с тем, что опорный генератор выполнен в виде основного инвертора, охваченного обратной св зью через согласованную линию задержки, и дополнительных инверторов, входы которых подключены к отводам линии задержки, составл ющим половину многофазных выходов опорного генератора, другую половину которых составл ют выходы дополнительных инверторов.Фиг. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894744753A SU1674245A1 (ru) | 1989-10-02 | 1989-10-02 | Устройство дл синхронизации канала воспроизведени данных |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894744753A SU1674245A1 (ru) | 1989-10-02 | 1989-10-02 | Устройство дл синхронизации канала воспроизведени данных |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1674245A1 true SU1674245A1 (ru) | 1991-08-30 |
Family
ID=21472378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894744753A SU1674245A1 (ru) | 1989-10-02 | 1989-10-02 | Устройство дл синхронизации канала воспроизведени данных |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1674245A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2486661C1 (ru) * | 2012-04-11 | 2013-06-27 | Открытое акционерное общество "Научно-исследовательский институт телевидения" | Электронный фазовращатель |
-
1989
- 1989-10-02 SU SU894744753A patent/SU1674245A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент РСТ № 81/01928. кл Н 03 L7/00,опублик. 1981. Патент EP №0240232, кл Н 03 L7/00,опублик. 1986. Патент EP № 0140042, кл. Н 03 L7/00, 1985. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2486661C1 (ru) * | 2012-04-11 | 2013-06-27 | Открытое акционерное общество "Научно-исследовательский институт телевидения" | Электронный фазовращатель |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5579184A (en) | Playback clock signal generating circuit which uses a first and second phase lock loop | |
US7479814B1 (en) | Circuit for digital frequency synthesis in an integrated circuit | |
US4005479A (en) | Phase locked circuits | |
GB2091961A (en) | Phase tolerant bit synchronizer for digital signals | |
US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
US4827490A (en) | Method of synchronizing two binary trains | |
EP0290851B1 (en) | Synchronizing clock signal generator | |
US5786953A (en) | Arrangement for reproducing n digital signals having n phase-locked loops each including a phase shifter, controlled by an integrating element, arranged between a VCO output and a phase detector | |
US4686482A (en) | Clock signal arrangement for regenerating a clock signal | |
US4390801A (en) | Circuit for reproducing a clock signal | |
GB2084415A (en) | Apparatus for regenerating a clock pulse signal from a stream of data | |
SU1674245A1 (ru) | Устройство дл синхронизации канала воспроизведени данных | |
JP2595887B2 (ja) | ビット同期回路 | |
US5656958A (en) | Frequency synthesizing device | |
KR100389845B1 (ko) | 디지털 수신기를 동기화하는 장치 | |
JPH0434768A (ja) | クロツク抽出回路 | |
US4933782A (en) | Digital phase lock device | |
JP2542933B2 (ja) | 時間軸補正回路 | |
JP2764579B2 (ja) | 高速追従形pll装置 | |
JPH08331085A (ja) | ディジタル位相同期回路及びこれを用いたデータ受信回路 | |
US5532886A (en) | Data stream smoothing method and circuit for a tape drive | |
SU1675943A1 (ru) | Устройство дл синхронизации и выделени данных | |
JPH0322773A (ja) | 位相同期型発振回路 | |
JP3003471B2 (ja) | クロック切替回路 | |
JP2556542B2 (ja) | 同期回路 |