JP2514291B2 - 半導体回路装置の製造方法 - Google Patents
半導体回路装置の製造方法Info
- Publication number
- JP2514291B2 JP2514291B2 JP3500879A JP50087991A JP2514291B2 JP 2514291 B2 JP2514291 B2 JP 2514291B2 JP 3500879 A JP3500879 A JP 3500879A JP 50087991 A JP50087991 A JP 50087991A JP 2514291 B2 JP2514291 B2 JP 2514291B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bump
- metal
- conductive
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05671—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13084—Four-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/13124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0106—Neodymium [Nd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 [発明の技術分野] 本発明は、例えばビーム・リードのような金属リード
と半導体チップの金属バンプとが熱圧着ボンディングさ
れた半導体回路装置の製造方法に関する。
と半導体チップの金属バンプとが熱圧着ボンディングさ
れた半導体回路装置の製造方法に関する。
[背景技術] 外部金属ビーム・リードを半導体チップ上の接点パタ
ーンに接続するのに金属バンプを使用することは、当技
術でよく知られている。たとえば、ビーム・リード・ボ
ンディング、フリップ・チップ・ボンディング、および
テープ自動ボンディング(TAB)は、チップ上の配線パ
ターンの選択した領域上に形成した金属バンプを利用す
る、半導体チップ装着法の例である。熱圧着ボンディン
グでは、熱と物理的圧力を併用して、チップ上の金属バ
ンプ外部金属接続部に接続する。これらの外部金属接続
部は、たとえば外部チップや柔軟テープ上の、金属バン
プと向かい合う位置に設けることができる。
ーンに接続するのに金属バンプを使用することは、当技
術でよく知られている。たとえば、ビーム・リード・ボ
ンディング、フリップ・チップ・ボンディング、および
テープ自動ボンディング(TAB)は、チップ上の配線パ
ターンの選択した領域上に形成した金属バンプを利用す
る、半導体チップ装着法の例である。熱圧着ボンディン
グでは、熱と物理的圧力を併用して、チップ上の金属バ
ンプ外部金属接続部に接続する。これらの外部金属接続
部は、たとえば外部チップや柔軟テープ上の、金属バン
プと向かい合う位置に設けることができる。
図1に、従来技術によるバンプ/チップ構造が示され
ているが、これはチップの故障の原因となる腐食の問題
が生じる可能性がある。半導体基板10上に導電性の接点
ランド12が形成されており、これに金属バンプ14が取り
付けられている。
ているが、これはチップの故障の原因となる腐食の問題
が生じる可能性がある。半導体基板10上に導電性の接点
ランド12が形成されており、これに金属バンプ14が取り
付けられている。
ガラス様の不動態化層16が、基板10の表面を覆ってい
る。基板10の処理中に、基板表面上にマスクを置き、エ
ッチングすることにより、層16中に開口を形成する。エ
ッチングされた開口は、バンプ14を付着させたときバン
プがちょうど接点ランド12の上に来るように、一般に断
面がバンプ14よりも幾分大きめに作られる。
る。基板10の処理中に、基板表面上にマスクを置き、エ
ッチングすることにより、層16中に開口を形成する。エ
ッチングされた開口は、バンプ14を付着させたときバン
プがちょうど接点ランド12の上に来るように、一般に断
面がバンプ14よりも幾分大きめに作られる。
バンプ14の構成は、クロムのボンディング層20の上に
アルミニウムのペデスタル22が付着している。次に、ア
ルミニウムのペデスタル22の最上部の表面上にクロムの
層24が付着し、さらにその上の鋼の層26および金の層28
がある。
アルミニウムのペデスタル22が付着している。次に、ア
ルミニウムのペデスタル22の最上部の表面上にクロムの
層24が付着し、さらにその上の鋼の層26および金の層28
がある。
この構造により、露出したカラー部分18が形成され、
接点ランド12の最上部の表面が腐食する可能性が生じ
る。重合体で被覆してカラー領域18を不動態化する試み
が行なわれたが、その結果は完全に満足すべきものでは
なかった。
接点ランド12の最上部の表面が腐食する可能性が生じ
る。重合体で被覆してカラー領域18を不動態化する試み
が行なわれたが、その結果は完全に満足すべきものでは
なかった。
半導体上の導電性ランド上にバンプを形成する他の従
来技術による方法は、米国特許第4042954号、第4427715
号および第3874072号明細書に見られる。米国特許第404
2954号明細書には、Cr、AlCr、CrおよびAuの多層遷移構
造を利用して金属バンプを形成する方法が開示されてい
る。この遷移構造は、銅の下にニッケルを設けたバンプ
を、半導体チップ上のアルミニウムの金属パターンに接
続するのに使用される。アルミニウムの金属パターン
は、SiO2不動態化層を介してチップ上の選択された領域
に接触する。
来技術による方法は、米国特許第4042954号、第4427715
号および第3874072号明細書に見られる。米国特許第404
2954号明細書には、Cr、AlCr、CrおよびAuの多層遷移構
造を利用して金属バンプを形成する方法が開示されてい
る。この遷移構造は、銅の下にニッケルを設けたバンプ
を、半導体チップ上のアルミニウムの金属パターンに接
続するのに使用される。アルミニウムの金属パターン
は、SiO2不動態化層を介してチップ上の選択された領域
に接触する。
米国特許第4427715号明細書には、バンプをパッドの
上で中心合せして中間不動態化層のウインドウを覆う、
金属バンプ形成のための他の方法が開示されている。バ
ンプの位置および寸法は、熱圧着ボンディングの間にバ
ンプの周囲がパッドの周囲からはみ出さないように、パ
ッドに対して選択されている。この配置により、不動態
化層の亀裂による故障が防止される。
上で中心合せして中間不動態化層のウインドウを覆う、
金属バンプ形成のための他の方法が開示されている。バ
ンプの位置および寸法は、熱圧着ボンディングの間にバ
ンプの周囲がパッドの周囲からはみ出さないように、パ
ッドに対して選択されている。この配置により、不動態
化層の亀裂による故障が防止される。
米国特許第3874072号明細書には、各種の金属による
多層で構成された、きのこ型の金属バンプを形成する方
法が開示されている。簡単に言うと、ニッケルのきのこ
型キャップを、ニッケルおよびクロム層を介在させてア
ルミニウム層に接続する。このアルミニウム層を、薄い
ガラスの不動態化層のウインドウを介してアルミニウム
・パッドの上に付着させる。ニッケルのキャップの上
に、金、スズ、金の薄い層を順次形成する。
多層で構成された、きのこ型の金属バンプを形成する方
法が開示されている。簡単に言うと、ニッケルのきのこ
型キャップを、ニッケルおよびクロム層を介在させてア
ルミニウム層に接続する。このアルミニウム層を、薄い
ガラスの不動態化層のウインドウを介してアルミニウム
・パッドの上に付着させる。ニッケルのキャップの上
に、金、スズ、金の薄い層を順次形成する。
上記の諸特許には、いくつかの欠点がある。或るもの
は、アルミニウムのバンプと下層の絶縁構造との間の接
続が良好でないために、あるいは接点ランドのメタラジ
が露出しているために生じる可能性のある腐食の問題を
予想していない。又、熱圧着ボンディングの際のガラス
様不動態化層の厚さに起因するこのガラス様不動態化層
の亀裂が生じる可能性があることを予想していない。
は、アルミニウムのバンプと下層の絶縁構造との間の接
続が良好でないために、あるいは接点ランドのメタラジ
が露出しているために生じる可能性のある腐食の問題を
予想していない。又、熱圧着ボンディングの際のガラス
様不動態化層の厚さに起因するこのガラス様不動態化層
の亀裂が生じる可能性があることを予想していない。
要約すれば、当技術分野では、製造が安価であり、露
出したメタラジによる腐食を阻止し、しかも上記のよう
な亀裂を伴わない、熱圧着ボンディングされた半導体回
路装置及びこれの製造方法が求められている。
出したメタラジによる腐食を阻止し、しかも上記のよう
な亀裂を伴わない、熱圧着ボンディングされた半導体回
路装置及びこれの製造方法が求められている。
したがって、本発明の目的は、露出したメタラジによ
る腐食を阻止し、しかも上記のような亀裂を伴わない、
熱圧着ボンディングされた半導体回路装置の製造方法を
提供することである。
る腐食を阻止し、しかも上記のような亀裂を伴わない、
熱圧着ボンディングされた半導体回路装置の製造方法を
提供することである。
[要約] 半導体チップ上に導電性パッドを介して形成された金
属バンプを金属リードに熱圧着ボンディングする本発明
に伴う半導体回路装置の製造方法は、 (a)能動素子を有する半導体基板の表面に導電性パッ
ドを形成し、上記半導体基板の表面及び上記導電性パッ
ドを覆って少なくとも3μmの厚さにガラス不動態化層
を形成し、該ガラス不動態化層に上記導電性パッドを露
出する開口を形成し、該開口内に露出された上記導電性
パッドの表面、上記開口の側壁及び上記開口を囲む表面
のエッジ部分に第1の導電性金属層を連続して形成し、
該第1の導電性金属層上にアルミニウム・バンプを形成
し、そして該アルミニウム・バンプ上に第2の導電性金
属層を形成して半導体チップを形成し、 (b)上記第1の導電性金属層、上記アルミニウム・バ
ンプ及び上記第2の導電性金属層により構成される上記
半導体チップの金属バンプを金属リードに熱圧着ボンデ
ィングすることを含み、 熱圧着ボンディング前の上記金属バンプの高さが該高さ
の40%の超えない分だけ減少するように、熱圧着ボンデ
ィングにより上記アルミニウム・バンプが変形されてい
ることを特徴とする。
属バンプを金属リードに熱圧着ボンディングする本発明
に伴う半導体回路装置の製造方法は、 (a)能動素子を有する半導体基板の表面に導電性パッ
ドを形成し、上記半導体基板の表面及び上記導電性パッ
ドを覆って少なくとも3μmの厚さにガラス不動態化層
を形成し、該ガラス不動態化層に上記導電性パッドを露
出する開口を形成し、該開口内に露出された上記導電性
パッドの表面、上記開口の側壁及び上記開口を囲む表面
のエッジ部分に第1の導電性金属層を連続して形成し、
該第1の導電性金属層上にアルミニウム・バンプを形成
し、そして該アルミニウム・バンプ上に第2の導電性金
属層を形成して半導体チップを形成し、 (b)上記第1の導電性金属層、上記アルミニウム・バ
ンプ及び上記第2の導電性金属層により構成される上記
半導体チップの金属バンプを金属リードに熱圧着ボンデ
ィングすることを含み、 熱圧着ボンディング前の上記金属バンプの高さが該高さ
の40%の超えない分だけ減少するように、熱圧着ボンデ
ィングにより上記アルミニウム・バンプが変形されてい
ることを特徴とする。
そして、熱圧着ボンディング前の上記金属バンプの高
さが、該高さの30%乃至40%だけ減少するように、熱圧
着ボンディングにより上記アルミニウム・バンプが変形
されていることを特徴とする。
さが、該高さの30%乃至40%だけ減少するように、熱圧
着ボンディングにより上記アルミニウム・バンプが変形
されていることを特徴とする。
そして、この製造方法において、上記第1の導電性金
属層はクロムであることを特徴とする。
属層はクロムであることを特徴とする。
そして、この製造方法において、上記第2の導電性金
属層は、上記アルミニウム・バンプの側から設けられた
クロム層、銅層及び金層を含むことを特徴とする。
属層は、上記アルミニウム・バンプの側から設けられた
クロム層、銅層及び金層を含むことを特徴とする。
[図面の簡単な説明] 図1は、従来技術による導電性バンプ/半導体構造の
断面図である。
断面図である。
図2は、本発明の好ましい実施例の断面図である。
図3は、熱圧着ボンディングを行った後の、図2に示
す導電性バンプ/半導体構造の断面図である。
す導電性バンプ/半導体構造の断面図である。
図4は、バンプ領域を取り囲む能動回路のない領域を
示す、半導体チップの一部の平面図である。
示す、半導体チップの一部の平面図である。
[発明の詳細な説明] モノリシック半導体装置の製法は周知であるので、基
板10に半導体装置が既に形成されており、チップの周辺
にパッド12が設けられているものと仮定する。図2に、
半導体チップ10上に設けた単一のパッド12の断面図を示
す。パッド12のメタラジは、いくつかの金属成分からな
るものとすることができるが、チップ10の表面に蒸着さ
せたアルミニウムと銅の混合物であることが好ましい。
板10に半導体装置が既に形成されており、チップの周辺
にパッド12が設けられているものと仮定する。図2に、
半導体チップ10上に設けた単一のパッド12の断面図を示
す。パッド12のメタラジは、いくつかの金属成分からな
るものとすることができるが、チップ10の表面に蒸着さ
せたアルミニウムと銅の混合物であることが好ましい。
パッド12を付着させた後、絶縁用石英の不動態化層16
を基板10の上面全体に付着させる。石英層16の厚みの範
囲は、約3〜4μmであることが好ましいが、これより
厚くてもよい。石英層16を付着させる好ましい方法はス
パッタリングである。
を基板10の上面全体に付着させる。石英層16の厚みの範
囲は、約3〜4μmであることが好ましいが、これより
厚くてもよい。石英層16を付着させる好ましい方法はス
パッタリングである。
パッド12上の石英層16にマスクを重ねた後、パッド12
の表面に開口をエッチングすることにより、開口すなわ
ちウインドウを形成する。石英層16を貫通する開口をバ
イアホールと称するが、後のTABテープの内部リードへ
の熱圧着ボンディングを容易にするため、これをチップ
の周囲に設ける。
の表面に開口をエッチングすることにより、開口すなわ
ちウインドウを形成する。石英層16を貫通する開口をバ
イアホールと称するが、後のTABテープの内部リードへ
の熱圧着ボンディングを容易にするため、これをチップ
の周囲に設ける。
次に、バイア・ホールと位置合わせした開口をその周
囲に有するモリブデンのマスクを、石英不動態化層16の
上に設ける。マスクの穴は、バイア・ホールを露出させ
るだけでなく、各バイア・ホールを囲む肩の部分30およ
び32も露出させるよう十分に広いものとする。次にアル
ミニウムのバンプ構造14を、一連の蒸着工程によりモリ
ブデンのマスクを介して付着させる。アルミニウムのバ
ンプ構造14は、ランド12の露出部だけでなく、バイア・
ホールの側壁および肩の部分30、32からもはみ出して延
びるクロムの接着層34を有する。クロム層34は、厚みが
約1250Åであり、ランド12のメタラジにも、石英層16の
覆われた部分にも接着することが好ましい。
囲に有するモリブデンのマスクを、石英不動態化層16の
上に設ける。マスクの穴は、バイア・ホールを露出させ
るだけでなく、各バイア・ホールを囲む肩の部分30およ
び32も露出させるよう十分に広いものとする。次にアル
ミニウムのバンプ構造14を、一連の蒸着工程によりモリ
ブデンのマスクを介して付着させる。アルミニウムのバ
ンプ構造14は、ランド12の露出部だけでなく、バイア・
ホールの側壁および肩の部分30、32からもはみ出して延
びるクロムの接着層34を有する。クロム層34は、厚みが
約1250Åであり、ランド12のメタラジにも、石英層16の
覆われた部分にも接着することが好ましい。
次に、アルミニウムのバンプのペデスタル36を、クロ
ム層34の上に約18.65±2.5μmの厚みに付着させた後、
さらにクロム層38を付着させる。次に、クロムと銅の複
合接着促進層40をクロム層38の上に付着させた後、約1
μmの銅の層42を付着させる。最後に、4500Åの金の層
44をペデスタルの最上面に付着させて、バンプ用の接着
面を形成する。
ム層34の上に約18.65±2.5μmの厚みに付着させた後、
さらにクロム層38を付着させる。次に、クロムと銅の複
合接着促進層40をクロム層38の上に付着させた後、約1
μmの銅の層42を付着させる。最後に、4500Åの金の層
44をペデスタルの最上面に付着させて、バンプ用の接着
面を形成する。
クロム層34は、アルミニウムのバンプ36と、パッド12
のメタラジおよび石英層16との間の接着を強化する。こ
れにより、熱圧着ボンディングまたはその後の熱サイク
ルの間に、バンプのせん断がクロムの中間層34の接着特
性により防止される。クロム層38は、アルミニウムのバ
ンプ36と銅層42との間の拡散バリアとして機能し、腐食
の可能性のあるアルミニウムと銅の合金の生成を防止す
る。最後に、銅とクロムの混合層40は、クロム層上への
銅の接着を促進する。
のメタラジおよび石英層16との間の接着を強化する。こ
れにより、熱圧着ボンディングまたはその後の熱サイク
ルの間に、バンプのせん断がクロムの中間層34の接着特
性により防止される。クロム層38は、アルミニウムのバ
ンプ36と銅層42との間の拡散バリアとして機能し、腐食
の可能性のあるアルミニウムと銅の合金の生成を防止す
る。最後に、銅とクロムの混合層40は、クロム層上への
銅の接着を促進する。
バンプの付着後、チック10をアンビルの上に置き、そ
の接点をTABテープの内部リードと位置合せする。一般
に、このようなリードは、薄い金の層をメッキした銅製
である。次に、内部リード上にサーモードを置き、アル
ミニウムのバンプにリードを押しつけ、熱、圧力および
時間の組合せにより、全てのリードを一度にボンディン
グする。サーモードの温度は、550〜700℃に維持し、ド
ウェル時間は0.3〜0.9秒とすることが好ましい。アンビ
ルの温度は250℃に維持する。バンプと内部リードの間
にかかる圧力は、ボンディングの間約3200kg/cm2とする
ことが好ましいが、2200〜4200kg/cm2のの範囲でもよ
い。バンプ14の層30および32は、接点ランド12の範囲を
越えてずっと延びても、接点ランド12より小さくてもよ
い。いずれの場合も、石英層16の厚みが、上記の条件で
生じる可能性のある亀裂を防止する。
の接点をTABテープの内部リードと位置合せする。一般
に、このようなリードは、薄い金の層をメッキした銅製
である。次に、内部リード上にサーモードを置き、アル
ミニウムのバンプにリードを押しつけ、熱、圧力および
時間の組合せにより、全てのリードを一度にボンディン
グする。サーモードの温度は、550〜700℃に維持し、ド
ウェル時間は0.3〜0.9秒とすることが好ましい。アンビ
ルの温度は250℃に維持する。バンプと内部リードの間
にかかる圧力は、ボンディングの間約3200kg/cm2とする
ことが好ましいが、2200〜4200kg/cm2のの範囲でもよ
い。バンプ14の層30および32は、接点ランド12の範囲を
越えてずっと延びても、接点ランド12より小さくてもよ
い。いずれの場合も、石英層16の厚みが、上記の条件で
生じる可能性のある亀裂を防止する。
図3は、金属バンプ14への熱圧着ボンディング後の、
内部リード58の断面を示す。ボンディングのためのアン
ビルとサーモードの間の移動量は、バンプ14が元の高さ
の約30〜40%(6±2μm)だけ平坦化されるように調
節する。この結果、バンプは上面が平滑になり、底部が
横に広がリ、リード58の金層がバンプ14の全層44と接着
して、強度の高い境界面を形成する。上述の条件で、リ
ード1本当たリ50〜80gの接着強度が容易に得られる。
内部リード58の断面を示す。ボンディングのためのアン
ビルとサーモードの間の移動量は、バンプ14が元の高さ
の約30〜40%(6±2μm)だけ平坦化されるように調
節する。この結果、バンプは上面が平滑になり、底部が
横に広がリ、リード58の金層がバンプ14の全層44と接着
して、強度の高い境界面を形成する。上述の条件で、リ
ード1本当たリ50〜80gの接着強度が容易に得られる。
バンプを石英層16の層の部分30および32を越えて延び
させる結果、石英層16が熱圧着ボンディングの間に亀裂
を生じる可能性が高くなる。しかしながら、アルミニウ
ムのバンプ14の変形が40%を超えない限り、アルミニウ
ムのバンプが厚い石英の層の部分(厚み3μm超)を越
えて延びると、応力の緩衝材として機能し、石英層16の
たわみが無視できるようになることが判った。石英層16
が薄過ぎると、この条件下では亀裂を生じ、装置の故障
の原因となる可能性がある。
させる結果、石英層16が熱圧着ボンディングの間に亀裂
を生じる可能性が高くなる。しかしながら、アルミニウ
ムのバンプ14の変形が40%を超えない限り、アルミニウ
ムのバンプが厚い石英の層の部分(厚み3μm超)を越
えて延びると、応力の緩衝材として機能し、石英層16の
たわみが無視できるようになることが判った。石英層16
が薄過ぎると、この条件下では亀裂を生じ、装置の故障
の原因となる可能性がある。
石英層16を越えてバンプが延びる結果、下層の半導体
構造が熱圧着ボンディングの熱および応力にさらされる
ことになる。能動半導体構造がアルミニウム・バンプ14
のつぶれた部分が延びた52または54の下、またはバンプ
14と接点ランド12の下にあると、下層の能動構造に損傷
が生じる可能性があることが判った。この点に関し、図
4に、半導体チップ64の周囲(チップの隅部だけを示
す)にある複数のバンプ60、62等を示す。各バンプ60、
62の下にあるチップの接点ランドの領域は、導電性通路
66を経て、能動半導体装置を含む領域68に接続されてい
る。導電性通路66以外に能動回路がないバンプ60、62等
の間にバンド領域70を設ける。このようにすると、バン
ド領域70には能動回路がないため、熱圧着ボンディング
により下層の能動回路が破損することが避けられる。バ
ンプが20μm以上(どの方向にも)の境界により能動装
置から分離されていれば、能動装置への熱圧着ボンディ
ングの影響が無視できることが判った。明らかに、バン
プの一部とテープ・リード材料を比較的低い温度で溶融
させて、テープ・リードをパッドに接着する相互接続の
方法を選択すれば、装置パラメータに対する応力と温度
の影響は無視できる。
構造が熱圧着ボンディングの熱および応力にさらされる
ことになる。能動半導体構造がアルミニウム・バンプ14
のつぶれた部分が延びた52または54の下、またはバンプ
14と接点ランド12の下にあると、下層の能動構造に損傷
が生じる可能性があることが判った。この点に関し、図
4に、半導体チップ64の周囲(チップの隅部だけを示
す)にある複数のバンプ60、62等を示す。各バンプ60、
62の下にあるチップの接点ランドの領域は、導電性通路
66を経て、能動半導体装置を含む領域68に接続されてい
る。導電性通路66以外に能動回路がないバンプ60、62等
の間にバンド領域70を設ける。このようにすると、バン
ド領域70には能動回路がないため、熱圧着ボンディング
により下層の能動回路が破損することが避けられる。バ
ンプが20μm以上(どの方向にも)の境界により能動装
置から分離されていれば、能動装置への熱圧着ボンディ
ングの影響が無視できることが判った。明らかに、バン
プの一部とテープ・リード材料を比較的低い温度で溶融
させて、テープ・リードをパッドに接着する相互接続の
方法を選択すれば、装置パラメータに対する応力と温度
の影響は無視できる。
上記の説明は、本発明を例示するものにすぎない。当
業者なら、本発明から逸脱することなく様々な代替案お
よび修正形を考案できよう。したがって、本発明は、特
許請求の範囲に含まれるこのような代替案、修正形およ
び変形をすべて包含するものである。
業者なら、本発明から逸脱することなく様々な代替案お
よび修正形を考案できよう。したがって、本発明は、特
許請求の範囲に含まれるこのような代替案、修正形およ
び変形をすべて包含するものである。
フロントページの続き (72)発明者 バーンデルマイアー、エリック アメリカ合衆国ニューヨーク州ワッピン ガーズ・フォールズ、エッジヒル・ドラ イブ37番地 (56)参考文献 特開 昭55−78549(JP,A) 特開 昭63−45826(JP,A)
Claims (4)
- 【請求項1】半導体チップ上に導電性パッドを介して形
成された金属バンプを金属リードに熱圧着ボンディング
する半導体回路装置の製造方法において、 (a)能動素子を有する半導体基板の表面に導電性パッ
ドを形成し、上記半導体基板の表面及び上記導電性パッ
ドを覆って少なくとも3μmの厚さにガラス不動態化層
を形成し、該ガラス不動態化層に上記導電性パッドを露
出する開口を形成し、該開口内に露出された上記導電性
パッドの表面、上記開口の側壁及び上記開口を囲む表面
のエッジ部分に第1の導電性金属層を連続して形成し、
該第1の導電性金属層上にアルミニウム・バンプを形成
し、そして該アルミニウム・バンプ上に第2の導電性金
属層を形成して半導体チップを形成し、 (b)上記第1の導電性金属層、上記アルミニウム・バ
ンプ及び上記第2の導電性金属層により構成される上記
半導体チップの金属バンプを金属リードに熱圧着ボンデ
ィングすることを含み、 熱圧着ボンディング前の上記金属バンプの高さが該高さ
の40%を超えない分だけ減少するように、熱圧着ボンデ
ィングにより上記アルミニウム・バンプが変形されてい
ることを特徴とする上記半導体回路装置の製造方法。 - 【請求項2】熱圧着ボンディング前の上記金属バンプの
高さが、該高さの30%乃至40%だけ減少するように、熱
圧着ボンディングにより上記アルミニウム・バンプが変
形されていることを特徴とする請求項1記載の上記半導
体回路装置の製造方法。 - 【請求項3】上記第1の導電性金属層はクロムであるこ
とを特徴とする請求項2記載の半導体回路装置の製造方
法。 - 【請求項4】上記第2の導電性金属層は、上記アルミニ
ウム・バンプの側から設けられたクロム層、銅層及び金
層を含むことを特徴とする請求項3記載の半導体回路装
置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US54217190A | 1990-06-22 | 1990-06-22 | |
US542,171 | 1990-06-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05507814A JPH05507814A (ja) | 1993-11-04 |
JP2514291B2 true JP2514291B2 (ja) | 1996-07-10 |
Family
ID=24162638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3500879A Expired - Lifetime JP2514291B2 (ja) | 1990-06-22 | 1990-11-21 | 半導体回路装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0540519B1 (ja) |
JP (1) | JP2514291B2 (ja) |
DE (1) | DE69026118T2 (ja) |
WO (1) | WO1992000604A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2075462C (en) * | 1992-01-27 | 1999-05-04 | George Erdos | Bump structure and method for bonding to a semi-conductor device |
DE4225138A1 (de) * | 1992-07-30 | 1994-02-03 | Daimler Benz Ag | Multichipmodul und Verfahren zu dessen Herstellung |
US6462414B1 (en) * | 1999-03-05 | 2002-10-08 | Altera Corporation | Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad |
US7446399B1 (en) | 2004-08-04 | 2008-11-04 | Altera Corporation | Pad structures to improve board-level reliability of solder-on-pad BGA structures |
US8288872B2 (en) * | 2008-08-05 | 2012-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via layout |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4427715A (en) * | 1978-07-03 | 1984-01-24 | National Semiconductor Corporation | Method of forming expanded pad structure |
JPS6345826A (ja) * | 1986-08-11 | 1988-02-26 | インターナショナル・ビジネス・マシーンズ・コーポレーシヨン | 半導体集積回路装置の接続構造 |
-
1990
- 1990-11-21 DE DE69026118T patent/DE69026118T2/de not_active Expired - Fee Related
- 1990-11-21 JP JP3500879A patent/JP2514291B2/ja not_active Expired - Lifetime
- 1990-11-21 WO PCT/US1990/006850 patent/WO1992000604A1/en active IP Right Grant
- 1990-11-21 EP EP91900560A patent/EP0540519B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO1992000604A1 (en) | 1992-01-09 |
EP0540519B1 (en) | 1996-03-20 |
JPH05507814A (ja) | 1993-11-04 |
DE69026118T2 (de) | 1996-10-02 |
EP0540519A1 (en) | 1993-05-12 |
DE69026118D1 (de) | 1996-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5059553A (en) | Metal bump for a thermal compression bond and method for making same | |
US4434434A (en) | Solder mound formation on substrates | |
US7056818B2 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
US6511901B1 (en) | Metal redistribution layer having solderable pads and wire bondable pads | |
JP2589940B2 (ja) | 相互接続構造 | |
US6750135B2 (en) | Method for forming chip scale package | |
JP3387083B2 (ja) | 半導体装置及びその製造方法 | |
US20080054461A1 (en) | Reliable wafer-level chip-scale package solder bump structure in a packaged semiconductor device | |
US20100117231A1 (en) | Reliable wafer-level chip-scale solder bump structure | |
US6429531B1 (en) | Method and apparatus for manufacturing an interconnect structure | |
JPH11297873A (ja) | 半導体装置およびその製造方法 | |
JPH11354563A (ja) | 半導体配線の構造 | |
US5053851A (en) | Metal bump for a thermal compression bond and method for making same | |
US7088007B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
JP2514291B2 (ja) | 半導体回路装置の製造方法 | |
US6429046B1 (en) | Flip chip device and method of manufacture | |
US20050029677A1 (en) | [under bump metallurgic layer] | |
EP0554019B1 (en) | Method of forming a bump contact structure on a semiconductor device | |
JPH11145174A (ja) | 半導体装置およびその製造方法 | |
JP3259562B2 (ja) | バンプ付き半導体装置の製造方法 | |
JP2000164617A (ja) | チップサイズパッケージおよびその製造方法 | |
JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
US6802250B2 (en) | Stencil design for solder paste printing | |
JPH03268385A (ja) | はんだバンプとその製造方法 |