JP3249967B2 - ダイヤモンド半導体デバイスの製造方法 - Google Patents
ダイヤモンド半導体デバイスの製造方法Info
- Publication number
- JP3249967B2 JP3249967B2 JP12337092A JP12337092A JP3249967B2 JP 3249967 B2 JP3249967 B2 JP 3249967B2 JP 12337092 A JP12337092 A JP 12337092A JP 12337092 A JP12337092 A JP 12337092A JP 3249967 B2 JP3249967 B2 JP 3249967B2
- Authority
- JP
- Japan
- Prior art keywords
- diamond semiconductor
- semiconductor film
- diamond
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【0001】
【産業上の利用分野】本発明は、ダイヤモンド半導体及
びダイヤモンド半導体デバイス、特にダイヤモンド半導
体の合成に不可欠な析出基板の除去されたダイヤモンド
半導体及びダイヤモンド半導体デバイスの製造方法に関
する。
びダイヤモンド半導体デバイス、特にダイヤモンド半導
体の合成に不可欠な析出基板の除去されたダイヤモンド
半導体及びダイヤモンド半導体デバイスの製造方法に関
する。
【0002】
【従来の技術】これまで、マイクロ波プラズマCVD法
によってメタン、アセトン、アルコール等の炭素を含む
有機化合物の気体を活性化し、それをSi等の基板に吹
き付けると、それが急冷されて、炭素の過飽和状態が生
じ、ダイヤモンドが基板上に成長すると考えられてい
る。その際に、炭化ガスに約100倍の水素ガスを混入
するとダイヤモンドが形成されやすいことが知られてい
るが、まだその理由は明らかにされていない。
によってメタン、アセトン、アルコール等の炭素を含む
有機化合物の気体を活性化し、それをSi等の基板に吹
き付けると、それが急冷されて、炭素の過飽和状態が生
じ、ダイヤモンドが基板上に成長すると考えられてい
る。その際に、炭化ガスに約100倍の水素ガスを混入
するとダイヤモンドが形成されやすいことが知られてい
るが、まだその理由は明らかにされていない。
【0003】そしてダイヤモンドの形成が常圧(760
Torr)で可能になり、それを機に、種々な方法で、
電気伝導性を示す半導体的なダイヤモンド膜の合成が試
みられている。プラズマCVD法を用いる場合、前述の
炭化水素ガス中にB2H6(ジボラン)を混入するとp
型ダイヤモンドが得られ、PH3(フォスフィン)を混
入するとn型ダイヤモンドが得られることが報告されて
いる。しかし、ここで報告されている結果は、ダイヤモ
ンドが半導体として用いられる可能性を示唆するもので
はない。即ち、半導体の抵抗率は通常、ドープされた不
純物原子濃度に逆比例しなければならないが、前述の報
告(B2H6やPH3を混合する方法で合成されたダイ
ヤモンド)からはその傾向は得られていない。また、前
記した方法で得られたダイヤモンドの抵抗率は高く、半
導体として実用の段階にいたっていない。
Torr)で可能になり、それを機に、種々な方法で、
電気伝導性を示す半導体的なダイヤモンド膜の合成が試
みられている。プラズマCVD法を用いる場合、前述の
炭化水素ガス中にB2H6(ジボラン)を混入するとp
型ダイヤモンドが得られ、PH3(フォスフィン)を混
入するとn型ダイヤモンドが得られることが報告されて
いる。しかし、ここで報告されている結果は、ダイヤモ
ンドが半導体として用いられる可能性を示唆するもので
はない。即ち、半導体の抵抗率は通常、ドープされた不
純物原子濃度に逆比例しなければならないが、前述の報
告(B2H6やPH3を混合する方法で合成されたダイ
ヤモンド)からはその傾向は得られていない。また、前
記した方法で得られたダイヤモンドの抵抗率は高く、半
導体として実用の段階にいたっていない。
【0004】また最近では、メタノール(CH3OH)
にホウ酸(B2O3)および五酸化二リン(P2O5)
を溶解し、それをアセトン[(CH3)2CO]で稀釈
した溶液からの炭化ガスと、炭化ガスの約100倍の量
の水素ガスを熱フィラメント(2240℃)で活性化し
てシリコン基板上に半導体ダイヤモンドを合成する方法
が報告されている。
にホウ酸(B2O3)および五酸化二リン(P2O5)
を溶解し、それをアセトン[(CH3)2CO]で稀釈
した溶液からの炭化ガスと、炭化ガスの約100倍の量
の水素ガスを熱フィラメント(2240℃)で活性化し
てシリコン基板上に半導体ダイヤモンドを合成する方法
が報告されている。
【0005】そして、この方法によって生成されたp型
ダイヤモンドの抵抗率は、ドーピングされたホウ素原子
の濃度と略逆比例関係にあることが確認された。またn
型ダイヤモンドの抵抗率は約100Ωcmとなり、従来
に比べ、はるかに低いことがわかったが、n型の場合に
は抵抗率の値をさらに低める方法は未だ確立されていな
い。
ダイヤモンドの抵抗率は、ドーピングされたホウ素原子
の濃度と略逆比例関係にあることが確認された。またn
型ダイヤモンドの抵抗率は約100Ωcmとなり、従来
に比べ、はるかに低いことがわかったが、n型の場合に
は抵抗率の値をさらに低める方法は未だ確立されていな
い。
【0006】さらに前記した方法により生成したダイヤ
モンド半導体の膜を用いてシリコン基板上にpn接合を
形成したところ、良好な整流特性が得られた。そしてE
BIC法等によって、冶金学的接合面を挾んで空乏層が
存在することが確認された。
モンド半導体の膜を用いてシリコン基板上にpn接合を
形成したところ、良好な整流特性が得られた。そしてE
BIC法等によって、冶金学的接合面を挾んで空乏層が
存在することが確認された。
【0007】
【発明の解決しようとする課題】しかし、前記した従来
のダイヤモンド半導体の膜は、何らかの方法で基板の上
に形成されたもので、ダイヤモンド半導体膜のもつ特性
の測定は、この基板が存在している状態で行なわれてき
た。即ち、シリコン結晶の上に形成されているダイヤモ
ンド半導体膜の抵抗率を測定する際には、図20に示さ
れるように、ダイヤモンド半導体膜2の上に立てられた
探針3,3間を流れる電流を測定するため、電流成分に
は、Si基板1内を流れるものも含まれているのではな
いかという疑問やSiの伝導タイプを測定しているので
はないかという懸念が常につきまとっていた。
のダイヤモンド半導体の膜は、何らかの方法で基板の上
に形成されたもので、ダイヤモンド半導体膜のもつ特性
の測定は、この基板が存在している状態で行なわれてき
た。即ち、シリコン結晶の上に形成されているダイヤモ
ンド半導体膜の抵抗率を測定する際には、図20に示さ
れるように、ダイヤモンド半導体膜2の上に立てられた
探針3,3間を流れる電流を測定するため、電流成分に
は、Si基板1内を流れるものも含まれているのではな
いかという疑問やSiの伝導タイプを測定しているので
はないかという懸念が常につきまとっていた。
【0008】さらに、Si基板上にn型ダイヤモンド半
導体膜を形成し、さらに、その上にp型ダイヤモンド半
導体膜を堆積させたpn接合を形成しても、実際にpn
接合ダイオードとしての電流−電圧特性を測定する際に
は、図21に示すように、n−Si基板5,端子接続用
のインジュウム6および銀ペースト7を積層させた構造
にしなければならない。このため端子Aを正に、端子B
を負にバイアスし、図22に示すように、明らかな整流
特性が出たとしてもただちにこの特性を信用できる訳で
はない。というのは、p型ダイヤモンドとn型ダイヤモ
ンド間の界面8において確実に整流特性が出ていること
を示さなければならないからである。
導体膜を形成し、さらに、その上にp型ダイヤモンド半
導体膜を堆積させたpn接合を形成しても、実際にpn
接合ダイオードとしての電流−電圧特性を測定する際に
は、図21に示すように、n−Si基板5,端子接続用
のインジュウム6および銀ペースト7を積層させた構造
にしなければならない。このため端子Aを正に、端子B
を負にバイアスし、図22に示すように、明らかな整流
特性が出たとしてもただちにこの特性を信用できる訳で
はない。というのは、p型ダイヤモンドとn型ダイヤモ
ンド間の界面8において確実に整流特性が出ていること
を示さなければならないからである。
【0009】このようにダイヤモンド半導体を形成する
際に核発生の場を与える上で不可欠であるSi基板が、
ダイヤモンドの析出後、ダイヤモンド半導体の電気的性
質を調べたり、応用しようとする時に逆に大きな障害と
なるのである。本発明は前記従来技術の問題点に鑑みな
されたもので、その目的は、ダイヤモンド半導体膜の形
成に不可欠であった析出基板の除去されたダイヤモンド
半導体及びダイヤモンド半導体デバイスの製造方法を提
供することにある。
際に核発生の場を与える上で不可欠であるSi基板が、
ダイヤモンドの析出後、ダイヤモンド半導体の電気的性
質を調べたり、応用しようとする時に逆に大きな障害と
なるのである。本発明は前記従来技術の問題点に鑑みな
されたもので、その目的は、ダイヤモンド半導体膜の形
成に不可欠であった析出基板の除去されたダイヤモンド
半導体及びダイヤモンド半導体デバイスの製造方法を提
供することにある。
【0010】
【0011】
【課題を解決するための手段】前記目的を達成するため
に、請求項1 に係る発明のダイヤモンド半導体デバイス
の製造方法においては、析出基板上にダイヤモンド半導
体膜を形成する工程と、前記析出基板の一部を化学的エ
ッチング処理により除去して前記ダイヤモンド半導体膜
の裏面が露呈した前記析出基板と前記ダイヤモンド半導
体膜とからなるダイヤフラムを形成する工程と、前記ダ
イヤフラムを逆様にして前記ダイヤモンド半導体膜の裏
面側にダイヤモンド半導体膜を形成する工程と、前記ダ
イヤフラムから残っている析出基板を化学的エッチング
処理により除去する工程とを含むことを特徴とする。
に、請求項1 に係る発明のダイヤモンド半導体デバイス
の製造方法においては、析出基板上にダイヤモンド半導
体膜を形成する工程と、前記析出基板の一部を化学的エ
ッチング処理により除去して前記ダイヤモンド半導体膜
の裏面が露呈した前記析出基板と前記ダイヤモンド半導
体膜とからなるダイヤフラムを形成する工程と、前記ダ
イヤフラムを逆様にして前記ダイヤモンド半導体膜の裏
面側にダイヤモンド半導体膜を形成する工程と、前記ダ
イヤフラムから残っている析出基板を化学的エッチング
処理により除去する工程とを含むことを特徴とする。
【0012】請求項2に係る発明のダイヤモンド半導体
デバイスの製造方法においては、析出基板上にn形ダイ
ヤモンド半導体膜を形成する工程と、前記析出基板の一
部を化学的エッチング処理により除去して前記n型ダイ
ヤモンド半導体膜の裏面が露呈した前記析出基板と前記
n型ダイヤモンド半導体膜とからなるダイヤフラムを形
成する工程と、前記ダイヤフラムの前記n型ダイヤモン
ド半導体膜の表面側にp型ダイヤモンド半導体膜を形成
する工程と、前記ダイヤフラムを逆様にして前記n型ダ
イヤモンド半導体膜の裏面にp型ダイヤモンド半導体膜
を形成する工程と、前記ダイヤフラムから残っている析
出基板を化学的エッチング処理により除去する工程とを
含むことを特徴とする。
デバイスの製造方法においては、析出基板上にn形ダイ
ヤモンド半導体膜を形成する工程と、前記析出基板の一
部を化学的エッチング処理により除去して前記n型ダイ
ヤモンド半導体膜の裏面が露呈した前記析出基板と前記
n型ダイヤモンド半導体膜とからなるダイヤフラムを形
成する工程と、前記ダイヤフラムの前記n型ダイヤモン
ド半導体膜の表面側にp型ダイヤモンド半導体膜を形成
する工程と、前記ダイヤフラムを逆様にして前記n型ダ
イヤモンド半導体膜の裏面にp型ダイヤモンド半導体膜
を形成する工程と、前記ダイヤフラムから残っている析
出基板を化学的エッチング処理により除去する工程とを
含むことを特徴とする。
【0013】
【作用】ダイヤモンド半導体の表裏面に析出基板の全く
存在しない領域が形成され、この析出基板の存在しない
領域においては析出基板の電気的特性の影響を全く受け
ることがない。
存在しない領域が形成され、この析出基板の存在しない
領域においては析出基板の電気的特性の影響を全く受け
ることがない。
【0014】
【実施例】次に、本発明の実施例を図面に基づいて説明
する。図1は本発明方法を実施するための装置の一実施
例である熱フィラメントCVD装置であり、原料収入容
器12内のダイヤモンド原料をCVD反応室14内に導
いて、ここで原料ガスを熱分解してダイヤモンドを合成
する構造となっている。
する。図1は本発明方法を実施するための装置の一実施
例である熱フィラメントCVD装置であり、原料収入容
器12内のダイヤモンド原料をCVD反応室14内に導
いて、ここで原料ガスを熱分解してダイヤモンドを合成
する構造となっている。
【0015】原料収納容器12内には、アクセプタ又は
ドナーとなりうる不純物元素を含む化合物が溶解された
ダイヤモンド原料溶液13が収容されており、この容器
12からガス導入管16が反応室14に延びている。符
号18はキャリアガス供給器で、ここからガス供給管1
9aがガス導入管16に接続され、このガス供給管19
aの途中に他のガス供給管19bが分岐されて原料収納
容器12内の底近くまで延びている。キャリアガスとし
ては一般に水素が使用され、水素ガスは原料溶液13を
バブリングして気化させるとともに、この原料ガスを反
応室14に導くようになっている。
ドナーとなりうる不純物元素を含む化合物が溶解された
ダイヤモンド原料溶液13が収容されており、この容器
12からガス導入管16が反応室14に延びている。符
号18はキャリアガス供給器で、ここからガス供給管1
9aがガス導入管16に接続され、このガス供給管19
aの途中に他のガス供給管19bが分岐されて原料収納
容器12内の底近くまで延びている。キャリアガスとし
ては一般に水素が使用され、水素ガスは原料溶液13を
バブリングして気化させるとともに、この原料ガスを反
応室14に導くようになっている。
【0016】反応室14内にはタングステン製フィラメ
ント20が配置され、その下にホルダ22が設けられ、
このホルダ22上にダイヤモンドを析出させるためのS
i基板1が載置されている。なお、符号26は基板1の
温度を測定するための熱電対、符号28は反応室14内
を加熱するための電気炉、符号29は未反応ガスを排気
するための排気口である。
ント20が配置され、その下にホルダ22が設けられ、
このホルダ22上にダイヤモンドを析出させるためのS
i基板1が載置されている。なお、符号26は基板1の
温度を測定するための熱電対、符号28は反応室14内
を加熱するための電気炉、符号29は未反応ガスを排気
するための排気口である。
【0017】まず、この図1に示す装置を使ってダイヤ
モンド半導体膜を製造する方法を説明する。 液状のダ
イヤモンド原料に所定の不純物元素を含む化合物を溶解
し、これを容器12内に収容する。次いで、ホルダ22
上にSi基板1をセットする。そして電気炉28を作動
させて反応室14内を所定温度にするとともに、フィラ
メント20を加熱して所定温度とした後、ガス供給器1
8のコック19cを開く。これによりキャリアガス(H
2)は供給管19bを介して容器12内に導かれ、原料
溶液13はキャリアガス(H2)でバブリングされ、気
化され、供給管19aから供給されたキャリアガスによ
りガス導入管16を通ってCVD反応室14内に導かれ
る。反応室14内では、ダイヤモンド原料と不純物化合
物との混合原料ガスが、高温に加熱されたタングステン
フィラメント20によって熱分解され、フィラメント2
0真下に置かれた基板1の上に不純物元素を含有したダ
イヤモンド薄膜として析出する。そして、図20に拡大
して示されるように、基板1の上にダイヤモンド半導体
膜2が積層一体化された基板1とダイヤモンド半導体膜
2からなるダイヤモンド半導体Wが得られる。
モンド半導体膜を製造する方法を説明する。 液状のダ
イヤモンド原料に所定の不純物元素を含む化合物を溶解
し、これを容器12内に収容する。次いで、ホルダ22
上にSi基板1をセットする。そして電気炉28を作動
させて反応室14内を所定温度にするとともに、フィラ
メント20を加熱して所定温度とした後、ガス供給器1
8のコック19cを開く。これによりキャリアガス(H
2)は供給管19bを介して容器12内に導かれ、原料
溶液13はキャリアガス(H2)でバブリングされ、気
化され、供給管19aから供給されたキャリアガスによ
りガス導入管16を通ってCVD反応室14内に導かれ
る。反応室14内では、ダイヤモンド原料と不純物化合
物との混合原料ガスが、高温に加熱されたタングステン
フィラメント20によって熱分解され、フィラメント2
0真下に置かれた基板1の上に不純物元素を含有したダ
イヤモンド薄膜として析出する。そして、図20に拡大
して示されるように、基板1の上にダイヤモンド半導体
膜2が積層一体化された基板1とダイヤモンド半導体膜
2からなるダイヤモンド半導体Wが得られる。
【0018】以上の装置構造及び方法は、同出願人が先
に提案した特開平1−96094号において既に開示さ
れている技術であるが、本発明方法では、前記した方法
によりダイヤモンド半導体膜2を形成した後に、基板1
を除去するという全く新しい工程を備えている。即ち、
前記方法で得られたダイヤモンド半導体Wをエッチング
液に浸漬し、化学的エッチングにより基板1だけを除去
する。この基板だけを除去する第1の方法としては、図
2に示されるように、基板1のダイヤモンド半導体膜2
の非形成側にワイヤソーで溝1aを形成した後に、エッ
チング液に浸漬する方法である。この方法によれば、基
板1の外表面からのエッチ速度(浸食反応速度)は基板
のどの部位においても同じであるため、溝1a部分は早
くエッチされる。またダイヤモンドは化学的に強くエッ
チング液に浸されないため、例えば図3に示すように、
基板1の一部1b,1bを残した構造のダイヤモンド半
導体が形成される。
に提案した特開平1−96094号において既に開示さ
れている技術であるが、本発明方法では、前記した方法
によりダイヤモンド半導体膜2を形成した後に、基板1
を除去するという全く新しい工程を備えている。即ち、
前記方法で得られたダイヤモンド半導体Wをエッチング
液に浸漬し、化学的エッチングにより基板1だけを除去
する。この基板だけを除去する第1の方法としては、図
2に示されるように、基板1のダイヤモンド半導体膜2
の非形成側にワイヤソーで溝1aを形成した後に、エッ
チング液に浸漬する方法である。この方法によれば、基
板1の外表面からのエッチ速度(浸食反応速度)は基板
のどの部位においても同じであるため、溝1a部分は早
くエッチされる。またダイヤモンドは化学的に強くエッ
チング液に浸されないため、例えば図3に示すように、
基板1の一部1b,1bを残した構造のダイヤモンド半
導体が形成される。
【0019】また基板を除去する他の方法としては、図
4に示されるように、基板1の一部を除いて耐エッチン
グ液特性をもつエレクトロンワックス30を塗布し、エ
レクトロンワックス30で被覆されたダイヤモンド半導
体Wをエッチング液に浸漬する方法である。この方法に
よれば、基板1のエレクトロンワックス30で覆われて
いない部分1cがエッチング液と接触して浸食される。
その後、例えばトリクロロエチレンでエレクトロンワッ
クス30を除去することによって、図5に示されるよう
に、基板1に孔1dが開き、この孔1dからダイヤモン
ド半導体膜2の裏面が露呈したダイヤモンド半導体膜2
と基板1からなるダイヤフラムが形成される。
4に示されるように、基板1の一部を除いて耐エッチン
グ液特性をもつエレクトロンワックス30を塗布し、エ
レクトロンワックス30で被覆されたダイヤモンド半導
体Wをエッチング液に浸漬する方法である。この方法に
よれば、基板1のエレクトロンワックス30で覆われて
いない部分1cがエッチング液と接触して浸食される。
その後、例えばトリクロロエチレンでエレクトロンワッ
クス30を除去することによって、図5に示されるよう
に、基板1に孔1dが開き、この孔1dからダイヤモン
ド半導体膜2の裏面が露呈したダイヤモンド半導体膜2
と基板1からなるダイヤフラムが形成される。
【0020】そこで、発明者等は、ダイヤモンド半導体
膜2を製造し、このダイヤモンド半導体膜2を使ってト
ランジスタを実際に試作した。ダイヤモンド原料として
アセトン[(CH3)2CO]を用い、不純物源として
リントリメチル[P(CHO3)3]を用い、図1に示
す装置を使って熱フィラメントCVD法によってSi基
板1上にダイヤモンド半導体膜2を形成した。更に具体
的には、アセトンに体積比10%のリントリメチルを溶
解し、この溶液の揮発ガスとこの揮発ガスの100倍の
体積の水素ガスを混合し、この混合された炭化水素ガス
を2240℃の熱フィラメントで活性化した。その結
果、約100Ωcmのn型Si基板1上にダイヤモンド
半導体膜2が形成された。
膜2を製造し、このダイヤモンド半導体膜2を使ってト
ランジスタを実際に試作した。ダイヤモンド原料として
アセトン[(CH3)2CO]を用い、不純物源として
リントリメチル[P(CHO3)3]を用い、図1に示
す装置を使って熱フィラメントCVD法によってSi基
板1上にダイヤモンド半導体膜2を形成した。更に具体
的には、アセトンに体積比10%のリントリメチルを溶
解し、この溶液の揮発ガスとこの揮発ガスの100倍の
体積の水素ガスを混合し、この混合された炭化水素ガス
を2240℃の熱フィラメントで活性化した。その結
果、約100Ωcmのn型Si基板1上にダイヤモンド
半導体膜2が形成された。
【0021】基板1上に形成されたこのダイヤモンド半
導体膜2の膜厚は約10μmであり、長軸方向約4m
m、短軸方向約3mmの楕円形で、電子回折、電子顕微
鏡によるモフォロジーの観察から、多結晶のダイヤモン
ド膜であることが確認された。また伝導タイプはゼーベ
ック法によってn型であることが確認された。また間隔
100μmのタングステン探針を用いてダイヤモンド半
導体膜2の抵抗を測定したところ、数100KΩ〜数1
0MΩの抵抗値を示した。
導体膜2の膜厚は約10μmであり、長軸方向約4m
m、短軸方向約3mmの楕円形で、電子回折、電子顕微
鏡によるモフォロジーの観察から、多結晶のダイヤモン
ド膜であることが確認された。また伝導タイプはゼーベ
ック法によってn型であることが確認された。また間隔
100μmのタングステン探針を用いてダイヤモンド半
導体膜2の抵抗を測定したところ、数100KΩ〜数1
0MΩの抵抗値を示した。
【0022】またSi基板1を除去するためのエッチン
グ液としてCP4を用いた。CP4の化学成分は、硝酸
(HNO3),酢酸(CH3COOH)及びフッ素(H
F)に微量の沃素(I)からなり、成分比(Vol.
%)はHNO3:CH3COOH:HF=5:3:3
で、このエッチング液CP4は室温下においてSiを約
10μm/minの速度で研磨(浸食)する作用があ
る。
グ液としてCP4を用いた。CP4の化学成分は、硝酸
(HNO3),酢酸(CH3COOH)及びフッ素(H
F)に微量の沃素(I)からなり、成分比(Vol.
%)はHNO3:CH3COOH:HF=5:3:3
で、このエッチング液CP4は室温下においてSiを約
10μm/minの速度で研磨(浸食)する作用があ
る。
【0023】図6は試作されたトランジスタを示す図で
ある。この図に示すダイヤモンド半導体膜2は、Si基
板1の殆どが除去され、基板1の一部が端子部1eとし
てのみ存在する構造で、ダイヤモンド半導体膜2の表面
にはアルミニウム層32が蒸着され、一対のSi端子部
1e,1eにソースS,ドレインDがそれぞれハンダ接
続され、アルミニウム層32の表面にゲートGが接続さ
れて、メタル電極電界効果トランジスタが構成されてい
る。
ある。この図に示すダイヤモンド半導体膜2は、Si基
板1の殆どが除去され、基板1の一部が端子部1eとし
てのみ存在する構造で、ダイヤモンド半導体膜2の表面
にはアルミニウム層32が蒸着され、一対のSi端子部
1e,1eにソースS,ドレインDがそれぞれハンダ接
続され、アルミニウム層32の表面にゲートGが接続さ
れて、メタル電極電界効果トランジスタが構成されてい
る。
【0024】図7は試作された他のトランジスタを示す
図である。この図に示すダイヤモンド半導体膜2は、S
i基板1がエッチング液CP4によって完全に除去さ
れ、ダイヤモンド半導体膜2のみが残った構造で、ガラ
ス製絶縁プレート34上のダイヤモンド半導体膜2の表
面には蒸着によりストリップ状のAl電極33が等間隔
に形成され、Al電極にはソースS,ゲートG,ドレイ
ンDをそれぞれ構成するタングステン探針36が接続さ
れた構造となっている。
図である。この図に示すダイヤモンド半導体膜2は、S
i基板1がエッチング液CP4によって完全に除去さ
れ、ダイヤモンド半導体膜2のみが残った構造で、ガラ
ス製絶縁プレート34上のダイヤモンド半導体膜2の表
面には蒸着によりストリップ状のAl電極33が等間隔
に形成され、Al電極にはソースS,ゲートG,ドレイ
ンDをそれぞれ構成するタングステン探針36が接続さ
れた構造となっている。
【0025】そして、この図7に示す構造のトランジス
タについての電気的特性を調べたところ以下のようであ
った。1つのAl電極33とダイヤモンド半導体膜2の
上に、それぞれ直接タングステン探針36,36を立て
て、探針36,36間の電流−電圧(I−V)特性を観
測した。図8は暗闇の中での電流−電圧特性であり、図
9は水銀ランプを使って試料を照射したときの電流−電
圧特性である。なお水銀ランプと試料の間の距離は約1
cmで、放射出力強度は2μW/cm2・nm at1
mであった。Al電極33とダイヤモンド半導体膜2の
界面にSchottky障壁があるとすれば、タングス
テン探針、即ちn型ダイヤモンド側が負にバイアスされ
ている場合が順方向である。図8の場合、第1象限(順
方向)においてわずかに電流の立ち上がる時の電圧が小
さいので、障壁があることが確認される。しかし、ダイ
ヤモンド半導体膜の抵抗が非常に大きいので、順方向と
逆方向ともに流れる電流は小さい。
タについての電気的特性を調べたところ以下のようであ
った。1つのAl電極33とダイヤモンド半導体膜2の
上に、それぞれ直接タングステン探針36,36を立て
て、探針36,36間の電流−電圧(I−V)特性を観
測した。図8は暗闇の中での電流−電圧特性であり、図
9は水銀ランプを使って試料を照射したときの電流−電
圧特性である。なお水銀ランプと試料の間の距離は約1
cmで、放射出力強度は2μW/cm2・nm at1
mであった。Al電極33とダイヤモンド半導体膜2の
界面にSchottky障壁があるとすれば、タングス
テン探針、即ちn型ダイヤモンド側が負にバイアスされ
ている場合が順方向である。図8の場合、第1象限(順
方向)においてわずかに電流の立ち上がる時の電圧が小
さいので、障壁があることが確認される。しかし、ダイ
ヤモンド半導体膜の抵抗が非常に大きいので、順方向と
逆方向ともに流れる電流は小さい。
【0026】図9は水銀ランプからの紫外線で試料を照
射したときの電流−電圧特性であり、順方向と逆方向の
特性に大きな相違がある。紫外線によるキャリアの生成
が全体で起きているが、Al電極33とダイヤモンド半
導体膜2の界面におけるSchottky接触が逆方向
にバイアスされる場合、Al電極の近くには空乏層があ
り比較的大きな電界が発生しており、光で励起されたキ
ャリアがそれによってドリフトし比較的大きな電流の増
加が観測されると推測される。
射したときの電流−電圧特性であり、順方向と逆方向の
特性に大きな相違がある。紫外線によるキャリアの生成
が全体で起きているが、Al電極33とダイヤモンド半
導体膜2の界面におけるSchottky接触が逆方向
にバイアスされる場合、Al電極の近くには空乏層があ
り比較的大きな電界が発生しており、光で励起されたキ
ャリアがそれによってドリフトし比較的大きな電流の増
加が観測されると推測される。
【0027】図10及び図11は本発明の他の実施例で
あるバイポーラ形トランジスタを示すもので、図10は
バイポーラ形トランジスタの製造工程を説明する説明
図、図11は図10の方法によって製造されたpnp接
合バイポーラ形トランジスタの縦断面図である。図10
に示すpnp接合ダイヤモンド半導体を製造するには、
まず図1に示す装置を使って、熱フィラメントCVD法
によりn型ダイヤモンド半導体膜2nが基板1上に積層
一体化されたn型ダイヤモンド半導体Wを製造する。次
に図4,5で示したように、Si基板1の一部をエッチ
ング液CP4により除去して、n型ダイヤモンド半導体
膜2nの周縁部に基板1の壁が形成一体化されたダイヤ
フラムを形成する。次に、再び図1に示す装置内にこの
ダイヤフラムを入れて、熱フィラメントCVD法により
n型ダイヤモンド半導体膜2nの表面側にp型ダイヤモ
ンド半導体膜2p1を形成し、その後、ダイヤフラムを
逆様にして、図10に示されるようにn型ダイヤモンド
半導体膜2nの裏面側にもp型ダイヤモンド半導体膜2
p2を形成する。次に基板1をエッチング液CP4によ
り完全に除去して、図11に示されるようなn型ダイヤ
モンド半導体膜2nの表裏面にp型ダイヤモンド半導体
膜2p1,2p2が積層一体化されたpnp接合ダイヤ
モンド半導体を形成する。そしてp型ダイヤモンド半導
体膜2p1,2p2の一方をエミッタとすることによ
り、注入効率の高いトランジスタが得られる。
あるバイポーラ形トランジスタを示すもので、図10は
バイポーラ形トランジスタの製造工程を説明する説明
図、図11は図10の方法によって製造されたpnp接
合バイポーラ形トランジスタの縦断面図である。図10
に示すpnp接合ダイヤモンド半導体を製造するには、
まず図1に示す装置を使って、熱フィラメントCVD法
によりn型ダイヤモンド半導体膜2nが基板1上に積層
一体化されたn型ダイヤモンド半導体Wを製造する。次
に図4,5で示したように、Si基板1の一部をエッチ
ング液CP4により除去して、n型ダイヤモンド半導体
膜2nの周縁部に基板1の壁が形成一体化されたダイヤ
フラムを形成する。次に、再び図1に示す装置内にこの
ダイヤフラムを入れて、熱フィラメントCVD法により
n型ダイヤモンド半導体膜2nの表面側にp型ダイヤモ
ンド半導体膜2p1を形成し、その後、ダイヤフラムを
逆様にして、図10に示されるようにn型ダイヤモンド
半導体膜2nの裏面側にもp型ダイヤモンド半導体膜2
p2を形成する。次に基板1をエッチング液CP4によ
り完全に除去して、図11に示されるようなn型ダイヤ
モンド半導体膜2nの表裏面にp型ダイヤモンド半導体
膜2p1,2p2が積層一体化されたpnp接合ダイヤ
モンド半導体を形成する。そしてp型ダイヤモンド半導
体膜2p1,2p2の一方をエミッタとすることによ
り、注入効率の高いトランジスタが得られる。
【0028】図12〜図19はバイポーラ形のプレーナ
トランジスタの製造工程を示す図で、図12は純粋ダイ
ヤモンドダイヤフラムの形成工程を示す図、図13は被
覆層の形成工程を示す図、図14はn型ダイヤモンド半
導体膜の形成工程を示す図、図15は被覆層の除去工程
を示す図、図16は被覆層の形成工程を示す図、図17
はp型ダイヤモンド半導体膜の形成工程を示す図、図1
8は被覆層の除去工程を示す図、図19は製造されたp
np接合ダイヤモンド半導体の斜視図である。
トランジスタの製造工程を示す図で、図12は純粋ダイ
ヤモンドダイヤフラムの形成工程を示す図、図13は被
覆層の形成工程を示す図、図14はn型ダイヤモンド半
導体膜の形成工程を示す図、図15は被覆層の除去工程
を示す図、図16は被覆層の形成工程を示す図、図17
はp型ダイヤモンド半導体膜の形成工程を示す図、図1
8は被覆層の除去工程を示す図、図19は製造されたp
np接合ダイヤモンド半導体の斜視図である。
【0029】これらの図において、まず図1に示す装置
を使い、熱フィラメントCVD法によりSi基板1上に
純粋ダイヤモンド膜40を形成する。次にSi基板1の
一部をエッチング液CP4により除去して、純粋ダイヤ
モンド膜40の周縁部にSi基板1が壁として一体化さ
れたダイヤフラム(図12参照)を形成する。次に純粋
ダイヤモンド膜40の表面略中央部の所定領域を除く領
域にスパッタリング等の手段によって被覆層であるSi
膜42を形成する(図13参照)。次に再び図1の装置
を使い、熱フィラメントCVD法により純粋ダイヤモン
ド膜40の上にn型ダイヤモンド半導体膜2nを形成す
る(図14参照)。次にエッチング液CP4によってS
i膜42を除去し、純粋ダイヤモンド膜40上にn型ダ
イヤモンド半導体膜2nを積層一体化した構造を形成す
る(図15参照)。次に図16に示されるように、n型
半導体ダイヤモンド膜2nの対向する側縁領域を除いて
被覆層であるSi膜43を形成し、図1の装置を使い熱
フィラメントCVD法によりSi膜43の上からp型ダ
イヤモンド半導体膜2pを形成する(図17参照)。次
いで図18に示されるように、エッチング液CP4によ
ってSi膜43を除去すれば、n型ダイヤモンド半導体
膜2nの側縁部から純粋ダイヤモンド膜40上にかけて
一対のp型ダイヤモンド半導体膜2pが対向して形成さ
れたpnp接合ダイヤモンド半導体が得られる。そして
図19に示されるように、n型ダイヤモンド半導体膜2
nをベースB,一対のp型ダイヤモンド半導体膜2p,
2pをコレクターC及びエミッターEとすることによっ
てpnpバイポーラ形トランジスタが得られる。なお図
15に示す段階では抵抗器が、また図19に示す段階で
は接続の組合せによって、ダイオード,キャパシタ又は
トランジスタが得られる。
を使い、熱フィラメントCVD法によりSi基板1上に
純粋ダイヤモンド膜40を形成する。次にSi基板1の
一部をエッチング液CP4により除去して、純粋ダイヤ
モンド膜40の周縁部にSi基板1が壁として一体化さ
れたダイヤフラム(図12参照)を形成する。次に純粋
ダイヤモンド膜40の表面略中央部の所定領域を除く領
域にスパッタリング等の手段によって被覆層であるSi
膜42を形成する(図13参照)。次に再び図1の装置
を使い、熱フィラメントCVD法により純粋ダイヤモン
ド膜40の上にn型ダイヤモンド半導体膜2nを形成す
る(図14参照)。次にエッチング液CP4によってS
i膜42を除去し、純粋ダイヤモンド膜40上にn型ダ
イヤモンド半導体膜2nを積層一体化した構造を形成す
る(図15参照)。次に図16に示されるように、n型
半導体ダイヤモンド膜2nの対向する側縁領域を除いて
被覆層であるSi膜43を形成し、図1の装置を使い熱
フィラメントCVD法によりSi膜43の上からp型ダ
イヤモンド半導体膜2pを形成する(図17参照)。次
いで図18に示されるように、エッチング液CP4によ
ってSi膜43を除去すれば、n型ダイヤモンド半導体
膜2nの側縁部から純粋ダイヤモンド膜40上にかけて
一対のp型ダイヤモンド半導体膜2pが対向して形成さ
れたpnp接合ダイヤモンド半導体が得られる。そして
図19に示されるように、n型ダイヤモンド半導体膜2
nをベースB,一対のp型ダイヤモンド半導体膜2p,
2pをコレクターC及びエミッターEとすることによっ
てpnpバイポーラ形トランジスタが得られる。なお図
15に示す段階では抵抗器が、また図19に示す段階で
は接続の組合せによって、ダイオード,キャパシタ又は
トランジスタが得られる。
【0030】なお図12〜図19に示す方法では、Si
基板上に純粋ダイヤモンド膜を形成後、ダイヤモンド半
導体膜の形成に先立ってSi基板のエッチング処理を行
っているが、純粋ダイヤモンド膜上にpnp接合ダイヤ
モンド半導体を形成した後に、Si基板をエッチング液
CP4で除去するようにしてもよい。また前記した実施
例では、pnpバイポーラ形トランジスタの製造方法に
ついて説明しているが、本発明はnpnバイポーラ形ト
ランジスタの製造方法についても同様に適用できる。
基板上に純粋ダイヤモンド膜を形成後、ダイヤモンド半
導体膜の形成に先立ってSi基板のエッチング処理を行
っているが、純粋ダイヤモンド膜上にpnp接合ダイヤ
モンド半導体を形成した後に、Si基板をエッチング液
CP4で除去するようにしてもよい。また前記した実施
例では、pnpバイポーラ形トランジスタの製造方法に
ついて説明しているが、本発明はnpnバイポーラ形ト
ランジスタの製造方法についても同様に適用できる。
【0031】
【発明の効果】以上の説明から明らかなように、本発明
に係るダイヤモンド半導体によれば、ダイヤモンド半導
体の表裏面に析出基板の全く存在しない領域が形成さ
れ、この析出基板の存在しない領域においては析出基板
の電気的特性の影響を全く受けることがないので、ダイ
ヤモンド半導体本来のもつ電気的特性を備えたダイヤモ
ンド半導体デバイスが得られる。
に係るダイヤモンド半導体によれば、ダイヤモンド半導
体の表裏面に析出基板の全く存在しない領域が形成さ
れ、この析出基板の存在しない領域においては析出基板
の電気的特性の影響を全く受けることがないので、ダイ
ヤモンド半導体本来のもつ電気的特性を備えたダイヤモ
ンド半導体デバイスが得られる。
【図1】本発明方法を実施するための装置の一実施例で
ある熱フィラメントCVD装置の構成図
ある熱フィラメントCVD装置の構成図
【図2】ワイヤソーで溝を形成した状態のSi基板と、
Si基板上に析出したダイヤモンド半導体膜の断面図
Si基板上に析出したダイヤモンド半導体膜の断面図
【図3】図2に示すSi基板を化学的エッチング処理し
た後のダイヤモンド半導体膜の状態を示す断面図
た後のダイヤモンド半導体膜の状態を示す断面図
【図4】Si基板とダイヤモンド半導体膜の表面をエレ
クトロンワックスで被覆した状態の断面図
クトロンワックスで被覆した状態の断面図
【図5】図4に示すSi基板を化学的エッチング処理し
た状態の断面図
た状態の断面図
【図6】図3に示した状態のダイヤモンド半導体膜を用
いたデバイスの構成図
いたデバイスの構成図
【図7】Si基板が完全に除去されたダイヤモンド半導
体膜を用いたデバイスの構成図
体膜を用いたデバイスの構成図
【図8】図7に示すデバイスの電気的特性を示すもの
で、Al電極とダイヤモンド半導体膜上にそれぞれ立て
たタングステン探針間の電流−電圧特性を示す図
で、Al電極とダイヤモンド半導体膜上にそれぞれ立て
たタングステン探針間の電流−電圧特性を示す図
【図9】図7に示すデバイスのAl電極とダイヤモンド
半導体膜上にそれぞれ立てたタングステン探針間の電流
−電圧特性を示す図で、室温下において紫外線を照射し
た場合の電流−電圧特性を示す図
半導体膜上にそれぞれ立てたタングステン探針間の電流
−電圧特性を示す図で、室温下において紫外線を照射し
た場合の電流−電圧特性を示す図
【図10】pnpバイポーラ形トランジスタの製造工程
説明図
説明図
【図11】図10の製造工程により製造されたpnpバ
イポーラ形トランジスタの構成図
イポーラ形トランジスタの構成図
【図12】純粋ダイヤモンド膜とSi基板からなるダイ
ヤフラムを形成する工程を説明する図
ヤフラムを形成する工程を説明する図
【図13】純粋ダイヤモンド膜上に被覆層を形成する工
程を説明する図
程を説明する図
【図14】被覆層の上からn型ダイヤモンド半導体膜を
形成する工程を説明する図
形成する工程を説明する図
【図15】被覆層を除去するレジスト除去工程を説明す
る図
る図
【図16】被覆層を形成するレジスト形成工程を説明す
る図
る図
【図17】被覆層の上からp型ダイヤモンド半導体膜を
形成する工程を説明する図
形成する工程を説明する図
【図18】被覆層を除去するレジスト除去工程を説明す
る図
る図
【図19】図12−18に示した製造工程により製造さ
れたpnp接合ダイヤモンド半導体の斜視図
れたpnp接合ダイヤモンド半導体の斜視図
【図20】Si基板上のダイヤモンド半導体膜以外にも
電流経路があるかもしれないことを暗示する想像図
電流経路があるかもしれないことを暗示する想像図
【図21】Si基板上に作られたダイヤモンドpn接合
ダイオードの構造図
ダイオードの構造図
【図22】図21に示すダイオードの電流−電圧特性図
1 析出基板であるSi(シリコン)基板 2 ダイヤモンド半導体膜 2n n型ダイヤモンド半導体膜 2p,2p1,2p2 p型ダイヤモンド半導体膜 30 エレクトロンワックス層 42,43 被覆層であるSi膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−107810(JP,A) 特開 昭61−251158(JP,A) 特開 昭64−68966(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/331 H01L 29/16 H01L 29/73
Claims (2)
- 【請求項1】 析出基板上にダイヤモンド半導体膜を形
成する工程と、前記析出基板の一部を化学的エッチング
処理により除去して前記ダイヤモンド半導体膜の裏面が
露呈した前記析出基板と前記ダイヤモンド半導体膜とか
らなるダイヤフラムを形成する工程と、前記ダイヤフラ
ムを逆様にして前記ダイヤモンド半導体膜の裏面側にダ
イヤモンド半導体膜を形成する工程と、前記ダイヤフラ
ムから残っている析出基板を化学的エッチング処理によ
り除去する工程とを含むことを特徴とするダイヤモンド
半導体デバイスの製造方法。 - 【請求項2】 析出基板上にn形ダイヤモンド半導体膜
を形成する工程と、前記析出基板の一部を化学的エッチ
ング処理により除去して前記n型ダイヤモンド半導体膜
の裏面が露呈した前記析出基板と前記n型ダイヤモンド
半導体膜とからなるダイヤフラムを形成する工程と、前
記ダイヤフラムの前記n型ダイヤモンド半導体膜の表面
側にp型ダイヤモンド半導体膜を形成する工程と、前記
ダイヤフラムを逆様にして前記n型ダイヤモンド半導体
膜の裏面にp型ダイヤモンド半導体膜を形成する工程
と、前記ダイヤフラムから残っている析出基板を化学的
エッチング処理により除去する工程とを含むことを特徴
とするダイヤモンド半導体デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12337092A JP3249967B2 (ja) | 1992-05-15 | 1992-05-15 | ダイヤモンド半導体デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12337092A JP3249967B2 (ja) | 1992-05-15 | 1992-05-15 | ダイヤモンド半導体デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05326543A JPH05326543A (ja) | 1993-12-10 |
JP3249967B2 true JP3249967B2 (ja) | 2002-01-28 |
Family
ID=14858907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12337092A Expired - Fee Related JP3249967B2 (ja) | 1992-05-15 | 1992-05-15 | ダイヤモンド半導体デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3249967B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU4373899A (en) * | 1998-06-04 | 1999-12-20 | Gfd-Gesellschaft Fur Diamantprodukte Mbh | Diamond component with rear side contact and a method for the production thereof |
JP5532248B2 (ja) * | 2010-10-13 | 2014-06-25 | 独立行政法人産業技術総合研究所 | ダイヤモンド電子素子及びその製造方法 |
WO2012050157A1 (ja) * | 2010-10-13 | 2012-04-19 | 独立行政法人産業技術総合研究所 | ダイヤモンド電子素子及びその製造方法 |
JP5540296B2 (ja) * | 2010-10-13 | 2014-07-02 | 独立行政法人産業技術総合研究所 | ダイヤモンド電子素子及びその製造方法 |
-
1992
- 1992-05-15 JP JP12337092A patent/JP3249967B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05326543A (ja) | 1993-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lee et al. | Thin film MOSFET’s fabricated in laser‐annealed polycrystalline silicon | |
JP2677338B2 (ja) | シリコン・デバイスの製造方法 | |
US4818723A (en) | Silicide contact plug formation technique | |
US4125426A (en) | Method of manufacturing semiconductor device | |
US6818535B2 (en) | Thin phosphorus nitride film as an n-type doping source used in a laser doping technology | |
US3519479A (en) | Method of manufacturing semiconductor device | |
JPS584924A (ja) | 半導体装置の電極形成方法 | |
JPS6250969B2 (ja) | ||
US3601888A (en) | Semiconductor fabrication technique and devices formed thereby utilizing a doped metal conductor | |
JPS58168276A (ja) | バイポ−ラ・トランジスタの製造方法 | |
JP3249967B2 (ja) | ダイヤモンド半導体デバイスの製造方法 | |
EP0769808B1 (en) | Wet etching process with high selectivity between Cu and Cu3Ge | |
JPS6135705B2 (ja) | ||
JPH1012732A (ja) | 半導体装置の製造方法 | |
JP3193287B2 (ja) | 太陽電池 | |
US6746957B2 (en) | Manufacture of semiconductor device with copper wiring | |
US4286277A (en) | Planar indium antimonide diode array and method of manufacture | |
JP2816684B2 (ja) | 複数のダイオードの製造方法 | |
JPS61248525A (ja) | 半導体装置の製造方法 | |
JPS6079721A (ja) | 半導体構造体の形成方法 | |
JPH02130961A (ja) | 電界効果型トランジスタ | |
JPH05283361A (ja) | ダイヤモンド半導体装置およびその製造方法 | |
JPS6235539A (ja) | 半導体装置の製造方法 | |
JP2639681B2 (ja) | 炭素膜の形成された電子装置の作製方法 | |
JP2987789B2 (ja) | シリコンの陽極酸化方法並びにその方法を用いた薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |