JP5540296B2 - ダイヤモンド電子素子及びその製造方法 - Google Patents
ダイヤモンド電子素子及びその製造方法 Download PDFInfo
- Publication number
- JP5540296B2 JP5540296B2 JP2010230124A JP2010230124A JP5540296B2 JP 5540296 B2 JP5540296 B2 JP 5540296B2 JP 2010230124 A JP2010230124 A JP 2010230124A JP 2010230124 A JP2010230124 A JP 2010230124A JP 5540296 B2 JP5540296 B2 JP 5540296B2
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- layer
- electronic device
- drift layer
- contact layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、前記目的を達成するために、以下の特徴を有する。
本発明の実施例1のダイヤモンド電子素子について図1〜2を参照して以下説明する。図1は、本実施例のダイヤモンド電子素子の積層構造を示す図であり、図2は製造工程を示す図である。図2を参照して、本実施例のダイヤモンド電子素子の製造工程について説明する。
オフ角・オフ方向制御され表面を精密研磨(Ra<1nm)された、低表面欠陥な高品質単結晶ダイヤモンド基板を準備した。基板のオフ角制御は、<110>方向に、<001>ベクトルが表面の法線ベクトルに対して2.5°のオフ角度を持っている。前記単結晶ダイヤモンド基板は、スマートカット法によって形成した12mmサイズのマイクロ波による化学気相合成(CVD)ダイヤモンドであり、転位密度は5×102/cm2程度で、XRD(004)ロッキングカーブの半値幅は10arcsec以下である。
図2(a)に示すように、高品質単結晶ダイヤモンド基板16(001)にイオン注入を行って、表面近傍に結晶構造の変質した層(欠陥層17)を形成した。イオン注入に用いるイオンは、炭素を用いた。
図2(a)に示すように、前記基板16にCVD法によってp−ドリフト層12をエピタキシャル成長させた。2.45GHzマイクロ波を用いたCVDにて、120Torr、3900Wの環境でドリフト層をエピタキシャル成長させた。その際、H2流量384sccmに対してCH4流量は16sccmで、総流量を400sccmとした。また、合成時間は18時間で膜厚は45μmであった。チャンバ内環境からのホウ素取り込みにより、膜中のホウ素濃度は1×1016/cm3程度であった。また、CL法Band A発光(転位起因の発光で発光波長420nm)の基板内マッピング評価では7×102/cm2程度の発光領域であり、殆ど増加していない。このことから、本発明では、転位や欠陥がないことがわかる。
混酸処理(硝酸20ccと硫酸20cc)を行い、非ダイヤモンド成分の除去と表面の酸素化による高抵抗化を行った。次に、フォトリソグラフィー手法を用いてマスクを形成し、CVD法により構造保持層11となるダイヤモンド膜を選択的に形成した(図2(b)参照)。
続いてHFおよび硫酸過水洗浄により選択成長マスクとごみを除去し、スマートカット法により、種基板16と素子用ダイヤモンド(p−ドリフト層12と構造保持層)を欠陥層で分離した(図2(c))。分離は純水中で行い、対向させた白金電極中に5.6kVの電圧をかけ、15時間放置する事で分離させた。素子用ダイヤモンドの分離面側へ、Arガスを用いたICPエッチング処理を2μmの深さで全面に行うことにより欠陥層17を除去した。
素子用ダイヤモンドの構造保持層の上にマイクロ波プラズマCVD法によりp+コンタクト層をエピタキシャル成長させる(図2(d))。H2流量390sccmに対して、CH4流量4sccm、TMB(水素1%希釈)6sccmであり、プラズマ出力を1500Wとした。ここで、p+コンタクト層は10μmの厚さで2×1020/cm3のホウ素濃度であった。
続いて、素子用ダイヤモンド基板を混酸洗浄し酸素終端化を行うとともに、合成時にダイヤモンド表面に付着している非ダイヤモンド成分を除去する。
図2(e)に電極形成工程を示す。図2(e)は、図2(d)の上下を逆に表示した図となっている。p+コンタクト層13の上へTi/Pt/Auのオーミック電極14を形成し、420℃でAr雰囲気1時間のアニール処理を行って低接触抵抗化する(図2(e)参照)。p−ドリフト層12側に300μmの角丸型で厚さ100nmのRuショットキー電極15を形成し、ショットキーバリアダイオード素子とした(図2(e)参照)。
本発明の実施例1のダイヤモンド電子素子の変形例を図3を参照して以下説明する。図1では、開口部を除く構造保持層11において、ダイヤモンド半導体からなるドリフト層(p−ドリフト層12)、半絶縁性ダイヤモンド層を備える構造保持層11、ダイヤモンド半導体からなるコンタクト層(p+コンタクト層13)の順に積層された積層構造を有する構造を説明した。しかしながら、開口部以外に位置するコンタクト層やアノード電極は、必須ではなく、電極構造等に応じて、適宜配置することができるものである。図3に、変形例として、開口部内にのみ、コンタクト層(p+コンタクト層13)及びアノード電極(オーミック電極)14を設ける構造を示した。
本発明の実施例2のダイヤモンド電子素子の積層構造について、図4を参照して以下説明する。本実施例2のダイヤモンド電子素子は、ダイヤモンド半導体からなるn+層(n+ダイヤモンド層とも呼ぶ)21と、ダイヤモンド半導体からなるp−層(p−ドリフト層、p−ダイヤモンド層とも呼ぶ)22と、構造保持層11と、ダイヤモンド半導体からなるp+層(p+コンタクト層、p+ダイヤモンド層とも呼ぶ)23を順次積層した構造からなり、構造保持層の開口部のp+層23上に、アノード(オーミック電極)24を設け、n+層21の上にオーミック金属25を設けてカソードとしたものである。構造保持層11は、実施例1と同様の膜を用いる。n+層21は、オン抵抗およびオーミック抵抗低減の点から、ドーピング不純物濃度が1017/cm3以上であることが好ましい。また、歪による結晶への欠陥導入を小さくするために、1022/cm3以下であることが好ましい。また、ウェハの割れや欠陥の大幅な増大を防ぐため、ウェハの曲率半径が5m以上500m以下であることが好ましい。また、p−ドリフト層22は、高い逆方向耐電圧を保持し、かつオン抵抗をできるだけ小さくするためには、ホウ素濃度が1015/cm3以上1017/cm3以下であることが好ましい。p+コンタクト層23は、オン抵抗およびオーミック抵抗低減であるためには、ドーピング不純物濃度が1017/cm3以上であることが好ましい。また歪による結晶への欠陥導入を小さくするために、1022/cm3以下であり、また、ウェハの割れや欠陥の大幅な増大を防ぐため、ウェハの曲率半径が5m以上500m以下であることが好ましい。アノード(オーミック電極)24は、Au(100nm)/Pt(30nm)/Ti(30nm)、カソードのオーミック金属25はAu(100nm)/Pt(30nm)/Ti(30nm)で形成する。
12 p−ドリフト層
13 p+コンタクト層
14 アノード(オーミック)電極
15 カソード(ショットキー)電極
16 基板
17 欠陥層
21 n+ダイヤモンド層
22 p−ドリフト層
23 p+コンタクト層
24 アノード(オーミック)電極
25 オーミック金属
31 半絶縁性基板
32、42 p+コンタクト層
33、43 p−ドリフト層
34、44 オーミック電極
35、45 ショットキー電極
Claims (12)
- p − ダイヤモンド層からなるドリフト層と、半絶縁性ダイヤモンド層を有する構造保持材と、p + ダイヤモンド層からなるコンタクト層とを備えるダイヤモンド電子素子であって、
前記構造保持材は、開口部を有し、前記ドリフト層の一方の面にエピタキシャル成長により積層されており、
前記コンタクト層は、前記開口部内において、前記ドリフト層上に直接エピタキシャル成長により積層されており、
前記ドリフト層中の欠陥密度が10 3 個/cm 2 以下であることを特徴とするダイヤモンド電子素子。 - 前記開口部内の前記コンタクト層にアノード電極を設け、前記ドリフト層の他方の面にカソード電極を設けたことを特徴とする請求項1記載のダイヤモンド電子素子。
- 前記コンタクト層が構造保持材上にも積層されていることを特徴とする請求項1又は2記載のダイヤモンド電子素子。
- 前記コンタクト層及びアノード電極が構造保持材上にも積層されていることを特徴とする請求項1乃至3のいずれか1項記載のダイヤモンド電子素子。
- 前記ドリフト層は、ホウ素濃度が1015/cm3以上1017/cm3以下のp−ダイヤモンド層であり、前記コンタクト層は、ホウ素濃度が1019/cm3以上1022/cm3以下のp+ダイヤモンド層であり、電子素子の曲率半径が5m以上500m以下であることを特徴とする請求項1乃至4のいずれか1項記載のダイヤモンド電子素子。
- 前記カソード電極が、オーミック金属とn+ダイヤモンド層の積層構造から形成され、前記ドリフト層がp−ダイヤモンド層であり、前記コンタクト層がp+ダイヤモンド層であることを特徴とする請求項1乃至5のいずれか1項記載のダイヤモンド電子素子。
- 前記ドリフト層が厚さ1μm以上50μm以下であり、前記コンタクト層が厚さ1μm以上100μm以下であることを特徴とする請求項1乃至6のいずれか1項記載のダイヤモンド電子素子。
- 前記半絶縁性ダイヤモンド層は、窒素入りホモエピタキシャル単結晶ダイヤモンド又は窒素入り多結晶ダイヤモンドであることを特徴とする請求項1乃至7のいずれか1項記載のダイヤモンド電子素子。
- 前記ダイヤモンド電子素子がショットキーダイオード、pn接合ダイオード又はpin接合ダイオードであることを特徴とする前記請求項1乃至8のいずれか1項記載のダイヤモンド電子素子。
- ダイヤモンド半導体からなるドリフト層と、半絶縁性ダイヤモンド層を有する構造保持材と、ダイヤモンド半導体からなるコンタクト層とを備えるダイヤモンド電子素子の製造方法であって、
単結晶ダイヤモンド基板の一方の基板面に欠陥層を形成した後、該基板面上に前記ドリフト層を成膜する工程と、
前記ドリフト層の上に、前記半絶縁性ダイヤモンド層を選択的に成長させて開口部を有する構造保持材を形成する工程と、
前記単結晶ダイヤモンド基板と前記ドリフト層を前記欠陥層で分離し、前記欠陥層をエッチングして前記ドリフト層を分離して取り出す工程と、
前記開口部内において、前記ドリフト層の上に直接前記コンタクト層を形成する工程を、
備えることを特徴とするダイヤモンド電子素子の製造方法。 - 前記ドリフト層にカソード電極を設け、前記開口部のコンタクト層にアノード電極を設ける工程を備えることを特徴とする請求項10記載のダイヤモンド電子素子の製造方法。
- 前記単結晶ダイヤモンド基板は、転位密度が0個/cm2以上、103個/cm2以下であり、表面および裏面の凹凸がRa<1nmであることを特徴とする請求項10又は11記載のダイヤモンド電子素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010230124A JP5540296B2 (ja) | 2010-10-13 | 2010-10-13 | ダイヤモンド電子素子及びその製造方法 |
PCT/JP2011/073517 WO2012050157A1 (ja) | 2010-10-13 | 2011-10-13 | ダイヤモンド電子素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010230124A JP5540296B2 (ja) | 2010-10-13 | 2010-10-13 | ダイヤモンド電子素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012084703A JP2012084703A (ja) | 2012-04-26 |
JP5540296B2 true JP5540296B2 (ja) | 2014-07-02 |
Family
ID=46243277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010230124A Expired - Fee Related JP5540296B2 (ja) | 2010-10-13 | 2010-10-13 | ダイヤモンド電子素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5540296B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6635675B2 (ja) * | 2015-05-13 | 2020-01-29 | 国立研究開発法人産業技術総合研究所 | 不純物ドープダイヤモンド及びその製造方法 |
JP7470649B2 (ja) | 2019-02-13 | 2024-04-18 | 古河電気工業株式会社 | 半導体レーザ素子およびチップオンサブマウント |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04302172A (ja) * | 1991-03-29 | 1992-10-26 | Kobe Steel Ltd | ダイヤモンドショットキーダイオード |
JP3249967B2 (ja) * | 1992-05-15 | 2002-01-28 | 学校法人東海大学 | ダイヤモンド半導体デバイスの製造方法 |
US5362975A (en) * | 1992-09-02 | 1994-11-08 | Kobe Steel Usa | Diamond-based chemical sensors |
JP2002220299A (ja) * | 2001-01-19 | 2002-08-09 | Hoya Corp | 単結晶SiC及びその製造方法、SiC半導体装置並びにSiC複合材料 |
JP4557507B2 (ja) * | 2002-06-13 | 2010-10-06 | パナソニック株式会社 | 半導体デバイス及びその製造方法 |
JP2007129166A (ja) * | 2005-11-07 | 2007-05-24 | Toshiba Corp | 半導体装置及びその製造方法 |
JP5099486B2 (ja) * | 2007-08-23 | 2012-12-19 | 独立行政法人産業技術総合研究所 | 高出力ダイヤモンド半導体素子 |
JP2009200343A (ja) * | 2008-02-22 | 2009-09-03 | Sumitomo Electric Ind Ltd | ダイヤモンド電子素子 |
-
2010
- 2010-10-13 JP JP2010230124A patent/JP5540296B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012084703A (ja) | 2012-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2022065153A (ja) | ショットキーバリアダイオード及びpn接合部 | |
US8203150B2 (en) | Silicon carbide semiconductor substrate and method of manufacturing the same | |
JP4185215B2 (ja) | SiCウエハ、SiC半導体デバイス、および、SiCウエハの製造方法 | |
JP3854508B2 (ja) | SiCウエハ、SiC半導体デバイス、およびSiCウエハの製造方法 | |
JP2009088223A (ja) | 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置 | |
JP4858325B2 (ja) | SiCエピタキシャル成膜装置およびこのエピタキシャル成膜装置を用いるSiC半導体装置の製造方法 | |
JP5011493B2 (ja) | 炭化珪素半導体素子の製造方法 | |
KR20120023710A (ko) | 반도체 장치 | |
EP2211376A1 (en) | Iii nitride electronic device and iii nitride semiconductor epitaxial substrate | |
JP2016063190A (ja) | 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置 | |
CN102939642A (zh) | 半导体晶片及其制造方法 | |
JP5545310B2 (ja) | 炭化珪素エピタキシャルウエハの製造方法、および、炭化珪素エピタキシャルウエハ、ならびに、炭化珪素半導体装置 | |
JP2019067982A (ja) | 炭化珪素半導体装置 | |
JP2007250693A (ja) | SiC基板の製造方法及びSiC基板並びに半導体装置 | |
JP6482732B2 (ja) | 炭化珪素エピタキシャル基板および炭化珪素半導体装置 | |
JP2007246350A (ja) | SiC基板の製造方法及びSiC基板並びに半導体装置 | |
JP5540296B2 (ja) | ダイヤモンド電子素子及びその製造方法 | |
JP5532248B2 (ja) | ダイヤモンド電子素子及びその製造方法 | |
JP2008004726A (ja) | 半導体素子およびその製造方法 | |
JP2006313850A (ja) | 炭化珪素半導体装置およびその製造方法 | |
CN116190215A (zh) | 一种金刚石半导体器件的制备方法 | |
WO2012050157A1 (ja) | ダイヤモンド電子素子及びその製造方法 | |
JP5921089B2 (ja) | エピタキシャルウエハの製造方法及び半導体装置の製造方法 | |
US11309389B2 (en) | Epitaxial wafer and switch element and light-emitting element using same | |
TW202331814A (zh) | 半導體基板,半導體裝置,半導體基板的製造方法及半導體裝置的製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140408 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5540296 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |