JP3249162B2 - マルチチップモジュール - Google Patents

マルチチップモジュール

Info

Publication number
JP3249162B2
JP3249162B2 JP36104591A JP36104591A JP3249162B2 JP 3249162 B2 JP3249162 B2 JP 3249162B2 JP 36104591 A JP36104591 A JP 36104591A JP 36104591 A JP36104591 A JP 36104591A JP 3249162 B2 JP3249162 B2 JP 3249162B2
Authority
JP
Japan
Prior art keywords
layer
module
metal
chip
support base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36104591A
Other languages
English (en)
Other versions
JPH06132467A (ja
Inventor
ビー タッカーマン ディヴィッド
エイ マスカー パンドハリナス
ベンソン ドナルド
ボブラ ヨゲンドラ
アール ラング チャールズ
エヌ タラパネニ ガルナダ
ショーエンホルツ ジュニア ジョセフ
エム マックウィリアムス ブルース
イー ブラスウェイト ニコラス
Original Assignee
エヌチップ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/630,469 external-priority patent/US5134539A/en
Priority claimed from US07/629,731 external-priority patent/US5214844A/en
Application filed by エヌチップ インコーポレイテッド filed Critical エヌチップ インコーポレイテッド
Publication of JPH06132467A publication Critical patent/JPH06132467A/ja
Application granted granted Critical
Publication of JP3249162B2 publication Critical patent/JP3249162B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の技術分野】本発明は集積回路（ＩＣ）の相互
接続及びパッケージングに関する。より詳細には、本発
明は、マルチチップモジュール上のＩＣのパッケージン
グに関する。
【０００２】
【従来の技術】シリコン素子の形態が縮小するに従っ
て、ＩＣの密度及び速度性能が大きく改善されている。
例えば、現在入手可能なＩＣの幾つかは、一チップ当た
り数１０万個のゲートと３００個の入力／出力ピン（Ｉ
／Ｏ）を含んでいる。これら素子を有するシステムはサ
ブナノ秒でスイッチする。更に、これらの値を越えるチ
ップ密度及び性能の進展が期待されている。
【０００３】これらの半導体素子を接続する従来のパッ
ケージング及びプリント回路ボード相互接続システム
は、相互接続、長い信号経路及び高誘電性材料を含んで
いる。これらの特性は、グラウンドバウンス、スイッチ
ングノイズ及び伝達遅延をシステムに導入する。グラウ
ンドバウンス、ノイズ及び伝達遅延のシステムへの影響
はチップのＩ／Ｏの数及び作動速度に比例する。従っ
て、チップの性能が改善されるにつれて、回路の設計は
最早パッケージング及び相互接続の設計と分けて考える
ことができない。パッケージング及び相互接続ハードウ
エアーは結果のシステム性能に不利益をもたらす。
【０００４】商業的に入手可能な、従来のパッケージン
グの制限に対抗して、最高性能のコンピュータの設計者
はしばしば特製の相互接続パッケージを開発している。
これらのパッケージの開発は高価であり、改良されたプ
ロセッサーの販売時機を後らせる。しかながら、図１に
示される様に、特製パッケージを製造するために費やさ
れた努力にも関わらず、システム設計者はＩＣ技術の発
展が進行するに連れて、裸のチップ速度にシステム速度
を適合することの困難が増大する。この性能ギャップは
図１に表される。
【０００５】パッケージの性能及びシステム速度を改良
するための方法はマルチチップモジュールを提供するこ
とによる。マルチチップモジュールは高密度の相互接続
基板に取り付けられたＩＣチップの集合体であり、大規
模な特定用途集積回路と似ており、これと同様に機能す
る。本明細書で使用される用語「マルチチップ」モジュ
ールは、ＩＣチップを有している物及びＩＣチップを有
していない物の両方の構造を意味している。従来の技術
の典型的なマルチチップがＨｅｒｒｅｒｏ他の米国特許
第４，６７５，７１７号に示されている。このモジュー
ルはパワー及びグラウンドプレーンを有するドープされ
た基板からなる。このドープされた基板及びグラウンド
プレーンは断絶コンデンサーの一方の極板を形成する。
パワープレーンはコンデンサーの他方の極板を形成す
る。パワー及びグラウンドプレーンの上には、金属の相
互接続層が存在する。ＩＣは、金属の相互接続層に結合
されたフリップチップであるか、又は結合材料を使用し
て固定され、従来のワイヤーボンディング技術を使用す
る金属の相互接続層に電気的に結合される。他の従来の
モジュールは、金属相互接続層間の誘電体として機能す
るポリイミドの層を含む。
【０００６】上述された形態のマルチチップモジュール
は、幾つの手段でシステムの性能を改善している。第１
に、チップ間相互接続の容量は従来のパッケージングと
比較して４倍改善され、信号伝達遅延及び電力消費を減
少している。ワイヤーボンディングがより短くなると、
相互接続のインダクタンスが減少し、結果のモジュール
が、従来のパッケージングシステムと比較して信号遅延
をより短くする。図２はマルチチップモジュールの使用
によって従来のパッケージングと比較して達成される性
能上の利点を図示している。グラフから明らかな様に、
マルチチップモジュールに固有の性能上のギャップ３０
は、従来のパッケージで生じるギャップよりも著しく小
さい。
【０００７】
【発明が解決しようする課題】これらの機能上の改良に
も関わらず、典型的なマルチチップモジュールは、シス
テムの性能を制限し、収率を減少し、選択された使用者
の比較的狭い分野にマルチチップモジュールの使用が制
限されるという幾つかの不利益を有している。これらの
欠点の或るものは、ポリイミド及び他の有機材料を誘電
体として用いることから生じる。ポリイミド誘電体を形
成するのに必要な生材料は、シリコンを基材とする材料
よりも高価であり、完全な製品を形成するのにより多く
の工程を必要とする。ポリイミド誘電体の特徴はマルチ
チップモジュールのコストを増大し、収率を減少する。
【０００８】更に、ポリイミドの機械的な特性が、マル
チチップシステムの設計を制約する。ポリイミドは、シ
リコンを基材とするＩＣとは異なる不十分な熱伝導率及
び熱膨張係数を有している。従って、ポリイミド構造
は、適当な熱伝導及び釣り合いのとれた熱応力を保証す
るために、ダイ下に別の熱金属材料ピラーを必要とす
る。ピラーによって使われる領域は相互接続には使用で
きない。また、ポリイミド誘電体は、処理の後に張力が
加わり、この張力は、金属膜の張力と結合した時、強く
撓んだ内側に応力が懸かった構造を結果する。この撓ん
だ構造はモジュールの信頼性に関する問題を引き起こ
す。なお、ポリイミドは湿気を吸う傾向がある。この特
徴は部品の寿命を減少する場合があるので、腐食を防ぐ
特別の処理が必要とされる。
【０００９】マルチチップモジュールの特徴の更になる
制限が、ドープされたシリコンをモジュール基板に使用
することから生じる。このドープされたシリコンは、金
属膜よりも高い電流拡散抵抗を有する。更に、基板によ
り高くドープするという要求は、かなりモジュール材料
のコストを増大する。
【００１０】
【課題を解決するための手段】本発明は、現在入手可能
なマルチチップの上述の制限を解消するマルチチップモ
ジュールを作成し、別の利点を与えるマルチチップモジ
ュール及び製造方法を与える。本発明の一つの実施例に
よると、陽極酸化可能な金属の層から成るパワー及びグ
ラウンドプレーンが、シリコンで形成された非導電性ウ
エーハの全頂面に上に形成される。誘電体材料の層がパ
ワー及びグラウンドプレーンとの間に設置され、金属の
陽極酸化により形成される。結果として得られる集積化
減結合電気容量は、モジュールを形成するために必要な
パターンニングの量を減少し、コストを減少する。
【００１１】本発明の別の実施例に従うと、接続がビア
（経路）を介して直接パワー及びグラウンドプレーンに
成される。この直接接続は、下方の支持基材を電気伝導
率との関係をなくし、支持基材がドープされないシリコ
ン又はポリシリコン又は他の材料から形成することを可
能とし、モジュールのコストを減少し、且つ電気的特性
を改良している。
【００１２】本発明の他の実施例に従うと、二酸化シリ
コンの薄膜が、ポリイミド誘電体の替わりに使用され
る。シリコン材料は、湿気を吸わず、ポリイミド材料よ
りも処理工程が少なくて済む。更に、モジュールチャン
バーを制御し、モジュールの処理応力をバランスする様
二酸化シリコンは制御された応力の下で堆積される。酸
化シリコンはひび割れなしに２０μｍの厚さに堆積され
る。
【００１３】本発明の更に別の実施例に従うと、ダイヤ
モンド又は窒化硼素含有エポキシー材料が、集積回路を
マルチチップモジュールに機械的に取り付けるために使
用される。これはシリコン回路基板（ＳｉＣＢ）と呼ば
れる。このエポキシー材料はこのエポキシーの熱伝導性
を増大し、エポキシーの下方に走る信号ライン容量を実
質的に増大することなしに、放熱性を改善する。エポキ
シー材料は大原子量粒子が混入されて、接着物の空隙の
Ｘ線検査を可能としている。
【００１４】本発明に更に別の実施例に従うと、集積回
路のＳｉＣＢに対して、反転楔状ボンディングワイヤー
が使用される。この反転楔状ボンディングワイヤーは、
ワイヤーの送りと隣接するチップとのクリアランスを改
善し、集積回路がチップ上で互いにより近接することを
可能とする。
【００１５】本発明の他の実施例に従うと、モジュール
／集積回路アッセンブリはプリント回路基板上に直接マ
ウントされる。ＳｉＣＢは回路基板に直接配線される。
【００１６】本発明の実施例に従うと、相互接続層を有
するマルチチップモジュールには、相互接続層に対する
終端抵抗器が設けられている。これらの終端抵抗器を製
造するための工程は提供される。
【００１７】本発明の他の実施例に従うと、金属相互接
続層は電気的にワイヤーストラップにより接続される。
このワイヤーストラップは、電気容量を大きく増大する
ことなしに、相互接続ラインの抵抗を減少する。
【００１８】金属相互接続層を形成してパターニングし
て、モジュールにボンドパッドの複数の組みを設ける様
にできる。マルチチップパッド出力構造は２以上の製造
者のＩＣに適合し、マルチチップモジュールシステムＩ
Ｃ部品上の所定のボンドパッド位置内でセカンドソース
を使用することを回路設計者に可能とする。
【００１９】本発明の他の構成上の特徴及び利点及び製
造方法は本明細書中により詳しく記述される。
【００２０】
【実施例】図３は本発明の一実施例に従って製造された
マルチチップモジュールの断面図を示す。このモジュー
ルは支持基部４０を含んでおり、この基部上にパワープ
レーン４２及びグラウンドプレーン４４が位置する。パ
ワープレーン４２及びグラウンドプレーン４４への接続
が、これら面を構成する金属に直接成すことができるの
で、支持基部４０は導電性である必要がない。この理由
のために、支持基部４０をドープする必要がなく、支持
基部４０がシリコン又はポリシリコン又は他の材料で形
成することができる。如何なる形態の支持基部を使用す
ることができる。支持基部４０からなる材料に対して電
気的な要請が存在しないと、支持基部４０は、通常スク
ラップ材料として扱われる端部を含む生のシリコンイン
ゴットから製造することができる。生の材料コストが従
って減少され、シリコンのドーピングの付加的な処理工
程が除去される。
【００２１】支持基部材料としてシリコンの使用は、種
々の性能上の利益をもたらす。シリコンは高熱伝導率を
有し、マルチチップパッケージの残り及び付着されたＩ
Ｃに対して良好な熱膨張適合性を与える。しかしなが
ら、他の材料は支持基部４０を形成する様使用すること
ができる。これらの材料はＡｌＮ、Ａｌ2Ｏ3及び銅タン
グステン合金を含む。更に、シリコン及びＢｅＯからの
複合サンドイッチ構造は、シリコン基部チップと異なる
ＧａＡｓから成る熱膨張特性に適合するさせるために使
用することができる。
【００２２】支持基部４０の頂部上に導電面が形成され
る。この面は図３に示される実施例においては、パワー
プレーン４２及びグラウンドプレーン４４からなり、こ
れらの面は酸化物層４６によって支持基部４０から分離
されている。別の酸化物層４６が、電気的な分離を与
え、アルミニュウムとシリコンとの相互作用を防止する
冶金バリアーを形成する。パワープレーン４２及びグラ
ウンドプレーン４４はアルミニュウム層からなる。導電
層４４の上面が陽極酸化材料で形成される場合、他の電
気的導電材料を同様に使用することができる。例えば、
タンタル接着層を有する銅導電性層を層４４を構成する
のに使用することができる。
【００２３】パワープレーン４２をグラウンドプレーン
４４からの分離は、アルミニュウム層４４の陽極酸化に
よって形成されたＡｌ2Ｏ3の誘電体層４８である。陽極
酸化工程は、ピンホールの無い電気容量の誘電体を与
え、改良された電気特性を与える。二酸化シリコン又は
窒化シリコンの層をＡｌ2Ｏ3層に渡って付随的に設置し
て、Ａｌ2Ｏ3層のピンホール無し特性を改良することが
できる。
【００２４】グラウンドプレーン４４、パワープレーン
４２及び誘電体層４８が集積減結合容量（コンデンサ
ー）４９を形成している。容量４９は直列インダクタン
ス及びグラウンドバウンスの減少を助ける。パワー及び
グラウンドプレーン及び容量４９が、回路の相互接続の
パターンニングが行われる前に、モジュールの全面に渡
って形成される。この構造的な特徴は、モジュールのサ
イズが増大した場合この容量の大きさを増大することを
可能とし、電気容量形成中のパターンニングの必要を除
去する。製造工程の初期の接続ビアを形成するマスキン
グ工程を除去すると、略完成したモジュールを「在庫目
録」中に置くことを可能とする。これにより以下に説明
される様にコストを最小し、且つ出荷時間を短縮する。
容量４９の製造中の粒子の汚染の確率を大幅に減少する
ことにより収率が大きく増大する。
【００２５】パワープレーン４２及びグラウンドプレー
ン４４への接続が、プレーンを形成する金属に直接ビア
を介して成される。図４はグラウンドプレーン４４への
グラウンドビアが形成されたモジュールの断面形状を示
している。モート（堀）６３はビア６２からパワープレ
ーン４２を電気的に分離する。パワープレーン及びグラ
ウンドプレーンへの直接接続が支持基部４０が導電性で
あるとの要求を除去し、以前に記述された利点を結果す
る。金属への直接接続は拡散抵抗を減少し、更にマルチ
チップの性能を改善する。
【００２６】一つのパワープレーン及び一つのグラウン
ドプレーンのみが図３に示されているが、所望の多くの
パワープレーン及びグラウンドプレーンを上述された構
造に設けることができる。更に、モジュールには図３に
示されたよりも少ないプレーンを設けることができ、パ
ワー及びグラウンドプレーンは図示されたシークエンス
で構成される必要はない。複数のパワー及びグラウンド
プレーンは、複数の電圧をモジュールにパッケージされ
たＩＣに与えることを可能する。本発明のマルチチップ
モジュールは従って種々の半導体技術、例えば、ＣＭＯ
Ｓ、ｎＭＯＳ、ＧａＡｓ及びバイポーラ技術で使用する
ことができる。別のパワープレーン６４及びグラウンド
プレーン６５が図４に示される。これらの層の接続はモ
ジュールの何処か別の所にあり、図には示されていな
い。
【００２７】パワープレーン及びグラウンドプレーンの
頂部に位置しているのは誘電体層７０であり、金属信号
搬送層７６及び７７からパワープレーン４２及びグラウ
ンドプレーン４４を絶縁している。本発明において、誘
電体７０は２０μｍ厚までの二酸化シリコンによって形
成される。二酸化シリコン層の厚さは低い相互接続誘電
容量を与える。
【００２８】本発明の開発に先立って、二酸化シリコン
は誘電体７０を形成する材料としては選ばれていなかっ
た。従来の製造工程は、張力又は過度の圧縮力下で二酸
化シリコンを堆積してい、これらの方法を使用して堆積
された二酸化シリコンの厚い層は、図４の多重層構造の
ひび割れ又は剥離を引き出す傾向がある。マルチチップ
モジュールの誘電体を形成するための所望の厚さ（≧５
μｍ）を有する二酸化シリコンの層は従って本発明以前
には実行可能或いは実用的なものでは無かった。ひび割
れ無しに所望の厚さのシリコン誘電体層を得るために、
二酸化シリコンは圧力下で堆積され、強化ガラス又はプ
レストレスコンクリートで達成されるものと同様な利益
を与える。二酸化シリコンのプラズマ促進化学気相堆積
（ＰＣＶＤ）は、厳密に制御され、他の処理の応力と適
合し、モジュールチャンバーを事実上除去する。これと
対比すると、本質的に全ての高分子誘電体が、その高膨
張係数のために処理の後に張力を受ける。この張力は金
属箔と結合して撓んだ、内側に応力を受けた基板を作り
出す。圧力下で二酸化シリコンを堆積する一つの工程
が、「Ｉｍｐｒｏｖｅｄ Ｐｌａｓｍａ Ｅｎｈａｎｃｅ
ｄ ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
Ｐｒｏｃｅｓｓ」と題されるＳｃｈｏｅｎｈｏｌｔｚ
の米国特許出願第０７／６２９，４９９に記述されてい
る。他の工程及び装置を使用することができる。より大
きな張力（典型的には２×１０9ダイン／ｃｍ2圧まで）
が許容されるが、しかしながら、一般的には、応力レベ
ルは例えば１×１０9ダイン／ｃｍ2より低く小さく保た
れるべきである。
【００２９】誘電体層７０を形成するための二酸化シリ
コンの使用が、誘電体層を形成するためのポリイミドの
使用と比較して幾つかの他の利点を有している。第１
に、二酸化シリコンは、ポリイミド構造が行う様には湿
気を吸収しない。従って、腐食の問題が解決され、モジ
ュールの金属信号層を障壁金属内に閉じ込めるという費
用が除かれる。腐食の問題が除去されると、完成したモ
ジュール／ＩＣ構造の非気密パッケージングを可能す
る。二酸化シリコンはポリイミドと同様のより良い熱特
性を保有する。二酸化シリコンの改善された熱伝導率
が、より良い放熱性を与え、これにより熱ビア又はピラ
ーに対する要請を除去する。得られるモジュールは、ポ
リイミド材料を組み込むモジュールより高い後の処理の
温度に耐える。
【００３０】金属信号、又は相互接続層７６及び７７
は、二酸化シリコン層７０の頂部に存在し、モジュール
上に取り付けられるＩＣ中の信号を搬送する。図３の構
造において、層７７内の接続の一般的な方向は層７６の
向きに直角である。二酸化シリコン７８の第２の誘電体
層は金属層７６を金属信号層７６から分離する。金属相
互接続層は、スパッタされたアルミニュウム、スパッタ
された銅又は電気メッキされた銅で形成することがで
き、或る実施例においては、他の導電性材料により形成
することが出来る。図示された形態に加えて、３以上の
信号接続を可能とする信号層を形成することができる。
【００３１】金属信号層７６及び７７は金属スパッタ技
術により同様に具体化することができる。金属信号層７
６および７７を形成するのに使用される薄膜金属がモジ
ュール面上の有意な部分を被覆する。従って、長さによ
る層の抵抗がモジュールの性能を制限する。これらの層
の抵抗は層の厚さを増大することにより減少されるが、
各信号層を形成するためのコストは層の厚さと共に増大
する。金属ストラップ技術はラインの抵抗が関係する場
所の信号経路に特に有効である。図５は、金属ストラッ
プ技術を使用して形成された金属信号層である。金属信
号層７６及び７７の一方は他方の上に位置している。層
７６は、本発明の別の実施例に従う層間の周辺容量を減
少するために通常行われている様に層７７より若干狭く
することができる。層７６及び７７は同じ信号を搬送す
る。２つの層は周期的に例えばビア７９ａ及び７９ｂ又
はトレンチ（図示せず）と結ばれる。金属ストラップ技
術は容量を大幅に増大することを招くことなく信号ライ
ンの抵抗を減少する。
【００３２】本発明の別の実施例に従うと、モジュール
の電気的性能は、金属信号層７６及び７７の下部を除い
た全て部分から露出する誘電体層７０を除去し、図６の
台脚状構造を形成することにより更に上昇することがで
きる。図６において、金属信号層７６及び７７は二酸化
シリコン層の台脚状構造状に存在する。７６及び７７
は、図６に示される様には互いに平行に走る必要はな
い。周辺及び相互接続容量が減少すると、信号伝播遅延
及びシステム電力消費が減少する。図５の金属ストラッ
プ技術は図６の台脚状構造と関連して使用することがで
きる。
【００３３】終端抵抗器（図示せず）は又別の処理工程
を加えることにより金属信号層７６の端部に形成するこ
とができる。この終端抵抗器は相互接続層を形成したの
と同じ設計ルール（ライン幅及び空間）で形成され、別
のモジュール領域を費やすことはない。層７６及び７７
を形成するのに使用された金属膜の幾何的及び電気的特
性は知られているので、終端抵抗器の面積は容易に決定
でき、金属膜がパターン化されて所望の抵抗器が与えら
れる。
【００３４】金属層７６及び７７の頂部には不動態化層
８０が位置している。図３を参照。この不動態化層８０
は、二酸化シリコン層８４と窒化シリコン層のキャップ
８６とにより好ましくは形成されており、モジュールを
汚染から絶縁し、モジュールを摩損から保護する。
【００３５】典型的には、ＩＣ９０は、不動態化層８０
上に位置する熱伝導性接着層９４によって機械的にモジ
ュール上に取り付けられている。この接着は、極めて高
い絶縁電流を有することなく電気的に絶縁することが好
ましい。本発明の実施例において、窒化硼素又はダイヤ
モンド添加エポキシーが接着材料を含んでいる。これら
の材料はエポキシーの熱伝導率を増加し、エポキシーの
下方を走る信号ラインの容量を実質的に増大しないで、
改善した放熱を与える。接着物９４は、大きな原子量の
粒子を含み、接着性ダイ取り付け内の空隙に対する接着
のＸ線検査を容易にする。大原子量の粒子はＸ線が通常
の様に露光されるべき程高い原子番号をする有するが、
不透過でない様に充分低い必要がある。ゲルマニュウム
は好適な材料の一例である。ＩＣに裏面接続が必要とさ
れる場合、電気伝導性接着物（例えば、銀含有物）を同
様に使用できる。
【００３６】最適な裏面接続には非導電性物であるが熱
伝達性のエポキシー材料を、ＳｉＣＢボンドパッドが露
出するホールを残して、使用することができる。導電性
エポキシー層が次にこの層上に堆積されて裏面接続が可
能とされる。この二重層取り付け構造は、単一の銀含有
エポキシー取付け構造と比較して、ＩＣの下部を走る金
属信号層の容量を実質的に増大することなしに、改善さ
れた熱伝達性を与える。更に、銀含有エポキシー層を除
去することができる。この場合、ワイヤが非導電性接着
物内の穴を介してＩＣの裏面からＳｉＣＢボンドパッド
に走っている。
【００３７】モジュールへのＩＣ９０の電気的接続は、
逆楔状ワイヤーボンディングを使用して達成され、ＩＣ
リード９８がボンディング又はダイパッド（図示せず）
に取り付けられる。これとは別に、ＩＣ９０は通常のワ
イヤーボンディング又はフリップフロップ技術を使用し
てマルチチップモジュールに電気的に接続することがで
きる。パッドは、ビアを介して下方の金属層に接続され
る。減結合容量及び終端抵抗器への接続が、モジュール
の何れかでビアを介して成されるので、コンデンサー及
び抵抗器の表面取り付け、及びこれらの素子をマルチチ
ップに直接機械的に接続することが必要とされない。こ
のために、ＩＣ９０はモジュールボンディングパッド及
び隣接のＩＣに極めて近接して設置することができる。
【００３８】図７は従来のワイヤーボンディング１００
によって費やされるスペースを、本発明の実施例に従っ
てＩＣ９０をモジュールボンドパッド１０２に接続する
ために使用される反転楔状ワイヤーボンディングによっ
て使用されるスペースと比較している。反転楔状ワイヤ
ーボンディングにおいて、結合が先ずモジュールボンド
パッドに次にチップに成される。図から明らかな様に、
反転楔状ワイヤーボンド技術は、従来のワイヤーボンデ
ィング技術と比較してワイヤーリングの密度を改善して
いる。これは、反転楔状ワイヤーリングツール１０１の
ワイヤーの送りが、従来のツール１０３のワイヤーの送
りよりも少ないクリアランスしか必要としないためであ
る。改良されたクリアランスはワイヤーボンドを差し挟
むことを可能とする。この反転楔状ワイヤーボンド技術
は、表面に取り付けられるコンデンサー及び終端抵抗器
を除去することに加えて、チップの密度を大幅に改善
し、モジュールの表面の約７５パーセントがＩＣ９０に
よってカバーされることを可能とする。
【００３９】終端抵抗器、減結合容量及びワイヤーボン
ディング／基板オンボート取り付け技術から生じる改善
されたチップ密度が、本発明のマルチチップモジュール
が二以上のボンドパッド構成、例えば、二つ以上の回路
又はシステムを有することを経済的に可能とする。典型
的なボードにおいて、ボンドパッド及びリードは、多重
パッド出力構成がボードの性能に影響を及ぼす様な大き
さを有している。本発明に従うマルチチップモジュール
用多重パッド出力構造が図８に示されている。ここで、
パッド１２０が一つの回路構成を支えている。パッド１
２４は第２の回路構成を支えている。複数のパッド出力
構造手段は、本発明の単一のマルチチップモジュールが
二以上のチップ形状を経済的に支えており、各マルチチ
ップモジュールは用途限定型ではないことを意味してい
る。例えば、多重パッド出力構造は、異なる製造者のメ
モリーチップが同じＳｉＣＢ上で使用されることを可能
とする。これらの特徴は、システム設計者及び統合者が
個別の構成ＩＣに対して第２のソースを達成することを
可能とする。
【００４０】図９は多数のＩＣ９０の数が取り付けられ
るモジュールを示している。ＩＣが取り付けられたこの
モジュールは、気密にシールされたパッケージ１２８内
に封入することができ、プリント回路ボードに至るパッ
ケージリード１３０によってシステムの残りの部分に接
続される。
【００４１】これとは別に、基板オンボード技術をモジ
ュールを回路ボードに取り付けるのに使用することがで
きる。図１０に示されるこのパッケージング手法におい
て、参照番号１３４によって示されるモジュールがうつ
伏せに取り付けられており、モジュールボンドパッドが
直接プリント回路ボード１４０にワイヤーで繋がれてい
る。ワイヤーボンディング以外の電気的取り付け方法を
使用することができる。例えば、テープを使用すること
ができる。ワイヤーボンド１３８はＩＣ９０をモジュー
ルに接続する。ヒートシンク１３７はシステムを冷却す
る。ボード上の基板は気密パッケージの除去を可能とす
る。
【００４２】本発明のマルチチップモジュールを製造す
る工程は図１１乃至図１２のフローチャートを参照して
記述される。以下の製造工程の記述において、図３及び
６の構造の製造は説明のための一例として使用される。
完成されたマルチチップモジュールの構造の記述された
もの以外に全ての対応物が、図３及び６に見出される。
製造工程の全てが、図１１乃至１２において見出すこと
ができる。
【００４３】この工程は未処理の標準サイズのウエーハ
を用いてステップ２００で開始する。標準ウエーハは直
径１２５ｍｍ及び厚さ０．５ｍｍの有している。非標準
サイズのウエーハを使用することができ、ウエーハ以外
の種々の形状を使用することができる。未処理のウエー
ハは、Ａｌ2Ｏ3、ＡｌＮ、銅タングステン合金、Ｂｅ
Ｏ、石英、ガラス又は他の公知の材料からなる複合サン
ドイッチ構造を含む種々の材料から形成することができ
る。本発明は好適な実施例において、ウエーハはシリコ
ン又は多結晶シリコンの何れかからなり、マルチチップ
モジュールの支持基部４０を形成する。
【００４４】ウエーハを検査した後、酸化物層４６はウ
エーハ４０の頂面上に約０．８μｍ厚までステップ２０
２で熱成長される。アルミニュウム膜又はＴａ／Ｃｕ／
Ｔａサンドイッチの様な陽極酸化可能な金属の頂面を有
する別の導電体を用いることができる金属膜が、ステッ
プ２０４で酸化物層４６に渡って堆積される。この金属
膜又は金属層Ｍ0は最終的に図３に示されるグラウンド
面を形成する。アルミニュウム膜は当業者に良く知られ
る様に真空堆積技術を使用して、酸化別層４６の頂部に
堆積される。本発明の好適な実施例はスパッタ真空堆積
を使用する。この堆積工程は、構造の全面に渡って約
１．２５から２．２５μｍ厚さのアルミニュウム膜を堆
積する。
【００４５】金属層Ｍ0の堆積の後、略０．２μｍ厚の
Ａｌ2Ｏ3の層が金属層Ｍ0をステップ２０６で陽極酸化
することにより形成される。従って、この陽極酸化工程
は層Ｍ0の部分を費やし、約１−２μｍのＭ0層を残す。
この結果のＡｌ2Ｏ3層は誘電体４８として機能し、モジ
ュール構造の全表面に渡って形成される。層Ｍ0はアル
ミニュウム以外の材料からなる場合、陽極酸化工程は使
用される材料の酸化物を形成する。
【００４６】この構造の全面に渡って金属膜の第２の真
空堆積がステップ２０８で発生する。この金属層Ｍ1は
パワープレート４２を形成し、好適な形態ではアルミニ
ュウムから成る。層Ｍ1が最終のパワー／グラウンド層
から成る場合、金属膜が１−２μｍの厚さに堆積され
る。
【００４７】図３は単一のパワー及び単一のグラウント
プレーンを示しているが、複数のパワー及びグランドプ
レーンを形成して、ＩＣ９０を複数の電圧に接続するこ
とを可能とすることができる。別の金属化が望まれる場
合、製造のステップ２０６及び２０８が繰り返される。
金属層Ｍ1は従って１．２５から２．２５μｍの厚さに
堆積され、陽極酸化工程中に材料が消費されることを可
能とすべきである。
【００４８】この製造のステップ２０８の後に、図１３
に示される構造が結果される。開口が従って層４２及び
４８を通して形成され、グランドプレーン４４を形成す
る層Ｍ0に接続することを可能とする必要がある。開口
は当業者によく知られるホトリソグラフィー技術を使用
してステップ２１０でパターンニングされ図１４に示さ
れる構造が形成される。湿式化学エッチは、レジストに
よって被覆されていない金属Ｍ1の領域をエッチング
し、Ａｌ2Ｏ3層４８を露出し、図１５の構造を形成す
る。このレジストは次に通常の方法を使用して除去する
ことができる。残りの金属Ｍ1をマスクとして使用し、
Ａｌ2Ｏ3の露出領域が、約６５−８５度ＣのＣｒＯ3と
Ｈ3ＰＯ4との混合水からなる化学エッチ剤でエッチされ
る。２パーセントのＣｒＯ3と５パーセントのＨ3ＰＯ4
の混合水を使用することができる。これとは別に、当業
者に通常知られている添加物を含むフッ化アンモニュウ
ムを主体とする水溶液を使用することができる。ステッ
プ２１２の完了時に、プレーン４４へのビア６２を有す
る図１６の構造が結果される。Ｍ1は次にステップ２１
４を完了することによって層Ｍ0に接続するのに使用さ
れるビア６２から電気的に絶縁される必要がある。金属
Ｍ1は次に通常のホトリソグラフィー使用して再びマス
クされ、湿式化学エッチでエッチされ、ビアに隣接する
領域２１７及び２１８内の金属Ｍ1を除去する。例え
ば、分離されたパワープレーンを製造ためのＭ1内の他
の所望される切り込みを同時に行うことができる。図１
７を見よ。Ａｌ2Ｏ3の環状頂部面が従って露出して残さ
れる。所望の金属層へのビアはステップ２１０及び２１
２（必要な場合、２１４）を繰り返すことにより形成さ
れる。
【００４９】不都合にホトレジスタをアタックしないで
Ａｌ2Ｏ3をエッチングすることが可能な場合（例えば、
ＢＣｌ3プラズマ又はあるウエットエッチを使用する場
合）、ステップ２１０、２１２、２１４に別の工程を使
用することができる。ここで、Ｍ1は、ステップ２１４
の一部としてではなく、Ｍ1に全ての所望の切り込みが
このステップで行われることを除いて、ステップ２１０
と同様に従来通り処理することができる。次にこのホト
レジストが除去される。新たなホトレジストパターンが
次に形成され、（グラウンド接続が望まれる場所の）Ｍ
1の開口内部にこれと同心状にビアが形成される。Ａｌ2
Ｏ3が次いでエッチングされ、ホトレジストが除去され
る。この処理工程はより簡単である。つまりステップ２
１４が除去されて、より高い容量性のグラウンド接続が
発生され、上述された（ホトレジストを浸食する場合の
ある）Ｈ3ＰＯ4／ＣｒＯ3／Ｈ2Ｏ混合液以外のエッチン
グ剤を必要とする。
【００５０】上述した及びステップ２１０−２１４にお
けるのとば別の導電層Ｍ0及びＭ1への接続を形成する付
加的な工程も存在する。
【００５１】この別の工程シークエンスにおいて、層Ｍ
1は下層の金属層Ｍ0への接続が最終的に所望される位置
で、層Ｍ1がステップ２１０でパターン化され、エッチ
ングされる。誘電体層Ｍ0をエッチングするステップ２
１２及びステップ２１４は今回は使用されない。導電性
層の接続を形成するための工程において、この工程はボ
ックス２１０に存在する矢印２２３によって示されるス
テップ２２２に直接進む。
【００５２】金属被覆化の後、ＳｉＯ2の厚い層がステ
ップ２２２の構造に渡って堆積される。このＳｉＯ2の
層は誘電体７０を形成し、プラズマ促進化学気相堆積
（ＰＣＶＤ）を使用して７−１５μｍの厚さに堆積され
る。この層は、必要な場合、パワー及びグラウンド層に
関係する信号層７６及び７７に必要な低容量を与えるよ
う２０μｍまでの厚さに堆積することができる。これら
の厚さを得るために、ＳｉＯ2は、面内の二軸圧縮応力
を緩和するように堆積される。一般に、基上の残留圧縮
酸化物の応力は１×１０9ダイン／ｃｍ2以下に保持され
べきである。これらの応力の制限を達成するための、プ
ラズマ促進化学気相堆積を使用する圧縮力下でシリコン
を堆積する一つの方法は、「Ｉｍｐｒｏｖｅｄ Ｐｌａ
ｓｍａＥｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ Ｐｒｏｃｅｓｓ」と題されるＳ
ｃｈｏｅｎｈｏｌｔｚの前記米国特許出願に記述されて
いる。
【００５３】ステップ２２４において、二酸化シリコン
の誘電体層７０はホトリソグラフィー技術を使用してパ
ターン化され、金属層Ｍ0に至るビアを形成する様エッ
チングされ，必要な金属層Ｍ1に接触するビアが形成さ
れる。ステップ２２２及び２２４の後、図１７に示す様
なマルチチップモジュールが現れる。
【００５４】ステップ２２２で二酸化シリコン層を堆積
した後、矢印２２３を含む製造工程が使用される場合、
パターンニング及びエッチングステップ２２４は金属層
Ｍに至るビアを開口することを含み、必要な場合は金属
Ｍ1によって被覆されない誘電体層の部分を露出するビ
アを開ける。誘電体層のこの露出部分は次に、モジュー
ルをＨ3ＰＯ4／ＣｒＯ3／Ｈ2Ｏエッチング液に浸すこと
により除去することができ、Ｍ0接続に対するビアが開
口される。この矢印２２３を含む製造工程は、従って本
明細書で記述された他の可能な工程と比較してマスク工
程を減少し、モジュールのコストを更に減少する。
【００５５】製造工程の残りは、抵抗層が金属信号層７
６及び７７に必要か否かに依存して変化する。信号層が
アルミニュウムから形成されている場合、終端抵抗器
は、比較的高いアルミニュウムのためにモジュール信号
層構造から通常除去される。この場合、この工程はステ
ップ２３０に進む。このステップでは、アルミニュウム
がスパッタで堆積され、パターン化され、典型的に２−
３μｍの厚さを典型的に有する金属信号層７６又はＭ2
が形成される。
【００５６】しかしながら、信号層は銅から形成される
時、例えば、終端抵抗器は信号層構造の一部を形成す
る。金属信号層７６は従って図１８に示される様に３層
の金属サンドイッチにより構成される。このサンドイッ
チ構造は窒化タンタル層２４６、銅層２４８及びタンタ
ル上部層２５０からなる。付随的に、窒化タンタルを上
部層２５０を形成するに使用することができる。窒化タ
ンタル層２４６は、製造工程の完了時に終端抵抗器を最
終的に形成し、接着層として機能する。銅層２４８は信
号を搬送し、タンタル層２５０は、銅層２４８の上部面
と下層のＳｉＯ2との間の付加的な接着層として機能す
る。
【００５７】図１９のサンドイッチ信号層は、誘電体７
０に渡って約０．２μｍの窒化タンタル層２４６を堆積
することにより図１７から得られる。工程２６０を参
照。窒化タンタル層に渡って、ステップ２３０におい
て、銅層２４８が３−４μｍの厚さにスパッタ堆積され
る。タンタル層２５０が次に銅層２４８上に０．０５μ
ｍ以下の厚さで堆積され、必要な場合は、ステップ２３
０において金属信号層の形成を完了する。
【００５８】ステップ２６２においてステップ２３０に
おいて堆積された信号層がパターン化され、エッチング
され、下部の層への接続が可能とされる。金属信号層が
終端抵抗構造により構成される場合、タンタルの層２５
０は、信号搬送銅層２４８及び終端抵抗層２４６への接
続が望まれる場所がエッチングで除去される必要があ
る。ドライエッチングはステップ２６８において層２５
０を除去する。銅層２４８はステップ２６８において同
様にエッチングされ、抵抗層２４６が露出される。図２
０はステップ２６８の完了の際の終端抵抗器接続２７２
を含む複合金属信号層の斜視図である。
【００５９】図２１はアルミニュウム又は銅の何れかを
上述の様に有する信号層７６の金属被覆の後の部分的に
完成したマルチチップモジュールを示している。金属被
覆が完了した後、ＳｉＯ2の絶縁層７８はステップ２８
０で金属層Ｍ2上に堆積され、層７８を形成する。層７
８はプラズマ促進化学気相堆積（ＰＣＶＤ）を使用して
堆積される。ステップ２８２において、ＳｉＯ2の層７
８は次にパターン化され、エッチングされて、所望の下
層金属層Ｍ2へのビアを開ける。層Ｍ2上に残る二酸化シ
リコンは典型的な厚さ３μｍを有している。
【００６０】絶縁層７８上に、第２の金属被覆が行わ
れ、Ｍ3が形成され、図３の金属信号層７７を形成する
のに使用される。層を形成する金属膜がアルミニュウム
から成る場合、層を単一の堆積ステップ２８４で形成す
ることができる。金属膜が銅の様な他の金属から成る場
合、複合金属サンドイッチ構造を信号層７７を形成する
ために構築する必要がある。この構造を形成するための
工程がステップ２８５−２８９で生じ、これは、終端抵
抗器が形成されない以外はステップ２６０−２６４の工
程と幾分類似している。金属信号層７７は、完成した時
約３−４μｍの厚さを有する。
【００６１】図３に示される２つの層以外の別の金属信
号層はステップ２６０から２９４を繰り返すことにより
形成される。
【００６２】層Ｍ3がＭ2から独立した信号層を形成して
いる場合、層Ｍ3はしばしば図２３に示される様に層Ｍ2
に直交して配向される。図５のワイヤーストラップ法が
使用される場合、層Ｍ3は図２２に示される様に層Ｍ2上
を走る。層Ｍ3は若干層Ｍ2と幅が異なっており、端部が
一致することを避けていることに注意せよ。金属ストラ
ップ構造が採用されるかされ、金属Ｍ3が次にステップ
２９４でパターン化され、エッチングされて、所望の相
互接続パターンが形成される。Ｍ3が複合金属構造で形
成され、順次エッチングが、ステップ２９４で達成さ
れ、金属層が除去される。
【００６３】図６に示される減少された容量の構造が必
要な場合、ステップ２９８が達成される必要がある。こ
のステップにおいて、金属層７６−７７は下方の二酸化
シリコン誘電体層７８及び７０の異方性エッチングの為
のマスクとして使用される。図２２はこれらのステップ
の完了の際のワイヤーストラップを有するマルチチップ
モジュールの斜視図を示し、図２３は互いに９０度配向
した２つの異なる信号層を有する構造を図示している。
【００６４】不動態化層８０がステップ３２０に堆積さ
れている。不動態化層は、窒化シリコンキャップ８６上
の二酸化シリコン層８４から成る。二酸化シリコン及び
窒化シリコンはプラズマ促進化学気相堆積を使用して堆
積される。不動態化層８０は約２−６μｍ厚であり、摩
損及び汚染からモジュールを保護する様機能する。不動
態層８０は次にステップ３２２でパターン化され、エッ
チングされ、モジュールへのＩＣ９０のワイヤーボンデ
ィングのためのパッドを露出する。不動態層の形成及び
エッチングがウエーハの製造を完了する。
【００６５】ウエーハ及びＩＣのマルチチップモジュー
ルへのアッセンブリは、完成したウエーハを個々のモジ
ュール又はシリコン回路基板（ＳｉＣＢ）に、ウエーハ
ソーによって分離することから開始される。ステップ３
２４参照。モジュールが通常通り取り付けられる必要の
ある場合、製造／アッセンブリ工程のステップ３２６
が、モジュール／チップアッセンブリの回路基板への後
での取り付けのためのリードを含む気密パッケージ内に
モジュールを設置する。ステップ３２８において、ＩＣ
９０がＳｉＣＢに結合される。ＩＣ９０は、図８に示さ
れる様に逆楔状ワイヤーボンディングを使用するＳｉＣ
Ｂに電気的に接続される。ステップ３３０参照。反転楔
状ワイヤボンドはモジュールのより少ない面を費やし、
より高いチップ密度を可能とする。ワイヤボンドが同様
にパッケージ及びＳｉＣＢとの間でなされる。ステップ
３３６参照。完成した従来のパッケージが図９に示され
ている。
【００６６】ＩＣ９０／モジュールアッセンブリは今プ
リント印刷ボートに容易に接続する様に準備される。図
１０に以前示された基板オンボード取り付け技術が使用
される場合、ＳｉＣＢが先ずステップ３３８に於ける銅
タングステンの様な支持構造を形成する堅い裏打ち材に
取り付けられる。好適には、この裏打ち材はＳｉＣＢに
略一致する熱膨張を有した良好な熱導電体であるべきで
ある。可能な裏打ち材の例としては、上述した銅タング
ステン材料に加えて、モリブデン及び銅／インバーサン
ドイッチを含む。チップは次にステップ３４０で取り付
けられる。このチップがＳｉＣＢにワイヤーボンドさ
れ、次いで、このチップ又はＳｉＣＢの内部表面部分が
例えばエポキシーで封じ込められる。これとは別に、回
路ボードへのＳｉＣＢの電気的接続が当業者に知られる
他の手段、例えばテープを使用して達成できる。図１１
のステップ３３４−３４８参照。
【００６７】本発明の実施例が説明されたが、変形及び
改良は当業者に直ちに明らかになるであろう。本発明は
特許請求の範囲に照らして構築されるべきである。
【図面の簡単な説明】
【図１】ＩＣチップ速度と従来のパッケージング速度と
の比較のグラフ、
【図２】ＩＣチップ速度とマルチチップモジュール速度
及び従来のパッケージング速度との比較のグラフ、
【図３】本発明の実施例に従うマルチチップモジュール
の断面図、
【図４】本発明の実施例に従ってパワープレーンとグラ
ンドプレーンに接続するのに使用されるビアの部分断面
図、
【図５】金属信号ラインの金属ストラッピングを示す断
面図、
【図６】本発明の実施例に従う金属相互接続構造の図、
【図７】従来のワイヤーボンディングと反転楔状ワイヤ
ーボンディングとの比較、
【図８】本発明の実施例に従うマルチチップモジュール
の多重パッド出力構造を示す図、
【図９】本発明の実施例に従うモジュールの頂部面の図
であり、多くの集積回路が取り付けられている。
【図１０】本発明の実施例に従う基板オンボート取付技
術の図、
【図１１】本発明の実施例に従うマルチチップモジュー
ルを形成するための処理工程の流れ図、
【図１２】図１１の続き、
【図１３】本発明の実施例に従って部分的に完成された
マルチチップモジュールの断面図、
【図１４】本発明の実施例に従ってマスクされた部分的
に完成したマルチチップモジュールの断面図、
【図１５】本発明の実施例に従って部分的にエッチング
された、部分的に完成したマルチチップモジュールの断
面図、
【図１６】本発明の実施例に従ってビアが形成された部
分的に完成したマルチチップモジュールの断面図、
【図１７】他の金属層に接続するために使用されるビア
から第１の金属層を電気的に分離している、部分的に完
成したマルチチップモジュールを示す断面図、
【図１８】本発明の実施例に従って、二酸化シリコン誘
電体層を堆積した後の部分的に完成したモジュールの断
面図、
【図１９】本発明の実施例に従って、金属信号層を形成
するのに使用されるサンドイッチ構造の断面図、
【図２０】本発明の実施例に従った、信号ビア及び終端
ビアを有する完成した金属信号層の斜視図、
【図２１】本発明の実施例に従って、第１の信号層の金
属膜を付着した後の部分的に完成したモジュールの断面
図、
【図２２】本発明の実施例に従った、マルチチップモジ
ュールの斜視図、
【図２３】本発明の別の実施例に従った、マルチチップ
モジュールの斜視図。
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 ０７／６３０４６９ (32)優先日 平成２年12月17日(1990．12．17) (33)優先権主張国 米国（ＵＳ） (72)発明者 ドナルド ベンソン アメリカ合衆国 カリフォルニア州 94043 マウンテン ヴィュー スペー ス パーク ウェイ 1075−129 (72)発明者 ヨゲンドラ ボブラ アメリカ合衆国 カリフォルニア州 95129 サン ホセ ブラックオーク ウェイ 5499 (72)発明者 チャールズ アール ラング アメリカ合衆国 カリフォルニア州 95127 サン ホセ ホームズ ドライ ヴ 56 (72)発明者 ガルナダ エヌ タラパネニ アメリカ合衆国 カリフォルニア州 94587 ユニオン シティー デロアー ズ コート 4652 (72)発明者 ジョセフ ショーエンホルツ ジュニア アメリカ合衆国 カリフォルニア州 94306 パロ アルト エフ カレッジ アベニュー 254 (72)発明者 ブルース エム マックウィリアムス アメリカ合衆国 カリフォルニア州 94566 プレザントン デル ソル ア ベニュー 435 (72)発明者 ニコラス イー ブラスウェイト アメリカ合衆国 カリフォルニア州 94544 ヘイワード ヒースコート 190 −715 (56)参考文献 特開 昭63−160365（ＪＰ，Ａ) 特開 昭63−52446（ＪＰ，Ａ) 特開 平２−239683（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/522 H01L 23/12 H05K 3/46

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 マイクロチップモジュール用の集積化減
    結合容量を形成するための方法であり、この方法が、 （ａ）支持基部を与え、 （ｂ）前記モジュールの前記支持基部の実質的に全ての
    頂部表面上に陽極酸化可能金属層を堆積し、 （ｃ）陽極酸化可能金属層を陽極酸化して、誘電体層を
    形成し、 （ｄ）前記誘電体層上に金属層を堆積する各工程を含
    み、前記集積化減結合容量が前記モジュールの実質的に
    全領域に渡って形成される集積化減結合容量を形成する
    方法。
  2. 【請求項２】 集積化減結合容量を有するマルチチップ
    モジュールを製造するための方法であり、 （ａ）前記モジュールに支持基部を与え、 （ｂ）前記支持基部の実質的に全表面領域上に陽極酸化
    可能金属層を堆積し、 （ｃ）前記陽極酸化可能金属層を陽極酸化して誘電体層
    を形成し、 （ｄ）前記誘電体層上に金属層を堆積し、 （ｅ）絶縁層を堆積し、そして （ｆ）前記絶縁層の頂部に単一の金属層を堆積し、 （ｇ）前記陽極酸化可能金属に接続する第１のビアを形
    成し、 （ｈ）第２の金属層に接続する第２のビアを形成する工
    程からなり、前記集積化減結合容量が前記モジュールの
    実質的に全領域に渡って形成される集積化減結合容量を
    有するマルチチップモジュールを製造するための方法。
  3. 【請求項３】 複数の集積回路を相互接続するためのマ
    ルチチップモジュールであり、 支持基部、 前記支持基部の実質的に全ての頂部表面上に形成された
    陽極酸化可能金属層、 陽極酸化可能金属層の陽極酸化によって形成された誘電
    体層、 前記誘電体層上に位置する金属層、 前記金属層上に位置する絶縁層、及び前記絶縁層上に位
    置する金属信号層から成り、前記集積化減結合容量が前
    記モジュールの実質的に全領域に渡って形成される複数
    の集積回路を相互接続するためのマルチチップモジュー
    ル。
JP36104591A 1990-12-17 1991-12-17 マルチチップモジュール Expired - Fee Related JP3249162B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US62974690A 1990-12-17 1990-12-17
US62985190A 1990-12-17 1990-12-17
US07/629746 1990-12-17
US07/630,469 US5134539A (en) 1990-12-17 1990-12-17 Multichip module having integral decoupling capacitor
US07/629851 1990-12-17
US07/629731 1990-12-17
US07/630469 1990-12-17
US07/629,731 US5214844A (en) 1990-12-17 1990-12-17 Method of assembling integrated circuits to a silicon board

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001258274A Division JP3374138B2 (ja) 1990-12-17 2001-08-28 集積回路をシリコン回路ボードに接続する方法。

Publications (2)

Publication Number Publication Date
JPH06132467A JPH06132467A (ja) 1994-05-13
JP3249162B2 true JP3249162B2 (ja) 2002-01-21

Family

ID=27505189

Family Applications (2)

Application Number Title Priority Date Filing Date
JP36104591A Expired - Fee Related JP3249162B2 (ja) 1990-12-17 1991-12-17 マルチチップモジュール
JP2001258274A Expired - Fee Related JP3374138B2 (ja) 1990-12-17 2001-08-28 集積回路をシリコン回路ボードに接続する方法。

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2001258274A Expired - Fee Related JP3374138B2 (ja) 1990-12-17 2001-08-28 集積回路をシリコン回路ボードに接続する方法。

Country Status (3)

Country Link
EP (1) EP0492933A3 (ja)
JP (2) JP3249162B2 (ja)
CA (1) CA2057744C (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558595B2 (ja) * 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ，半導体チップ群及びマルチチップモジュール
JP3873717B2 (ja) 2001-11-09 2007-01-24 ソニー株式会社 正極材料およびそれを用いた電池
WO2007145596A1 (en) * 2006-06-14 2007-12-21 Ternary Technologies Pte Ltd Light engine device and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD281076A1 (de) * 1989-03-31 1990-07-25 Robotron Veb K Verfahren zur herstellung eines mehrebenensubstrates

Also Published As

Publication number Publication date
EP0492933A3 (en) 1993-03-03
EP0492933A2 (en) 1992-07-01
CA2057744A1 (en) 1992-06-18
JP2002124621A (ja) 2002-04-26
CA2057744C (en) 2003-09-23
JPH06132467A (ja) 1994-05-13
JP3374138B2 (ja) 2003-02-04

Similar Documents

Publication Publication Date Title
US5134539A (en) Multichip module having integral decoupling capacitor
US5648684A (en) Endcap chip with conductive, monolithic L-connect for multichip stack
US8461685B2 (en) Substrate comprising a plurality of integrated circuitry die, and a substrate
US6673698B1 (en) Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US5481133A (en) Three-dimensional multichip package
US5432675A (en) Multi-chip module having thermal contacts
KR100342897B1 (ko) 반도체 디바이스 및 그 제조 방법
US5274270A (en) Multichip module having SiO2 insulating layer
JP5576334B2 (ja) 半導体装置並びに配線基板及びその製造方法
US7781887B2 (en) Semiconductor device including an interconnect
JPS6281745A (ja) ウエハ−規模のｌｓｉ半導体装置とその製造方法
US20050202592A1 (en) Semiconductor stacked die devices and methods of forming semiconductor stacked die devices
WO2004047167A1 (ja) 半導体装置、配線基板および配線基板製造方法
JP2004536449A (ja) 半導体または誘電体ウェーハに製造されたシステム・オン・パッケージ
US7064007B2 (en) Method of using foamed insulators in three dimensional multichip structures
JPH022699A (ja) 高密度ハイブリッド集積回路
JP2007012896A (ja) 回路基板、回路基板の製造方法および半導体装置
US5214844A (en) Method of assembling integrated circuits to a silicon board
JP3249162B2 (ja) マルチチップモジュール
US9887170B2 (en) Multi-layer metal pads
TW200843063A (en) Structure of semiconductor chip and package structure having semiconductor chip embedded therein
JPS63318742A (ja) 半導体集積回路装置及びその製造方法
JP2601640B2 (ja) 電気的導体構造を作成する方法と大規模集積回路
JPH0571139B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees