JP2007012896A - 回路基板、回路基板の製造方法および半導体装置 - Google Patents
回路基板、回路基板の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2007012896A JP2007012896A JP2005192318A JP2005192318A JP2007012896A JP 2007012896 A JP2007012896 A JP 2007012896A JP 2005192318 A JP2005192318 A JP 2005192318A JP 2005192318 A JP2005192318 A JP 2005192318A JP 2007012896 A JP2007012896 A JP 2007012896A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- substrate
- circuit board
- connection electrode
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】 本発明の回路基板10は、絶縁層11Cを介して積層された第1半導体基板11Aおよび第2半導体基板11Bから成る積層基板11を有する。積層基板11の上面には、第1導電パターン14が形成され、裏面には第2導電パターン15が形成される。接続電極16を介して、第1導電パターン14と第1半導体基板11Aとを電気的に接続することが出来る。更に、接続電極17を介して、第2導電パターン15と第2半導体基板11Bとを電気的に接続することが出来る。
【選択図】図1
Description
本形態では、図1から図4を参照して、回路基板の構造を説明する。
本形態では、図5および図6を参照して、図1(A)に示した構成の回路基板10の製造方法を説明する。
本形態では、図7を参照して、図1(B)に構造を示した回路基板の製造方法を説明する。本工程の基本的な製造方法は、上述した第2の実施の形態と同様であるので、相違点を中心に説明する。
本形態では、図8を参照して、図3に示した構造の回路基板10の製造方法を説明する。本形態では、各々の深さが異なる接続孔27、接続孔32および貫通孔23を一度のエッチングにより形成している。
11 積層基板
12 絶縁膜
13 貫通電極
14 第1導電パターン
15 第2導電パターン
16 接続電極
17 接続電極
18 回路素子
18A チップ素子
18B 半導体素子
19 バンプ電極
20A、20B 回路装置
21 外部電極
22 被覆層
23 貫通孔
24 凹部
25 金属細線
26 接合材
27 接続孔
29 金属膜
30 実装基板
31 導電路
32 接続孔
34 エッチングマスク
35 バリア膜
36 アンダーフィル
37 封止樹脂
40 エッチングマスク
41、42 開口部
43 接着剤
44 支持基板
51 接続電極
52 接続電極
53、54、57 開口部
55、56 接続孔
Claims (20)
- 絶縁層を介して積層された第1半導体基板および第2半導体基板から成る積層基板を有し、
前記第1半導体基板または前記第2半導体基板のいずれか一方を貫通し、他方まで延在して電気的に接続された接続電極を具備することを特徴とする回路基板。 - 絶縁層を介して積層された第1半導体基板および第2半導体基板から成る積層基板を有し、
前記第1半導体基板と電気に接続された第1接続電極または、
前記第2半導体基板と電気的に接続された第2接続電極を具備することを特徴とする回路基板。 - 前記第1接続電極は、前記第1半導体基板側から前記第1半導体基板を厚み方向に途中まで延在することを特徴とする請求項2記載の回路基板。
- 前記第1接続電極は、前記第2半導体基板を貫通して前記第1半導体基板まで延在し、
前記第1接続電極の側面を絶縁膜により被覆し、
前記絶縁膜により前記第1接続電極と前記第2半導体基板とを絶縁することを特徴とする請求項2記載の回路基板。 - 前記第1半導体基板または前記第2半導体基板の一方は接地電位に接続され、他方は電源電位に接続されることを特徴とする請求項1または請求項2記載の回路基板。
- 前記第1半導体基板および第2半導体基板は、不純物が導入された半導体から成ることを特徴とする請求項1または請求項2記載の回路基板。
- 絶縁層を介して積層された第1半導体基板および第2半導体基板から成る積層基板と、
前記積層基板を厚み方向に貫通して設けられた貫通電極と、
前記第1半導体基板と電気的に接続された第1接続電極と、
前記第2半導体基板と電気的に接続された第2接続電極と、
前記積層基板の表面に形成された導電パターンとを具備し、
前記第1半導体基板は電源電位に接続され、前記第2半導体基板は接地電位に接続され、
前記導電パターンは、接地電位と接続される接地パターンおよび、電源電位と接続される電源パターンを含み、
前記電源パターンは、前記第1接続電極を介して前記第1半導体基板に接続され、
前記接地パターンは、前記第2接続電極を介して前記第2半導体基板に接続されることを特徴とする回路基板。 - 前記第2接続電極は、前記第1半導体基板を貫通して前記第2半導体基板まで延在することを特徴とする請求項7記載の回路基板。
- 前記第1接続電極は、前記第1半導体基板の厚み方向の途中まで延在することを特徴とする請求項7記載の回路基板。
- 前記第1半導体基板と接続された第3接続電極および、前記第2半導体基板と接続された第4接続電極を具備し、
前記第1半導体基板は前記第3接続電極を介して外部の電源電位と接続され、前記第2半導体基板は前記第4接続電極を介して外部の電源電位と接続されることを特徴とする請求項7記載の回路基板。 - 第1半導体基板および第2半導体基板が絶縁層を介して積層された積層基板を用意する工程と、
前記積層基板の一主面をエッチングレジストにより被覆し、前記エッチングレジストに開口径が異なる第1開口部および第2開口部を形成する工程と、
前記エッチングマスクを介して前記積層基板をエッチングし、底部に前記第1半導体基板または前記第2半導体基板が露出する接続孔を前記第1開口部から形成し、前記積層基板を貫通する貫通孔を前記第2開口部から形成する工程と、
前記接続孔および前記貫通孔の内部に導電材料を形成し、前記第1半導体基板または前記第2半導体基板と接続された接続電極および、貫通電極を形成する工程とを具備することを特徴とする回路基板の製造方法。 - 前記第1開口部を前記第2開口部よりも小さく形成することを特徴とする請求項11記載の回路基板の製造方法。
- 前記接続孔を前記第1半導体基板の厚み方向の途中まで延在させて、前記接続電極を前記第1半導体基板と電気的に接続することを特徴とする請求項11記載の回路基板の製造方法。
- 前記接続孔を、前記第1半導体基板および前記絶縁層を貫通して、前記第2半導体基板まで延在させて、前記接続電極と前記第2半導体基板とを電気的に接続することを特徴とする請求項11記載の回路基板の製造方法。
- 第1半導体基板および第2半導体基板が絶縁層を介して積層された積層基板を用意する工程と、
前記積層基板の一主面をエッチングレジストにより被覆し、前記エッチングレジストに開口径が異なる第1開口部、第2開口部および第3開口部を形成する工程と、
前記エッチングマスクを介して前記積層基板をエッチングし、底部に前記第1半導体基板が露出する第1接続孔を前記第1開口部から形成し、底部に第2半導体基板が露出する第2接続孔を前記第2開口部から形成し、前記積層基板を貫通する貫通孔を前記第3開口部から形成する工程と、
前記第1接続孔、前記第2接続孔および前記貫通孔の内部に導電材料を形成し、前記第1半導体基板と電気的に接続された第1接続電極、前記第2半導体基板と電気的に接続された第2接続電極および、貫通電極を形成する工程とを具備することを特徴とする回路基板の製造方法。 - 前記第2開口部は、前記第1開口部よりも大きく且つ前記第3開口部よりも小さく形成されることを特徴とする請求項15記載の回路基板の製造方法。
- 前記第1接続孔を前記第1半導体基板の厚み方向の途中まで延在させて、前記第1接続電極を前記第1半導体基板と電気的に接続することを特徴とする請求項15記載の回路基板の製造方法。
- 前記第2接続孔を、前記第1半導体基板および前記絶縁層を貫通して前記第2半導体基板まで延在させて、前記第2接続電極を前記第2半導体基板と電気的に接続することを特徴とする請求項15記載の回路基板の製造方法。
- 前記貫通孔、前記第1接続孔および前記第2接続孔の内壁を絶縁膜により被覆する工程を具備し、
前記第1接続孔の底辺に位置する前記絶縁膜を除去した後に、前記第1接続電極を形成して、前記第1接続孔の底辺に露出する前記第1半導体基板と前記第1接続電極とを接続し、
前記第2接続孔の底辺に位置する前記絶縁膜を除去した後に、前記第2接続電極を形成して、前記第2接続孔の底辺に露出する前記第2半導体基板と前記第2接続電極とを接続することを特徴とする請求項15記載の回路基板の製造方法。 - 回路基板と、前記回路基板の主面に固着された半導体素子を具備する半導体装置に於いて、
前記回路基板は、
絶縁層を介して積層された第1半導体基板および第2半導体基板から成る積層基板を有し、
前記第1半導体基板または前記第2半導体基板のいずれか一方を貫通し、他方まで延在して電気的に接続された接続電極を具備することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005192318A JP5025922B2 (ja) | 2005-06-30 | 2005-06-30 | 回路基板、回路基板の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005192318A JP5025922B2 (ja) | 2005-06-30 | 2005-06-30 | 回路基板、回路基板の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007012896A true JP2007012896A (ja) | 2007-01-18 |
JP5025922B2 JP5025922B2 (ja) | 2012-09-12 |
Family
ID=37751009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005192318A Expired - Fee Related JP5025922B2 (ja) | 2005-06-30 | 2005-06-30 | 回路基板、回路基板の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5025922B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100109114A1 (en) * | 2008-11-05 | 2010-05-06 | Oki Semiconductor Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2011003633A (ja) * | 2009-06-17 | 2011-01-06 | Hamamatsu Photonics Kk | 積層配線基板 |
JP2012225676A (ja) * | 2011-04-15 | 2012-11-15 | Nikon Corp | エンコーダ、駆動装置及びロボット装置 |
JP2012225669A (ja) * | 2011-04-15 | 2012-11-15 | Nikon Corp | 位置情報検出センサ、位置情報検出センサの製造方法、エンコーダ、モータ装置及びロボット装置 |
JP2012225674A (ja) * | 2011-04-15 | 2012-11-15 | Nikon Corp | 位置情報検出センサ、位置情報検出センサの製造方法、エンコーダ、モータ装置及びロボット装置 |
JP2012225677A (ja) * | 2011-04-15 | 2012-11-15 | Nikon Corp | エンコーダ、駆動装置及びロボット装置 |
JP2012225675A (ja) * | 2011-04-15 | 2012-11-15 | Nikon Corp | エンコーダ、駆動装置及びロボット装置 |
JP2017113077A (ja) * | 2015-12-21 | 2017-06-29 | ソニー・オリンパスメディカルソリューションズ株式会社 | 内視鏡装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003007909A (ja) * | 2001-04-17 | 2003-01-10 | Mitsubishi Electric Corp | 半導体装置の製造方法とそれによる半導体装置およびこれを用いた電子機器 |
JP2003031722A (ja) * | 2001-07-11 | 2003-01-31 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2003318356A (ja) * | 2002-04-26 | 2003-11-07 | Sony Corp | 半導体モジュールとその製造方法 |
-
2005
- 2005-06-30 JP JP2005192318A patent/JP5025922B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003007909A (ja) * | 2001-04-17 | 2003-01-10 | Mitsubishi Electric Corp | 半導体装置の製造方法とそれによる半導体装置およびこれを用いた電子機器 |
JP2003031722A (ja) * | 2001-07-11 | 2003-01-31 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2003318356A (ja) * | 2002-04-26 | 2003-11-07 | Sony Corp | 半導体モジュールとその製造方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100109114A1 (en) * | 2008-11-05 | 2010-05-06 | Oki Semiconductor Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2010114199A (ja) * | 2008-11-05 | 2010-05-20 | Oki Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
US8796856B2 (en) | 2008-11-05 | 2014-08-05 | Lapis Semiconductor Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN102460687A (zh) * | 2009-06-17 | 2012-05-16 | 浜松光子学株式会社 | 层叠配线基板 |
JP2011003633A (ja) * | 2009-06-17 | 2011-01-06 | Hamamatsu Photonics Kk | 積層配線基板 |
US8847080B2 (en) | 2009-06-17 | 2014-09-30 | Hamamatsu Photonics K.K. | Laminated wiring board |
JP2012225676A (ja) * | 2011-04-15 | 2012-11-15 | Nikon Corp | エンコーダ、駆動装置及びロボット装置 |
JP2012225669A (ja) * | 2011-04-15 | 2012-11-15 | Nikon Corp | 位置情報検出センサ、位置情報検出センサの製造方法、エンコーダ、モータ装置及びロボット装置 |
JP2012225674A (ja) * | 2011-04-15 | 2012-11-15 | Nikon Corp | 位置情報検出センサ、位置情報検出センサの製造方法、エンコーダ、モータ装置及びロボット装置 |
JP2012225677A (ja) * | 2011-04-15 | 2012-11-15 | Nikon Corp | エンコーダ、駆動装置及びロボット装置 |
JP2012225675A (ja) * | 2011-04-15 | 2012-11-15 | Nikon Corp | エンコーダ、駆動装置及びロボット装置 |
JP2017113077A (ja) * | 2015-12-21 | 2017-06-29 | ソニー・オリンパスメディカルソリューションズ株式会社 | 内視鏡装置 |
US10561306B2 (en) | 2015-12-21 | 2020-02-18 | Sony Olympus Medical Solutions Inc. | Endoscopic device |
US11122969B2 (en) | 2015-12-21 | 2021-09-21 | Sony Olympus Medical Solutions Inc. | Endoscopic device |
Also Published As
Publication number | Publication date |
---|---|
JP5025922B2 (ja) | 2012-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4979213B2 (ja) | 回路基板、回路基板の製造方法および回路装置 | |
US5757081A (en) | Surface mount and flip chip technology for total integrated circuit isolation | |
US7033927B2 (en) | Apparatus and method for thermal isolation, circuit cooling and electromagnetic shielding of a wafer | |
KR100837269B1 (ko) | 웨이퍼 레벨 패키지 및 그 제조 방법 | |
JP4678720B2 (ja) | 回路基板およびその製造方法、半導体装置およびその製造方法 | |
US7671460B2 (en) | Buried via technology for three dimensional integrated circuits | |
TWI397972B (zh) | Semiconductor device manufacturing method | |
US6787916B2 (en) | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity | |
US8378462B2 (en) | Semiconductor device having through substrate vias | |
KR101387701B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
KR100882703B1 (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 그 제조 방법 | |
JP5025922B2 (ja) | 回路基板、回路基板の製造方法および半導体装置 | |
KR100656218B1 (ko) | 반도체 또는 유전체 웨이퍼 상에 제조된 패키지 상의 시스템 | |
KR100929464B1 (ko) | 반도체칩, 이의 제조 방법 및 반도체칩 적층 패키지 | |
JP2005150717A (ja) | Ic装置とその製造方法 | |
JP2006310726A (ja) | 半導体装置およびその製造方法 | |
JP2011258687A (ja) | 半導体装置およびその製造方法 | |
TWI407539B (zh) | Semiconductor device | |
JP2007157844A (ja) | 半導体装置、および半導体装置の製造方法 | |
KR101597467B1 (ko) | 쿨링 피처를 갖는 센서 패키지와 이를 제조하는 방법 | |
KR101139650B1 (ko) | 배선 기판, 그 제조 방법, 및 반도체 장치 | |
JP4851163B2 (ja) | 半導体装置の製造方法 | |
US6696320B2 (en) | Low profile stacked multi-chip package and method of forming same | |
JP3897036B2 (ja) | 半導体集積回路装置およびその製造方法 | |
US20050110116A1 (en) | Semiconductor device having SOI construction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101012 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120620 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5025922 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |