JP3231943B2 - Ｍｏｓドライブ回路 - Google Patents
Ｍｏｓドライブ回路Info
- Publication number
- JP3231943B2 JP3231943B2 JP11688794A JP11688794A JP3231943B2 JP 3231943 B2 JP3231943 B2 JP 3231943B2 JP 11688794 A JP11688794 A JP 11688794A JP 11688794 A JP11688794 A JP 11688794A JP 3231943 B2 JP3231943 B2 JP 3231943B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistance value
- mos
- operational amplifier
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はゲーム機器や各種電気
機器のプリンタやディスプレイに使用される複数の電流
駆動型素子を並列接続した発光又表示アレイを駆動する
ＭＯＳドライブ回路に関するものである。
機器のプリンタやディスプレイに使用される複数の電流
駆動型素子を並列接続した発光又表示アレイを駆動する
ＭＯＳドライブ回路に関するものである。
【０００２】
【従来の技術】図３は本願と同日に同一出願人が出願し
たＭＯＳドライブ回路を示す回路図であり、図３におい
て、１1 〜１n は発光又は表示アレイを構成する並列配
列された複数の電流駆動型素子であり、図示例は電流駆
動型素子としてＬＥＤ素子を使用している。２1 〜２n
はＬＥＤ素子１1 〜１n と直列に接続され該ＬＥＤ素子
に駆動電流を供給するＭＯＳ素子としての出力段トラン
ジスタ、３1 〜３n は各出力段トランジスタ２1 〜２n
のソース端子とゲート端子間に接続したスイッチング用
トランジスタ、Ｒ１、Ｒ２は直列に接続し分圧点Ｂより
分圧電圧を給電する電圧源としての第１、第２の分圧抵
抗、４1 〜４n は各出力段トランジスタ２1 〜２n のゲ
ートＡと電圧源の出力分圧点Ｂとの接続路に設けたスイ
ッチング回路、５は入力信号ＤＩＮに基づいて、スイッ
チング用トランジスタ３1 〜３n とスイッチング回路４
1 〜４n のＯＮ、ＯＦＦを制御するコントローラであ
る。
たＭＯＳドライブ回路を示す回路図であり、図３におい
て、１1 〜１n は発光又は表示アレイを構成する並列配
列された複数の電流駆動型素子であり、図示例は電流駆
動型素子としてＬＥＤ素子を使用している。２1 〜２n
はＬＥＤ素子１1 〜１n と直列に接続され該ＬＥＤ素子
に駆動電流を供給するＭＯＳ素子としての出力段トラン
ジスタ、３1 〜３n は各出力段トランジスタ２1 〜２n
のソース端子とゲート端子間に接続したスイッチング用
トランジスタ、Ｒ１、Ｒ２は直列に接続し分圧点Ｂより
分圧電圧を給電する電圧源としての第１、第２の分圧抵
抗、４1 〜４n は各出力段トランジスタ２1 〜２n のゲ
ートＡと電圧源の出力分圧点Ｂとの接続路に設けたスイ
ッチング回路、５は入力信号ＤＩＮに基づいて、スイッ
チング用トランジスタ３1 〜３n とスイッチング回路４
1 〜４n のＯＮ、ＯＦＦを制御するコントローラであ
る。
【０００３】６はオペアンプであり、このオペアンプ６
はその非反転入力端子を分圧抵抗Ｒ１、Ｒ２のＢに接続
し、出力端子をスイッチング回路４1 〜４n に接続する
とともにそれ自体出力端子と反転入力端子とを接続して
全帰還型オペアンプを構成している。７はオペアンプ６
の出力端子とアースＥ間に接続した電流能力増加用コン
デンサである。
はその非反転入力端子を分圧抵抗Ｒ１、Ｒ２のＢに接続
し、出力端子をスイッチング回路４1 〜４n に接続する
とともにそれ自体出力端子と反転入力端子とを接続して
全帰還型オペアンプを構成している。７はオペアンプ６
の出力端子とアースＥ間に接続した電流能力増加用コン
デンサである。
【０００４】次に動作について説明する。いま、スイッ
チング用トランジスタ３1 〜３n が導通し、出力段トラ
ンジスタ２1 〜２n がそのゲートに印加される電源電圧
Ｖｃｃ例えば５Ｖで不導通のとき、コントローラ５がデ
ータ入力信号ＤＩＮに基づく出力信号で例えばスイッチ
ング回路４1 をＯＮにすると、分圧点Ｂの分圧電圧例え
ば３Ｖが出力段トランジスタ２1 のゲートＡに供給され
る。このとき同時にコントローラ５の出力信号がスイッ
チング用トランジスタ３1 を不導通にするので、出力段
トランジスタ３1 のゲートに印加されていた電源電圧Ｖ
ｃｃがなくなり、分圧電圧のみが印加され、出力段トラ
ンジスタ２１が導通することになる。
チング用トランジスタ３1 〜３n が導通し、出力段トラ
ンジスタ２1 〜２n がそのゲートに印加される電源電圧
Ｖｃｃ例えば５Ｖで不導通のとき、コントローラ５がデ
ータ入力信号ＤＩＮに基づく出力信号で例えばスイッチ
ング回路４1 をＯＮにすると、分圧点Ｂの分圧電圧例え
ば３Ｖが出力段トランジスタ２1 のゲートＡに供給され
る。このとき同時にコントローラ５の出力信号がスイッ
チング用トランジスタ３1 を不導通にするので、出力段
トランジスタ３1 のゲートに印加されていた電源電圧Ｖ
ｃｃがなくなり、分圧電圧のみが印加され、出力段トラ
ンジスタ２１が導通することになる。
【０００５】この出力段トランジスタ２1 が導通する
と、ＬＥＤ素子１1 に駆動電流を供給され該ＬＥＤ素子
を点灯させる。
と、ＬＥＤ素子１1 に駆動電流を供給され該ＬＥＤ素子
を点灯させる。
【０００６】そして、ＬＥＤ素子１1 が点灯していると
き、コントローラ５からの出力信号でスイッチング用ト
ランジスタ３1 を導通させると、出力段トランジスタ２
1 はそのゲートＡの印加電圧が電源電圧Ｖｃｃに上昇し
て該出力段トランジスタの導通スレッショルド電圧例え
ば４Ｖを越えるため不導通となる。このように、データ
入力信号ＤＩＮに基づくコントローラ５の出力信号で複
数の出力段トランジスタ２1 〜２n をＯＮ、ＯＦＦ制御
して、ＬＥＤ素子１1 〜１n の点灯、消灯を制御するも
のである。
き、コントローラ５からの出力信号でスイッチング用ト
ランジスタ３1 を導通させると、出力段トランジスタ２
1 はそのゲートＡの印加電圧が電源電圧Ｖｃｃに上昇し
て該出力段トランジスタの導通スレッショルド電圧例え
ば４Ｖを越えるため不導通となる。このように、データ
入力信号ＤＩＮに基づくコントローラ５の出力信号で複
数の出力段トランジスタ２1 〜２n をＯＮ、ＯＦＦ制御
して、ＬＥＤ素子１1 〜１n の点灯、消灯を制御するも
のである。
【０００７】上記出力段トランジスタ２1 〜２n はゲー
トの印加電圧が電源電圧Ｖｃｃ（５Ｖ）から、導通スレ
ッショルド電圧（４Ｖ）より下り分圧点Ｂからの分圧電
圧例えば３Ｖに低下することによってＯＦＦ状態からＯ
Ｎ状態になる。この場合、２Ｖの電圧変化に要する時間
τは、電圧源の内部インピーダンス、つまり分圧点Ｂの
抵抗Ｒと出力段トランジスタ２1 〜２n の全体の内部容
量Ｃとの積によって決まるが、オペアンプ６の働きによ
って、出力段トランジスタのゲートに作用する出力抵抗
は数１０Ωとなる。
トの印加電圧が電源電圧Ｖｃｃ（５Ｖ）から、導通スレ
ッショルド電圧（４Ｖ）より下り分圧点Ｂからの分圧電
圧例えば３Ｖに低下することによってＯＦＦ状態からＯ
Ｎ状態になる。この場合、２Ｖの電圧変化に要する時間
τは、電圧源の内部インピーダンス、つまり分圧点Ｂの
抵抗Ｒと出力段トランジスタ２1 〜２n の全体の内部容
量Ｃとの積によって決まるが、オペアンプ６の働きによ
って、出力段トランジスタのゲートに作用する出力抵抗
は数１０Ωとなる。
【０００８】このため、この出力抵抗Ｒと各出力段トラ
ンジスタ２1 〜２n 全体の内部容量Ｃとで決まる該出力
段トランジスタのＯＦＦ状態からＯＮ状態への動作時間
τ＝ＲＣは短くなり、複数の出力段トランジスタ２1 〜
２n で構成されたＭＯＳアレイのＯＦＦ状態への動作時
間の高速化を実現できる。
ンジスタ２1 〜２n 全体の内部容量Ｃとで決まる該出力
段トランジスタのＯＦＦ状態からＯＮ状態への動作時間
τ＝ＲＣは短くなり、複数の出力段トランジスタ２1 〜
２n で構成されたＭＯＳアレイのＯＦＦ状態への動作時
間の高速化を実現できる。
【０００９】
【発明が解決しようとする課題】本願と同日に同一出願
人が出願したＭＯＳドライブ回路は以上のように構成さ
れているので、電源電圧が変動すると、その変動によっ
て出力段トランジスタのゲート印加電圧も変動し、発光
又は表示アレイを構成する電流駆動型素子であるＬＥＤ
素子の駆動電流が変動する。このため、発光又は表示ア
レイの動作状態が乱れ、プリンタやディスプレイ等の表
示品質を低下させるという問題点があった。
人が出願したＭＯＳドライブ回路は以上のように構成さ
れているので、電源電圧が変動すると、その変動によっ
て出力段トランジスタのゲート印加電圧も変動し、発光
又は表示アレイを構成する電流駆動型素子であるＬＥＤ
素子の駆動電流が変動する。このため、発光又は表示ア
レイの動作状態が乱れ、プリンタやディスプレイ等の表
示品質を低下させるという問題点があった。
【００１０】この発明は上記のような問題点を解消する
ことを課題になされたもので、電源電圧の変動に対して
も発光又は表示アレイを構成する電流駆動型素子に安定
した駆動電流を供給することのできるＭＯＳドライブ回
路を実現することを目的とする。
ことを課題になされたもので、電源電圧の変動に対して
も発光又は表示アレイを構成する電流駆動型素子に安定
した駆動電流を供給することのできるＭＯＳドライブ回
路を実現することを目的とする。
【００１１】
【課題を解決するための手段】請求項１記載の発明に係
るＭＯＳドライブ回路は、複数のＭＯＳ素子が並列接続
され前記各電流駆動型素子に駆動電流を供給するＭＯＳ
アレイと、前記各ＭＯＳアレイのそれぞれに対応して別
個独立に設けられたスイッチング回路と、その出力端子
を前記スイッチング回路に接続したオペアンプと、前記
オペアンプを介して前記各ＭＯＳ素子に制御電圧を供給
する電圧源と、前記電圧源の電圧を分圧して前記オペア
ンプの非反転入力端子に入力するための第一の分圧抵抗
と、安定化電源からの電圧を前記オペアンプの出力端子
との間で分圧して前記オペアンプの反転入力端子に入力
するための第二の分圧抵抗と、を備え、前記第一の分圧
抵抗の電圧源の他端側の抵抗値に対する電圧源側の抵抗
値の比としての第一の分圧抵抗比と、前記第二の分圧抵
抗の安定化電源側の抵抗値に対するオペアンプの出力端
子側の抵抗値の比としての第二の分圧抵抗比と、が等し
いことを特徴とするものである。
るＭＯＳドライブ回路は、複数のＭＯＳ素子が並列接続
され前記各電流駆動型素子に駆動電流を供給するＭＯＳ
アレイと、前記各ＭＯＳアレイのそれぞれに対応して別
個独立に設けられたスイッチング回路と、その出力端子
を前記スイッチング回路に接続したオペアンプと、前記
オペアンプを介して前記各ＭＯＳ素子に制御電圧を供給
する電圧源と、前記電圧源の電圧を分圧して前記オペア
ンプの非反転入力端子に入力するための第一の分圧抵抗
と、安定化電源からの電圧を前記オペアンプの出力端子
との間で分圧して前記オペアンプの反転入力端子に入力
するための第二の分圧抵抗と、を備え、前記第一の分圧
抵抗の電圧源の他端側の抵抗値に対する電圧源側の抵抗
値の比としての第一の分圧抵抗比と、前記第二の分圧抵
抗の安定化電源側の抵抗値に対するオペアンプの出力端
子側の抵抗値の比としての第二の分圧抵抗比と、が等し
いことを特徴とするものである。
【００１２】請求項２記載の発明に係るＭＯＳドライブ
回路は、前記第一の分圧抵抗の電圧源の他端側の抵抗値
と電圧源側の抵抗値とが等しく、かつ前記第二の分圧抵
抗の安定化電源側の抵抗値とオペアンプの出力端子側の
抵抗値とが等しいことを特徴とするものである。
回路は、前記第一の分圧抵抗の電圧源の他端側の抵抗値
と電圧源側の抵抗値とが等しく、かつ前記第二の分圧抵
抗の安定化電源側の抵抗値とオペアンプの出力端子側の
抵抗値とが等しいことを特徴とするものである。
【００１３】
【作用】請求項１記載の発明におけるＭＯＳドライブ回
路は、第一の分圧抵抗比（Ｒ１／Ｒ２）と第二の分圧抵
抗比（Ｒ４／Ｒ３）とを等しくすることにより、電源電
圧（Ｖ CC ）とＭＯＳのゲート電圧（ＶO）の差の電圧
（Ｖ GS ）を、電源電圧（Ｖ CC ）に依存しない電圧とする
ことができる。従って、電源電圧の変動があってもＭＯ
Ｓ素子から発光又は表示アレイを構成する電流駆動型素
子に対する駆動電流は変動することがない。
路は、第一の分圧抵抗比（Ｒ１／Ｒ２）と第二の分圧抵
抗比（Ｒ４／Ｒ３）とを等しくすることにより、電源電
圧（Ｖ CC ）とＭＯＳのゲート電圧（ＶO）の差の電圧
（Ｖ GS ）を、電源電圧（Ｖ CC ）に依存しない電圧とする
ことができる。従って、電源電圧の変動があってもＭＯ
Ｓ素子から発光又は表示アレイを構成する電流駆動型素
子に対する駆動電流は変動することがない。
【００１４】請求項２記載の発明におけるＭＯＳドライ
ブ回路は、前記第一の分圧抵抗の電圧源の他端側の抵抗
値と電圧源側の抵抗値とを等しく、かつ前記第二の分圧
抵抗の安定化電源側の抵抗値とオペアンプの出力端子側
の抵抗値とを等しくすることにより、抵抗値の調整等が
容易となり、量産に適するものである。
ブ回路は、前記第一の分圧抵抗の電圧源の他端側の抵抗
値と電圧源側の抵抗値とを等しく、かつ前記第二の分圧
抵抗の安定化電源側の抵抗値とオペアンプの出力端子側
の抵抗値とを等しくすることにより、抵抗値の調整等が
容易となり、量産に適するものである。
【００１５】
【実施例】以下、この発明の実施例を図面について説明
する。
する。
【００１６】図１はこの発明のＭＯＳドライブ回路を示
す回路図であり、前記図３に示すＭＯＳドライブ回路と
同一部分には同一符号を付して重複説明を省略する。図
１において、８は安定化電源、Ｒ３、Ｒ４はオペアンプ
６の出力端子と安定化電源８を構成する直列抵抗Ｒ５、
Ｒ６の分圧点Ｃ間に直列に接続した第二の分圧抵抗であ
り、この分圧抵抗Ｒ３、Ｒ４の分圧点Ｄをオペアンプ６
の反転入力端子に接続して反転型オペアンプを構成して
いる。
す回路図であり、前記図３に示すＭＯＳドライブ回路と
同一部分には同一符号を付して重複説明を省略する。図
１において、８は安定化電源、Ｒ３、Ｒ４はオペアンプ
６の出力端子と安定化電源８を構成する直列抵抗Ｒ５、
Ｒ６の分圧点Ｃ間に直列に接続した第二の分圧抵抗であ
り、この分圧抵抗Ｒ３、Ｒ４の分圧点Ｄをオペアンプ６
の反転入力端子に接続して反転型オペアンプを構成して
いる。
【００１７】図２は上記オペアンプ６の具体的構成を示
す回路図であり、差動回路６１、この差動回路６１に均
等に電流を流す定電流源を形成するカレントミラー回路
６２、出力段トランジスタ６４に電流を供給する電流源
トランジスタ６３、発振防止コンデンサ６５、各部に電
流を流す安定電流源を形成するカレントミラー回路６６
とで構成されている。図示例はＮチャンネルトランジス
タベースの反転増加型オペアンプを示しているが、Ｐチ
ャンネルトランジスタベースの反転増加型オペアンプで
あってもよい。
す回路図であり、差動回路６１、この差動回路６１に均
等に電流を流す定電流源を形成するカレントミラー回路
６２、出力段トランジスタ６４に電流を供給する電流源
トランジスタ６３、発振防止コンデンサ６５、各部に電
流を流す安定電流源を形成するカレントミラー回路６６
とで構成されている。図示例はＮチャンネルトランジス
タベースの反転増加型オペアンプを示しているが、Ｐチ
ャンネルトランジスタベースの反転増加型オペアンプで
あってもよい。
【００１８】次に図１の動作について説明する。
【００１９】いま、電源電圧をＶｃｃ、安定化電源８の
図中Ｃ点の電圧をＶref 、電源電圧Ｖｃｃと出力段トラ
ンジスタ２1 （〜２n ）とのゲート電圧Ｖ0 の差の電圧
ＶGSとすると、上記実施例構成により、電圧ＶGSは、
図中Ｃ点の電圧をＶref 、電源電圧Ｖｃｃと出力段トラ
ンジスタ２1 （〜２n ）とのゲート電圧Ｖ0 の差の電圧
ＶGSとすると、上記実施例構成により、電圧ＶGSは、
【数１】 となる。
【００２０】上記の式から明らかなように、電源電圧Ｖ
CCが変動しても、電圧ＶGSは安定化電源８の出力電圧Ｖ
ref と等しく変動しない。従って、ＭＯＳトランジスタ
の一般式ＩDS＝ｋ（ＶGS−ＶT ）2 によって決まる駆動
電流ＩDSも変動することがなく、ＭＯＳ素子である出力
段トランジスタ２1 〜２n を通して常に安定した駆動電
流を電流駆動型素子であるＬＥＤ１1 〜１n に供給する
ことができる。
CCが変動しても、電圧ＶGSは安定化電源８の出力電圧Ｖ
ref と等しく変動しない。従って、ＭＯＳトランジスタ
の一般式ＩDS＝ｋ（ＶGS−ＶT ）2 によって決まる駆動
電流ＩDSも変動することがなく、ＭＯＳ素子である出力
段トランジスタ２1 〜２n を通して常に安定した駆動電
流を電流駆動型素子であるＬＥＤ１1 〜１n に供給する
ことができる。
【００２１】ここで、ｋは出力段トランジスタ２1 〜２
n の能力を示す係数
n の能力を示す係数
【数２】 ＶT は出力段トランジスタ２1 〜２n のスレッショール
ド電圧である。
ド電圧である。
【００２２】また、第一の分圧抵抗Ｒ１、Ｒ２の抵抗比
（Ｒ１／Ｒ２）が変化したときは、第二の分圧抵抗Ｒ
３、Ｒ４の抵抗比（Ｒ４／Ｒ３）を変えて、両者の抵抗
比が等しくなるように（Ｒ１／Ｒ２＝Ｒ４／Ｒ３）調整
すれば、上記と同様の作用効果が得られる。
（Ｒ１／Ｒ２）が変化したときは、第二の分圧抵抗Ｒ
３、Ｒ４の抵抗比（Ｒ４／Ｒ３）を変えて、両者の抵抗
比が等しくなるように（Ｒ１／Ｒ２＝Ｒ４／Ｒ３）調整
すれば、上記と同様の作用効果が得られる。
【００２３】
【発明の効果】以上のように、請求項１記載の発明によ
れば、第一の分圧抵抗比（Ｒ１／Ｒ２）と第二の分圧抵
抗比（Ｒ４／Ｒ３）とを等しくすることにより、電源電
圧（Ｖ CC ）とＭＯＳのゲート電圧（ＶO）の差の電圧
（Ｖ GS ）を、電源電圧（Ｖ CC ）に依存しない電圧とする
ことができる。従って、電源電圧の変動があってもＭＯ
Ｓ素子から発光又は表示アレイを構成する電流駆動型素
子に対する駆動電流は変動することがない。
れば、第一の分圧抵抗比（Ｒ１／Ｒ２）と第二の分圧抵
抗比（Ｒ４／Ｒ３）とを等しくすることにより、電源電
圧（Ｖ CC ）とＭＯＳのゲート電圧（ＶO）の差の電圧
（Ｖ GS ）を、電源電圧（Ｖ CC ）に依存しない電圧とする
ことができる。従って、電源電圧の変動があってもＭＯ
Ｓ素子から発光又は表示アレイを構成する電流駆動型素
子に対する駆動電流は変動することがない。
【００２４】また、請求項２記載の発明によれば、前記
第一の分圧抵抗の電圧源の他端側の抵抗値と電圧源側の
抵抗値とが等しく、かつ前記第二の分圧抵抗の安定化電
源側の抵抗値とオペアンプの出力端子側の抵抗値とが等
しくなるように構成したので、抵抗値の調整等が容易と
なり、量産に適するものである。
第一の分圧抵抗の電圧源の他端側の抵抗値と電圧源側の
抵抗値とが等しく、かつ前記第二の分圧抵抗の安定化電
源側の抵抗値とオペアンプの出力端子側の抵抗値とが等
しくなるように構成したので、抵抗値の調整等が容易と
なり、量産に適するものである。
【図１】図１はこの発明の実施例によるＭＯＳドライブ
回路の構成図である。
回路の構成図である。
【図２】図２は図１の実施例に適用されているオペアン
プの回路構成図である。
プの回路構成図である。
【図３】図３は本出願人が本願と同日に出願したＭＯＳ
ドライブ回路の構成図である。
ドライブ回路の構成図である。
１1 〜１n ＬＥＤ素子（電流駆動型素子） ２1 〜２n 出力段トランジスタ（ＭＯＳ素子） ４1 〜４n スイッチング回路 ６ オペアンプ ８ 安定化電源 Ｒ１、Ｒ２ 分圧抵抗（電圧源） Ｒ３、Ｒ４ 分圧抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 33/00 G09G 3/14
Claims (2)
- 【請求項１】 複数の電流駆動型素子が並列配置され発
光または表示アレイを駆動するＭＯＳドライブ回路にお
いて、 複数のＭＯＳ素子が並列接続され前記各電流駆動型素子
に駆動電流を供給するＭＯＳアレイと、 前記各ＭＯＳアレイのそれぞれに対応して別個独立に設
けられたスイッチング回路と、その 出力端子を前記スイッチング回路に接続したオペア
ンプと、前記オペアンプを介して前記各ＭＯＳ素子に制御電圧を
供給する電圧源と、 前記電圧源の電圧を分圧して前記オペアンプの非反転入
力端子に入力するための第一の分圧抵抗と、 安定化電源からの電圧を前記オペアンプの出力端子との
間で分圧して前記オペアンプの反転入力端子に入力する
ための第二の分圧抵抗と、 を備え、 前記第一の分圧抵抗の電圧源の他端側の抵抗値に対する
電圧源側の抵抗値の比としての第一の分圧抵抗比と、前
記第二の分圧抵抗の安定化電源側の抵抗値に対するオペ
アンプの出力端子側の抵抗値の比としての第二の分圧抵
抗比と、が等しい ことを特徴とするＭＯＳドライブ回
路。 - 【請求項２】 前記第一の分圧抵抗の電圧源の他端側の
抵抗値と電圧源側の抵抗値とが等しく、かつ前記第二の
分圧抵抗の安定化電源側の抵抗値とオペアンプの出力端
子側の抵抗値とが等しいことを特徴とする請求項１に記
載のＭＯＳドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11688794A JP3231943B2 (ja) | 1994-05-30 | 1994-05-30 | Ｍｏｓドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11688794A JP3231943B2 (ja) | 1994-05-30 | 1994-05-30 | Ｍｏｓドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07326796A JPH07326796A (ja) | 1995-12-12 |
| JP3231943B2 true JP3231943B2 (ja) | 2001-11-26 |
Family
ID=14698103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11688794A Expired - Fee Related JP3231943B2 (ja) | 1994-05-30 | 1994-05-30 | Ｍｏｓドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3231943B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE536081T1 (de) * | 2008-07-04 | 2011-12-15 | Osram Ag | Schaltungsanordnung und verfahren zum betreiben mindestens einer ersten und einer zweiten led |
| JP6117399B2 (ja) * | 2016-04-21 | 2017-04-19 | ラピスセミコンダクタ株式会社 | 定電流出力ドライバ及びこれを含む半導体装置 |
-
1994
- 1994-05-30 JP JP11688794A patent/JP3231943B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07326796A (ja) | 1995-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3315652B2 (ja) | 電流出力回路 | |
| US7880512B2 (en) | Output driver circuit | |
| JP2525346B2 (ja) | 定電流源回路を有する差動増幅回路 | |
| US7449873B2 (en) | Voltage controlled current source device | |
| JPH08330936A (ja) | 電源抵抗プログラミング方法 | |
| JPH04137116A (ja) | 電流制御装置 | |
| TWI405067B (zh) | 用於負電壓調節器之控制電路及控制負電壓調節器的方法 | |
| JP2023041853A (ja) | レギュレータ装置 | |
| JP7223225B2 (ja) | 電源制御用半導体装置および出力電圧可変電源装置 | |
| JP3859483B2 (ja) | 駆動回路 | |
| US5608339A (en) | Device for driving a LED display | |
| TWI287772B (en) | Organic EL panel drive circuit and organic EL display device | |
| JP4014383B2 (ja) | 高精度差動型スイッチト電流源 | |
| US4476428A (en) | Power supply device | |
| KR20050027155A (ko) | 트랜스컨덕턴스 조정 회로 | |
| JP3231943B2 (ja) | Ｍｏｓドライブ回路 | |
| KR100573249B1 (ko) | 정전압전원 | |
| US8013582B2 (en) | Voltage control circuit | |
| JPH06180332A (ja) | 電流検出回路 | |
| TW200939626A (en) | A switching circuit | |
| JPH11160673A (ja) | 液晶駆動用電源回路 | |
| JP3234399B2 (ja) | Ｍｏｓドライブ回路 | |
| US20040183478A1 (en) | Driving circuit for light emitting diodes | |
| US6518819B2 (en) | Push-pull output stage for digital signals with regulated output levels | |
| WO2007148582A1 (ja) | 発光ダイオード駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |