WO2007148582A1 - 発光ダイオード駆動回路 - Google Patents

発光ダイオード駆動回路 Download PDF

Info

Publication number
WO2007148582A1
WO2007148582A1 PCT/JP2007/061923 JP2007061923W WO2007148582A1 WO 2007148582 A1 WO2007148582 A1 WO 2007148582A1 JP 2007061923 W JP2007061923 W JP 2007061923W WO 2007148582 A1 WO2007148582 A1 WO 2007148582A1
Authority
WO
WIPO (PCT)
Prior art keywords
emitting diode
current
circuit
light emitting
reference current
Prior art date
Application number
PCT/JP2007/061923
Other languages
English (en)
French (fr)
Inventor
Koichi Yamaguchi
Daisuke Suzuki
Original Assignee
Mitsumi Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co., Ltd. filed Critical Mitsumi Electric Co., Ltd.
Publication of WO2007148582A1 publication Critical patent/WO2007148582A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/10—Controlling the intensity of the light
    • H05B45/14—Controlling the intensity of the light using electrical feedback from LEDs or from LED modules

Definitions

  • the present invention relates to a light emitting diode driving circuit, and more particularly to a light emitting diode driving circuit that drives each of a plurality of arranged light emitting diodes.
  • LEDs light emitting diodes
  • FIG. 1 shows a circuit configuration diagram of an example of a conventional light emitting diode driving circuit.
  • This drive circuit is a semiconductor integrated circuit.
  • a reference voltage Vref is applied from the reference voltage source 11 to the inverting input terminal of the operational amplifier 10.
  • the output terminal of the operational amplifier 10 is connected to the gate of a p-channel MOS field effect transistor (hereinafter simply referred to as “MOS transistor”) Ml, and to the gate of the p-channel MOS transistor M2 via a switch 12 such as an analog switch. It is connected.
  • MOS transistor MOS field effect transistor
  • the source of the MOS transistor Ml is connected to the power supply Vdd, and the drain of the MOS transistor Ml is connected to the non-inverting input terminal of the operational amplifier 10 and to one end of the resistor R1. The other end of the resistor R1 is grounded.
  • the switch 12 switches on and off according to the switch control signal supplied from the terminal 13.
  • the source of the MOS transistor M2 is connected to the power supply Vdd
  • the drain of the MOS transistor M2 is connected to the anode of the LED (light emitting diode) 14, and the power sword of the LED 14 is grounded.
  • the operational amplifier 10 causes the reference current Iref expressed by the equation (1) to flow to the drain of the MOS transistor Ml by the reference voltage Vref and the resistor R1.
  • Iref Vref / R 1 (!)
  • MOS transistors Ml and M2 form a current mirror, and assuming that the gate area ratio of MOS transistors Ml and M2 is 1: 1, the reference current Iref flows from MOS transistor M2 to LED 14, and LED 14 emits light.
  • Patent Document 1 Japanese Patent No. 3296882
  • Patent Document 2 Japanese Patent No. 2516236
  • a light emitting diode has temperature characteristics, and the forward voltage drop V decreases as the ambient temperature increases.
  • the current I flowing through the LED 14 is constant even when the ambient temperature is high. Therefore, when the ambient temperature increases and the forward voltage drop V of the LED 14 decreases or F There was a problem that the brightness of the LED 14 decreased.
  • the present invention has been made in view of the above points, and compensates for the temperature characteristics of the light emitting diode, and can maintain the light emission luminance of the light emitting diode substantially constant even when there is a temperature change.
  • An object is to provide a circuit.
  • the light emitting diode drive circuit of the present invention includes a reference current unit that generates a reference current, and a current output unit that generates a drive current based on the reference current using a current mirror circuit and supplies the drive current to the light emitting diode.
  • a diode drive circuit that generates a reference current, and a current output unit that generates a drive current based on the reference current using a current mirror circuit and supplies the drive current to the light emitting diode.
  • the reference current section is a temperature characteristic element with negative temperature characteristics.
  • the light emission luminance of the light emitting diode can be kept substantially constant even if the temperature changes by compensating the temperature characteristics of the light emitting diode.
  • the reference current unit includes an operational amplifier that controls the reference current so that a voltage generated by the reference current flowing through the resistance circuit is the same as a constant reference voltage;
  • a resistor circuit in which a resistor and a temperature characteristic element are connected in series can be provided.
  • the temperature characteristic element can be a transistor having a base and a collector connected in common.
  • FIG. 1 is a circuit configuration diagram of an example of a conventional light emitting diode driving circuit.
  • FIG. 2 is a block configuration diagram of an embodiment of an LED array device using the light emitting diode driving circuit of the present invention.
  • FIG. 3 is a circuit configuration diagram of an embodiment of a light-emitting diode driving circuit according to the present invention.
  • FIG. 2 shows a block diagram of an embodiment of an LED array device using the light emitting diode driving circuit of the present invention.
  • This LED array device has, for example, a 48-channel configuration.
  • shift register 20 has, for example, 6-bit light emission time data for one channel. Power is supplied in time series for S48 channels, sequentially shifted by the shift register 20 and latched, and then supplied to the pulse width modulation circuit 22.
  • the pulse width modulation circuit 22 generates a light emission pulse having a pulse width indicated by the light emission time data for each channel, and supplies the light emission pulses for 48 channels to the LED array drive circuit 26.
  • One bit is supplied to the shift register 24 in a time series of, for example, 6-bit light emission luminance data power of 8 channels, sequentially shifted and latched by the shift register 24, and then supplied to the LED array drive circuit 26 Is done.
  • the LED array drive circuit 26 decodes the light emission luminance data for each channel to generate n system switch control signals, and determines the MOS transistor to be turned on by the light emission pulse for each channel based on the n system switch control signals. .
  • the LED array drive circuit 26 drives the 48-channel LEDs constituting the LED array 28 in units of channels.
  • FIG. 3 is a circuit configuration diagram of an embodiment of a light-emitting diode driving circuit according to the present invention.
  • This drive circuit is a semiconductor integrated circuit.
  • a reference voltage Vref is applied from the reference voltage source circuit 31 to the inverting input terminal of the operational amplifier 30.
  • the output terminal of the operational amplifier 30 is connected to the gates of the p-channel MOS transistors Mil and M12.
  • the sources of the MOS transistors Mil and M12 are connected to the power supply Vddl via the resistors Rl l and R12, respectively, to form a current mirror circuit.
  • the drains of the MOS transistors Mil and Ml2 are connected to the sources of the p-channel MOS transistors M13 and M14, respectively.
  • the gates of the MOS transistors M13 and M14 are commonly connected to the drain of the MOS transistor M13 to form a current mirror circuit, and the drain of the MOS transistor M13 is connected to the non-inverting input terminal of the operational amplifier 30. Is connected to one end of a resistor R13.
  • the MOS transistors Ml 1 to M14 are configured by cascading current mirror circuits, so that the drain potentials of the MOS transistors Mil and M12 are substantially the same and the gate areas are the same.
  • the drain current is substantially the same.
  • the other end of the resistor R13 is connected to the emitter of the pnp transistor Q1.
  • Transistor Q1 The base and collector are connected in common to form a diode, and the collector is grounded. It is connected.
  • the gate of the MOS transistor M15 is connected to the gate of the n-channel MOS transistor M16 to form a current mirror circuit.
  • the sources of the MOS transistors M15 and M16 are connected to the drains of the n-channel MOS transistors Ml7 and M18, respectively.
  • the gates of the MOS transistors M17 and M18 are commonly connected to the drain of the MOS transistor M15 to form a current mirror circuit, and the sources of the MOS transistors M17 and M18 are grounded.
  • MOS transistors M15 to M18 have a configuration in which current mirror circuits are cascaded, so that the source potentials of MOS transistors M15 and M16 are substantially the same and the gate areas are the same.
  • the drains of MOS transistors M15 and M16 The currents are substantially the same.
  • the constant voltage Va is applied to the gates of the MOS transistors M15 and M16 from the voltage source 34, so that the drain potential of the MOS transistors M17 and M18 is Va-Vgsl (Vgsl is the gate-drain voltage of the n-channel MOS transistor).
  • the operational amplifier 30, the reference voltage source circuit 31, the MOS transistors Ml 1 to M15, and M17 constitute a reference current unit 33.
  • the operational amplifier 30 differentially amplifies the drain voltage of the MOS transistor M13, which is generated when the drain current of the MOS transistor M13 flows through the resistor R13, and the reference voltage Vref from the reference voltage source circuit 31, so that the two become the same.
  • the drain current of the MOS transistor Mil is controlled so that a constant reference current Iref flows through the drain of the MOS transistor M13.
  • a current proportional to the reference current Iref flows through the drain of the MOS transistor M16 by the current mirror circuit.
  • the source of the MOS transistor M22 is connected to the drain of the p-channel MOS transistor M21.
  • the source of the MOS transistor M21 is connected to the power source Vdd2 through the resistor R15.
  • the gate of the MOS transistor M21 is connected to the drain of the MOS transistor M22, and the p-channel MOS transistor is connected to each of the switches 36, 38, and 40 such as analog switches. Connected to the gates of the transistors M23, M25, M27! When the switch 36, 38, 40 force is turned ON, the MOS transistors M23, M25, M27 are turned on with the gate potential of the MOS transistors M23, M25, M27 set to be the same as the gate voltage of the MOS transistor M21, and the switches 36, 38, 40 are turned on. When turned off, the MOS transistors M23, M25, M27 are turned off with the gate potential of the MOS transistors M23, M25, M27 as the power supply voltage Vdd2.
  • the sources of the MOS transistors M23, M25, and M27 are connected to the power source Vdd2 through the resistors R21, R22, and R23, respectively.
  • the MOS transistors M23, M25, and M27 are connected to the switches 36, 38, and 40, respectively. When on, it forms a current mirror circuit with MOS transistor M21.
  • the gate of the MOS transistor M22 is connected to the gates of the p-channel MOS transistors M24, M26, and M28.
  • the drains of the MOS transistors M23, M25, M27 are connected to the sources of the MOS transistors M24, M26, M28, and the MOS transistors M22, M24, M26, M28 constitute a current mirror circuit.
  • the MOS transistors M21 to M28 have a configuration in which current mirror circuits are cascaded, so that the drain potentials of the MOS transistors M21, M23, M25, and M27 are substantially the same and the gate areas are the same.
  • the drain currents of M24, M26, and M28 are almost the same.
  • the gate area of MOS transistors M23 and M24 is 6 times the gate area of MOS transistors M21 and M22
  • the gate area of MOS transistors M25 and M26 is 3 times
  • the MOS transistor The gate areas of M27 and M28 are different, such as double the gate area.
  • Vb a constant voltage applied from the voltage source 35 to the gates of the MOS transistors M22, M24, M26, and M28, and the source potential of the MOS transistors M22, M24, M26, and M28 is Vb + Vgs2 (Vgs2 is p-channel MOS transistor gate-drain voltage)
  • n 3 system switch control signals supplied from the terminals 37, 39, and 41, respectively.
  • n is not limited to 3.
  • the drains of MOS transistors M24, M26 and M28 are connected to the anode of LED45, and the power sword of LED45 is grounded.
  • the switches 36, 38, 40 are off, the MOS transistors M 23, M 25, M 27 are turned off and no current flows through the LED 45.
  • the above switches 36, 38, 40, MOS transistors M16, M18 to M28 constitute a current output unit 44 for one channel, and the current output unit 44 of the same configuration for 48 channels is a reference current unit. Connected to 33.
  • the current output 44 of each channel is connected to each other to drive the LED 45 (part of the LED array 28).
  • Vr is the voltage across resistor R13
  • V is the forward voltage drop of transistor Q1.
  • Iref (Vr ⁇ V) / R13 ⁇ ' ⁇ (1)
  • the reference current Iref increases as the ambient temperature rises, and the drain current of the MOS transistors M23, M25, M27, that is, the current flowing through the LED45 increases in proportion to the reference current Iref, and the brightness of the LED45 increases. .
  • the brightness of LED45 can be kept almost constant.
  • the transistor Q1 corresponds to a temperature characteristic element recited in the claims, and the resistor R13 and the transistor Q1 correspond to a resistor circuit.
  • the present invention is applicable to a light emitting diode driving circuit that drives each of a plurality of arranged light emitting diodes.

Landscapes

  • Led Devices (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

　発光ダイオード駆動回路は、基準電流を生成する基準電流部と、カレントミラー回路を用いて基準電流に基づく駆動電流を生成して発光ダイオードに供給する電流出力部を備えている。基準電流部は、負の温度特性を持つ温度特性素子を有する。

Description

明 細 書
発光ダイオード駆動回路
技術分野
[0001] 本発明は発光ダイオード駆動回路に関し、配列された複数の発光ダイオードそれ ぞれを駆動する発光ダイオード駆動回路に関する。
背景技術
[0002] プリンタ等において感光体を感光させる手段として、発光ダイオード (以下、「LED」 という）をリニアに配列した LEDアレイを用いたものがある。このような LEDアレイの各 LEDを駆動する駆動回路としては、例えば特許文献 1, 2等に記載されているものが ある。
[0003] 図 1は、従来の発光ダイオード駆動回路の一例の回路構成図を示す。この駆動回 路は半導体集積回路化されて 、る。
[0004] 同図中、演算増幅器 10の反転入力端子には基準電圧源 11より基準電圧 Vrefが 印加されて 、る。演算増幅器 10の出力端子は pチャネル MOS電界効果トランジスタ (以下、単に「MOSトランジスタ」という） Mlのゲートに接続されると共に、アナログス イッチ等のスィッチ 12を介して pチャネル MOSトランジスタ M2のゲートに接続されて いる。
[0005] MOSトランジスタ Mlのソースは電源 Vddに接続され、 MOSトランジスタ Mlのドレ インは演算増幅器 10の非反転入力端子に接続されると共に、抵抗 R1の一端に接続 されている。抵抗 R1の他端は接地されている。
[0006] スィッチ 12は端子 13から供給されるスィッチ制御信号に応じてオン Zオフを切り換 える。 MOSトランジスタ M2のソースは電源 Vddに接続され、 MOSトランジスタ M2の ドレインは LED (発光ダイオード） 14のアノードに接続され、 LED14の力ソードは接 地されている。
[0007] 演算増幅器 10は基準電圧 Vrefと抵抗 R1により、（1)式で表わされる基準電流 Iref を MOSトランジスタ Mlのドレインに流す。
[0008] Iref = Vref/R 1 · ·· (!) スィッチ 12がオンのとき MOSトランジスタ Ml, M2はカレントミラーを構成し、 MOS トランジスタ Ml, M2のゲート面積比が 1 : 1であるとすると、 MOSトランジスタ M2から LED 14に基準電流 Irefが流れ、 LED 14が発光する。
特許文献 1：特許第 3296882号公報
特許文献 2：特許第 2516236号公報
発明の開示
発明が解決しょうとする課題
[0009] 一般に、発光ダイオードは温度特性を有しており、周囲温度が高くなると順方向降 下電圧 Vが低下する。
F
[0010] 従来の発光ダイオード駆動回路では、周囲温度が高くなつても LED14に流れる電 流 Iは一定であるため、周囲温度が高くなり LED14の順方向降下電圧 Vが低下す し F ると、 LED14の輝度が低下するという問題があった。
[0011] 本発明は、上記の点に鑑みなされたものであり、発光ダイオードの温度特性を補償 して温度変化があっても発光ダイオードの発光輝度を略一定に保持することができる 発光ダイオード駆動回路を提供することを目的とする。
課題を解決するための手段
[0012] 本発明の発光ダイオード駆動回路は、基準電流を生成する基準電流部と、カレント ミラー回路を用いて基準電流に基づく駆動電流を生成して発光ダイオードに供給す る電流出力部力 なる発光ダイオード駆動回路であって、
基準電流部は、負の温度特性を持つ温度特性素子を
有することにより、発光ダイオードの温度特性を補償して温度変化があっても発光ダ ィオードの発光輝度を略一定に保持することができる。
[0013] 発光ダイオード駆動回路において、
基準電流部は、基準電流が抵抗回路を流れることで発生する電圧が一定の基準 電圧と同一となるよう基準電流を制御する演算増幅器と、
抵抗と温度特性素子が直列接続された抵抗回路を有することができる。
[0014] 発光ダイオード駆動回路において、
温度特性素子は、ベースとコレクタが共通接続されたトランジスタであることができる 発明の効果
[0015] 本発明によれば、発光ダイオードの温度特性を補償して温度変化があっても発光 ダイオードの発光輝度を略一定に保持することができる。
図面の簡単な説明
[0016] [図 1]従来の発光ダイオード駆動回路の一例の回路構成図である。
[図 2]本発明の発光ダイオード駆動回路を用いた LEDアレイ装置の一実施形態のブ ロック構成図である。
[図 3]本発明の発光ダイオード駆動回路の一実施形態の回路構成図である。
符号の説明
[0017] 30 演算増幅器
31 基準電圧源回路
33 基準電流部
34, 35 電圧源
36, 38, 40 スィッチ
44 電流出力部
45 LED
M11〜M28 MOSトランジスタ
Ql ρηρトランジスタ
R11〜R23 抵抗
Vddl, Vdd2 電源
発明を実施するための最良の形態
[0018] 以下、図面に基づいて本発明の実施形態について説明する。
[0019] く LEDアレイ駆動回路の構成〉
図 2は、本発明の発光ダイオード駆動回路を用いた LEDアレイ装置の一実施形態 のブロック構成図を示す。この LEDアレイ装置は例えば 48チャネル構成である。
[0020] 同図中、シフトレジスタ 20には 1チャネルについて例えば 6ビットの発光時間データ 力 S48チャネル分時系列で供給され、シフトレジスタ 20で順次シフトされてラッチされ たのち、パルス幅変調回路 22に供給される。パルス幅変調回路 22は、チャネル毎に 発光時間データで指示されるパルス幅の発光パルスを生成し、 48チャネル分の発光 パルスを LEDアレイ駆動回路 26に供給する。
[0021] シフトレジスタ 24には 1チャネルについて例えば 6ビットの発光輝度データ力 8チヤ ネル分時系列で供給され、シフトレジスタ 24で順次シフトされてラッチされたのち、 L EDアレイ駆動回路 26に供給される。 LEDアレイ駆動回路 26は、チャネル毎に発光 輝度データをデコードして n系統のスィッチ制御信号を生成し、チャネル毎に発光パ ルスでオンさせる MOSトランジスタを上記 n系統のスィッチ制御信号によって決定す る。 LEDアレイ駆動回路 26は LEDアレイ 28を構成する 48チャネルの LEDをチヤネ ル単位に駆動する。
[0022] く発光ダイオード駆動回路の構成〉
図 3は、本発明の発光ダイオード駆動回路の一実施形態の回路構成図を示す。こ の駆動回路は半導体集積回路化されている。
[0023] 同図中、演算増幅器 30の反転入力端子には基準電圧源回路 31より基準電圧 Vre fが印加されている。演算増幅器 30の出力端子は pチャネル MOSトランジスタ Mi l, M12それぞれのゲートに接続されている。 MOSトランジスタ Mi l, M12それぞれの ソースは抵抗 Rl l, R12それぞれを介して電源 Vddlに接続されてカレントミラー回 路を構成している。 MOSトランジスタ Mi l, Ml 2それぞれのドレインは pチャネル M OSトランジスタ M13, M 14それぞれのソースに接続されている。
[0024] MOSトランジスタ M13, M14のゲートは MOSトランジスタ M13のドレインに共通 接続されてカレントミラー回路を構成しており、 MOSトランジスタ M13のドレインは演 算増幅器 30の非反転入力端子に接続されると共に、抵抗 R13の一端に接続されて いる。
[0025] MOSトランジスタ Ml 1〜M14はカレントミラー回路がカスケード接続された構成と することにより、 MOSトランジスタ Mi l, M12のドレイン電位が略同一となり、ゲート 面積が同一の場合 MOSトランジスタ M13, M14のドレイン電流は略同一となる。
[0026] 抵抗 R13の他端は pnpトランジスタ Q1のェミッタに接続されている。トランジスタ Q1 のベースとコレクタは共通接続されてダイオードを構成しており、上記のコレクタは接 地されている。 接続されている。 MOSトランジスタ M15のゲートは nチャネル MOSトランジスタ M16 のゲートと接続されてカレントミラー回路を構成している。
[0028] MOSトランジスタ M15, M16それぞれのソースは nチャネル MOSトランジスタ Ml 7, M18それぞれのドレインに接続されている。 MOSトランジスタ M17, M18のゲー トは MOSトランジスタ M15のドレインに共通接続されてカレントミラー回路を構成し、 MOSトランジスタ M17, M18のソースは接地されている。
[0029] MOSトランジスタ M15〜M18はカレントミラー回路がカスケード接続された構成と なることにより、 MOSトランジスタ M15, M16のソース電位が略同一となり、ゲート面 積が同一の場合 MOSトランジスタ M15, M16のドレイン電流は略同一となる。なお 、 MOSトランジスタ M15, M16のゲートには電圧源 34より定電圧 Vaが印加されるこ とで MOSトランジスタ M17, M18のドレイン電位は Va— Vgsl (Vgslは nチャネル MOSトランジスタのゲート'ドレイン間電圧）となる。
[0030] 上記の演算増幅器 30,基準電圧源回路 31, MOSトランジスタ Ml 1〜M15及び M17は基準電流部 33を構成している。演算増幅器 30は、 MOSトランジスタ M13の ドレイン電流が抵抗 R13を流れることにより生じる MOSトランジスタ M13のドレイン電 圧と基準電圧源回路 31からの基準電圧 Vrefと差動増幅して、両者が同一となるよう に MOSトランジスタ Mi lのドレイン電流を制御して MOSトランジスタ M13のドレイン に一定の基準電流 Irefを流す。また、カレントミラー回路によって MOSトランジスタ M 16のドレインに基準電流 Irefに比例した電流が流れる。 接続されて 、る。 MOSトランジスタ M22のソースは pチャネル MOSトランジスタ M21 のドレインに接続されている。 MOSトランジスタ M21のソースは抵抗 R15を介して電 源 Vdd2に接続されている。
[0032] MOSトランジスタ M21のゲートは MOSトランジスタ M22のドレインに接続されると 共に、アナログスィッチ等のスィッチ 36, 38, 40それぞれを介して pチャネル MOSト ランジスタ M23, M25, M27のゲートに接続されて!/、る。スィッチ 36, 38, 40力 ^才ン すると MOSトランジスタ M23, M25, M27のゲート電位を MOSトランジスタ M21の ゲート電圧と同一にして MOSトランジスタ M23, M25, M27をオンし、スィッチ 36, 38, 40がオフすると MOSトランジスタ M23, M25, M27のゲート電位を電源電圧 V dd2として MOSトランジスタ M23, M25, M27をオフする。
[0033] MOSトランジスタ M23, M25, M27それぞれのソースは抵抗 R21, R22, R23そ れぞれを介して電源 Vdd2に接続されており、 MOSトランジスタ M23, M25, M27 はスィッチ 36, 38, 40がオンのときに MOSトランジスタ M21とカレントミラー回路を 構成する。
[0034] MOSトランジスタ M22のゲートは pチャネル MOSトランジスタ M24, M26, M28 のゲートに接続されている。 MOSトランジスタ M23, M25, M27それぞれのドレイン は MOSトランジスタ M24, M26, M28のソースに接続されており、 MOSトランジスタ M22, M24, M26, M28はカレントミラー回路を構成している。
[0035] MOSトランジスタ M21〜M28はカレントミラー回路がカスケード接続された構成と なることにより、 MOSトランジスタ M21, M23, M25, M27のドレイン電位が略同一 となり、ゲート面積が同一の場合 MOSトランジスタ M22, M24, M26, M28のドレイ ン電流は略同一となる。ここでは、階調表現を行うために、例えば MOSトランジスタ M21, M22のゲート面積に対して、 MOSトランジスタ M23, M24のゲート面積は 6 倍、 MOSトランジスタ M25, M26のゲート面積は 3倍、 MOSトランジスタ M27, M2 8のゲート面積は 2倍というように、ゲート面積をそれぞれ異ならせている。
[0036] なお、 MOSトランジスタ M22, M24, M26, M28のゲートには電圧源 35より定電 圧 Vbが印加されて、 MOSトランジスタ M22, M24, M26, M28のソース電位は Vb +Vgs2 (Vgs2は pチャネル MOSトランジスタのゲート'ドレイン間電圧）とされている
[0037] スィッチ 36, 38, 40それぞれは端子 37, 39, 41それぞれから供給される n (ここで は n= 3)系統のスィッチ制御信号に応じてオン Zオフを切り換える。なお、 nは 3に限 らない。 MOSトランジスタ M24, M26, M28のドレインは LED45のアノードに接続 され、 LED45の力ソードは接地されている。 [0038] ここで、スィッチ 36, 38, 40がオフのとき MOSトランジスタ M23, M25, M27はォ フし LED45に電流は流れない。スィッチ 36がオンすると MOSトランジスタ M23のド レイン電流が LED45に流れ、スィッチ 36, 38がオンすると MOSトランジスタ M23, M25のドレイン電流の和が LED45に流れ、スィッチ 36, 38, 40がオンすると MOS トランジスタ M23, M25, M27のドレイン電流の和が LED45に流れ、 LED45は流 れる電流が大きくなるほど発光輝度が大となる。
[0039] 上記のスィッチ 36, 38, 40, MOSトランジスタ M16, M18〜M28が 1チャネル分 の電流出力部 44を構成しており、 48チャネル分の同一構成の電流出力部 44が基 準電流部 33に接続されている。各チャネルの電流出力部 44はそれぞれに接続され て!ヽる LED45 (LEDアレイ 28の一部）を駆動する。
[0040] く発光ダイオードの温度特性の補償〉
ここで、 MOSトランジスタ M13のドレインに流れる基準電流 Irefは（1)式で表される 。なお、 Vrは抵抗 R13の両端電圧、 V はトランジスタ Q1の順方向降下電圧である
FQ1
[0041] Iref = (Vr~V ) /R13 · '· (1)
FQl
ここで、（1)式を温度 tで偏微分すると、トランジスタ Q1の順方向降下電圧が負の温 度特性 α (=— 2mVZ° C)を持っために、（2)式が得られる。
[0042] 3 lref/ 3 t= (Vr+ a ) /R13 · ,· (2)
このため、周囲温度が高くなると基準電流 Irefは増加し、基準電流 Irefに比例して MOSトランジスタ M23, M25, M27のドレイン電流、すなわち LED45に流れる電 流が増加して、 LED45の輝度は増大する。これによつて、周囲温度が高くなり LED 14の順方向降下電圧 Vが低下するために生じた LED 14の輝度の低下が相殺され
F
、 LED45の輝度を略一定に保持することができる。
[0043] なお、トランジスタ Q1の代りにダイオードを用い、抵抗 R13の他端に力ソードを接続 しアノードを接地しても、同一の効果を得ることができる。
[0044] なお、トランジスタ Q1が請求項記載の温度特性素子に相当し、抵抗 R13,トランジ スタ Q 1が抵抗回路に相当する。
[0045] 本発明は上述の具体的に開示された実施例に限られず、本発明の範囲から逸脱 することなく様々な変形例、改良例がなされるであろう。
[0046] 本出願は 2006年 6月 21日出願の優先権主張日本特許出願第 2006— 171849 号に基づいており、その全内容はここに援用される。
産業上の利用可能性
[0047] 本発明は、配列された複数の発光ダイオードそれぞれを駆動する発光ダイオード 駆動回路に適用可能である。

Claims

請求の範囲
[1] 基準電流を生成する基準電流部と、カレントミラー回路を用いて前記基準電流に基 づく駆動電流を生成して発光ダイオードに供給する電流出力部からなる発光ダイォ ード駆動回路であって、
前記基準電流部は、負の温度特性を持つ温度特性素子を
有することを特徴とする発光ダイオード駆動回路。
[2] 請求項 1記載の発光ダイオード駆動回路において、
前記基準電流部は、前記基準電流が抵抗回路を流れることで発生する電圧が一 定の基準電圧と同一となるよう前記基準電流を制御する演算増幅器と、
抵抗と前記温度特性素子が直列接続された抵抗回路を
有することを特徴とする発光ダイオード駆動回路。
[3] 請求項 2記載の発光ダイオード駆動回路において、
前記温度特性素子は、ベースとコレクタが共通接続されたトランジスタであることを 特徴とする発光ダイオード駆動回路。
PCT/JP2007/061923 2006-06-21 2007-06-13 発光ダイオード駆動回路 WO2007148582A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006171849A JP5040185B2 (ja) 2006-06-21 2006-06-21 発光ダイオード駆動回路
JP2006-171849 2006-06-21

Publications (1)

Publication Number Publication Date
WO2007148582A1 true WO2007148582A1 (ja) 2007-12-27

Family

ID=38833324

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/061923 WO2007148582A1 (ja) 2006-06-21 2007-06-13 発光ダイオード駆動回路

Country Status (3)

Country Link
JP (1) JP5040185B2 (ja)
CN (1) CN101473455A (ja)
WO (1) WO2007148582A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8379583B2 (en) 2009-01-30 2013-02-19 Qualcomm Incorporated Method and apparatus for multiplexing legacy long term evolution user equipment with advanced long term evolution user equipment

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6855397B2 (ja) 2018-01-05 2021-04-07 Eizo株式会社 Ｌｅｄ輝度制御回路、ｌｅｄ輝度制御方法、及びｌｅｄ輝度制御プログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH029182A (ja) * 1988-06-28 1990-01-12 Toshiba Corp 発光素子駆動回路
JP2005116616A (ja) * 2003-10-03 2005-04-28 Toshiba Corp Ｌｅｄ駆動回路及びｌｅｄ駆動システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140700A (ja) * 1992-10-27 1994-05-20 Canon Inc 半導体発光素子駆動回路
JP3613328B2 (ja) * 2000-06-26 2005-01-26 サンケン電気株式会社 半導体発光装置
JP4763900B2 (ja) * 2001-02-16 2011-08-31 キヤノン株式会社 発光素子の駆動回路
JP2005260001A (ja) * 2004-03-11 2005-09-22 Seiko Epson Corp 発光素子ドライバ回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH029182A (ja) * 1988-06-28 1990-01-12 Toshiba Corp 発光素子駆動回路
JP2005116616A (ja) * 2003-10-03 2005-04-28 Toshiba Corp Ｌｅｄ駆動回路及びｌｅｄ駆動システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8379583B2 (en) 2009-01-30 2013-02-19 Qualcomm Incorporated Method and apparatus for multiplexing legacy long term evolution user equipment with advanced long term evolution user equipment

Also Published As

Publication number Publication date
CN101473455A (zh) 2009-07-01
JP5040185B2 (ja) 2012-10-03
JP2008004707A (ja) 2008-01-10

Similar Documents

Publication Publication Date Title
US7839097B2 (en) System and method for wide-range high-accuracy-low-dropout current regulation
JP3887229B2 (ja) 電流駆動型表示装置の駆動回路
US7436248B2 (en) Circuit for generating identical output currents
US7675330B2 (en) Low power differential signaling transmitter
JP3859483B2 (ja) 駆動回路
WO2007148581A1 (ja) 発光ダイオード駆動回路
JP2007317933A (ja) 発光ダイオード駆動回路
JP6514946B2 (ja) 電流ドライバ回路
JP4792933B2 (ja) 電流制御回路およびｌｅｄ駆動用半導体集積回路
WO2007148582A1 (ja) 発光ダイオード駆動回路
JP2008004705A (ja) 発光ダイオード駆動回路
JP2010109006A (ja) 発光素子駆動回路
TW201318472A (zh) 用於發光元件之驅動電路
JP2008218910A (ja) 発光ダイオード駆動回路
US20070159418A1 (en) Current driving circuit
JP2006235767A (ja) リミッタ付電流制御回路
JP2008218911A (ja) 発光ダイオード駆動回路
JP2010074379A (ja) ドライバ回路、及び電子回路装置
JP2008016732A (ja) 発光ダイオード駆動回路
JP4983319B2 (ja) 発光ダイオード駆動回路
JP2006216588A (ja) 発光素子駆動装置
KR101049943B1 (ko) 발광소자의 구동회로
JP2006318183A (ja) 定電流駆動装置
JP3408193B2 (ja) Ｌｅｄ駆動回路
KR100448734B1 (ko) 저 전압 전류 구동회로

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780022459.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07745190

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07745190

Country of ref document: EP

Kind code of ref document: A1