JPH08330936A

JPH08330936A - 電源抵抗プログラミング方法

Info

Publication number: JPH08330936A
Application number: JP8122895A
Authority: JP
Inventors: Gordon W Motley; ゴードン・ダブリュ・モトリー; David S Maitland; デイヴィッド・エス・メイトランド; Peter J Meier; ピーター・ジェー・メイヤー
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1995-05-31
Filing date: 1996-05-17
Publication date: 1996-12-13
Also published as: US5581197A

Abstract

(57)【要約】【課題】製造工程や動作温度の変動の影響がない出力イ
ンピーダンスをプログラムできる出力駆動回路を提供す
る。【解決手段】（ａ）出力データ・パターンに基づいて
スイッチング・トランジスタ（１４、１５）を駆動し、
オン・オフするとともに、（ｂ）スイッチング・トラン
ジスタに直列接続された制御トランジスタ（１２、１
３）を駆動し、該制御トランジスタが所望の電源抵抗と
して作用するように、定電流トランジスタ（８）の電流
ミラーとして配置した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は出力インピーダンスがプ
ログラムできる駆動装置に関する。

【０００２】

【従来の技術】ＣＭＯＳ集積回路の出力段の設計者は、
遭遇する可能性のある製造プロセスの変動及び動作温度
の最も悲観的な組み合わせを反映して、回路パラメータ
及びデバイス・ジオメトリーズを頻繁に選択する。高速
で、低いＶ_DD値で動作するシステムの場合、出力段は、
電圧を倍増するように容量成端が施された伝送線路を駆
動するのが普通である。この案では、Ｖ_DDまでプル・ア
ップする場合と、ＧＮＤまたは汚染ＧＮＤ（ＤＧＮＤ）
までプル・ダウンする場合の両方において、駆動装置の
出力インピーダンスと伝送線路の特性インピーダンスが
整合しなければならない。さもなければ、可能性のある
望ましくない副作用に、立ち上がり時間、オーバシュー
ト、及び、リンギングの増大が含まれることになる。別
の方法であれば必要な大型デバイスの製作によるＩＣ密
度の低下を起こさないためには、プル・ダウン・デバイ
スにおける過電圧条件及び過剰電力消費が関連して結果
しうる。しかしながら、ＩＣ製造プロセス及び周囲動作
温度の変動が組合わされて、出力駆動装置段における出
力インピーダンスはある値に対して数倍の変化を生じる
可能性がある。この状況によって、システムの性能が制
限され、コストが増大する。ＩＣ生産の工程パラメータ
の変動に関係なく、ＩＣ製造後に、ＣＭＯＳ出力駆動装
置段の出力インピーダンスを広範囲の値にわたって外部
的にプログラムすることが可能であることが望ましい。
温度変化によって生じる疑似出力インピーダンス変動が
自動的に補償されれば、さらに望ましい。最後に、所望
の出力インピーダンスを得るのに、どんなプログラミン
グ値を用いるべきかを決定するため、特定のＩＣで実験
を行う必要がないのが望ましい。特定の型のＩＣは、そ
の型特定の個別ＩＣに関連する可能性のある製造プロセ
スの変動に関係なく、あらかじめ分かっているプログラ
ミング値で、その所望の出力インピーダンスにプログラ
ミングできるのがよい。

【０００３】

【発明が解決しようとする課題】本発明の課題は所定の
出力インピーダンスを容易にプログラミングできる出力
駆動装置により上記の要求を実現することにある。

【０００４】

【課題を解決するための手段】ＣＭＯＳ出力駆動装置段
における出力インピーダンス変動の問題に対する解決策
は、プル・アップ・デバイス及びプル・ダウン・デバイ
スのそれぞれに適切な極性のＭＯＳデバイスを直列配置
し、温度変化だけでなく、製造プロセスのパラメータの
変動についても補償されたプログラミング信号に基づい
て、これら追加デバイスの伝導を制御することである。
これら追加デバイスは、それらが直列をなすプル・アッ
プ・デバイス及びプル・ダウン・デバイスとちょうど同
じように、それぞれのプログラミング信号が相補的で、
相補出力電流ミラーを構成する。Ｐ型のプログラミング
信号は、＋Ｖ_DDを基準にすることが可能であり、直列を
なす対称Ｎ型ＦＥＴとＰ型ＦＥＴを含むゲート電圧ミラ
ーの作用によって、ＧＮＤを基準とするＮ型プログラミ
ング信号から得ることが可能である。Ｎ型プログラミン
グ信号は、第１の例の場合、外部プログラミング電圧に
サーボ制御を加えて、内部的に発生した基準電圧に追従
するフィードバック・ループに用いられるＮ型ＦＥＴの
ゲート電圧から得ることが可能である。外部プログラミ
ング電圧は、フィードバック・ループのＮ型ＦＥＴによ
って抵抗器を介して取り出される電流量に合わせて生じ
る、外部プログラミング抵抗器の両端間における電圧降
下に従って発生する。このＦＥＴは、ゲート電圧ミラー
におけるプログラミング電流を複製する電流ミラーの一
部でもある。しかし、プログラミング抵抗器に接続され
たＮ型ＦＥＴのゲートは、フィードバック・ループ内に
あって、加算点にはないので、プロセス変動と温度の両
方に起因すると考えられる差分を反映してかなりの変動
を示す。こうして示される変動は、負のフィードバック
を構成するゲート電圧ミラーに論理的意味において伝達
される。従って、補償される。上述の相補電流ミラー
は、１対１ではなく、代わりに、既知量の利得がある。
それと、Ｖ_DDの値を知ることが相俟って、あらかじめ、
プログラミング抵抗値対出力インピーダンスの確定表の
決定が可能になる。この利得によって、外部プログラミ
ング抵抗を通る電流を少なくすることも可能になる。

【０００５】

【実施例】次に図１を参照すると、外部からプログラミ
ング可能な補償ＣＭＯＳ出力駆動装置の概略１が示され
ている。この図には、１つのプログラマブル電流源２１
と、２つの出力駆動装置段２２及び２３が示されてい
る。説明が進むにつれて明らかになるように、１つのプ
ログラマブル電流源は、例えば、バス全体について、任
意の複数の出力駆動装置段の駆動レベル（電源インピー
ダンス）をセットする働きをし、また、補償を通じてこ
れを維持する働きもする。さらに、任意の複数の出力駆
動装置段の多重化も容易に行うことが可能であり、こう
した多重化出力駆動装置段は、それぞれ、関連する独立
したプログラマブル電流源によって別個に制御される電
源インピーダンスを有している。

【０００６】この望ましい実施例の場合、ＣＭＯＳ出力
段２２及び２３は、それぞれ、容量成端が施された伝送
線路１７及び２４を駆動する。伝送線路の特性インピー
ダンスはＺ₀である。プログラマブル電流源２１によっ
て、ＣＭＯＳ出力駆動装置段に関する複合電源インピー
ダンスが決まる。複合電源インピーダンスは、値Ｒ
_sc（充電中の電源抵抗）と値Ｒ_sd（放電中の電源抵抗）
に分離することが可能である。概して言えば、Ｒ_sc及び
Ｒ_sdは、互いに等しく、また、伝送線路の特性インピー
ダンスと等しいことが望ましいが、それらが異なること
を必要とする特殊な環境を想像することは可能である。

【０００７】伝送線路のもう一方の端部における容量負
荷１８に留意されたい。本実施例では、伝送線路１７の
終端におけるリアクタンス性（及び無電力消費）不連続
部（容量負荷１８）からの反射電力を利用して、出力電
圧を倍増する周知の技法を用いている。出力駆動装置段
２２及び２３の電源インピーダンスに関して余分な心配
を生じることになる、オーバシュート（多重反射の弊害
に加えて、低すぎるＺ₀）または過剰な立ち上がり時間
（高すぎるＺ₀及び付随する多重反射）が伴わなけれ
ば、完全な倍増が望ましい。負荷がリアクタンス性の場
合、Ｒ_scを介した充電によって生じる電力が、Ｚ₀を介
して送り出され、放電によって、再反射を生じることな
く、オンのままのＲ_scによって吸収されるという点に留
意されたい。Ｒ_sdが関与する放電に関して同様のシーケ
ンスの事象が生じる。（もちろん、全てが、Ｒ_sc＝Ｚ₀
＝Ｒ_sdという条件であれば）しかし、反射を生じること
なく、真の電力を負荷に伝達することが期待される抵抗
成端が存在する状況であっても、やはり、出力駆動装置
段の電源インピーダンスを制御することは重要である。
いずれにせよ、ＣＭＯＳ出力駆動装置段の電源インピー
ダンスは、下記の説明のように制御することが可能であ
る。

【０００８】ＣＭＯＳ出力駆動装置段の動作を理解する
ため、直列をなす４つのＣＭＯＳデバイス１２〜１５が
含まれた出力駆動装置段２２についてのみ考察すること
にする。デバイス１４及び１５は、そのＺ₀がＲ_sc（プ
ル・アップ時）及びＲ_sd（プル・ダウン時）によって整
合させられる伝送線路１７を駆動する出力端子１６にお
いて、それぞれ、プル・アップ（ＤＶ_DDまでの充電）及
びプル・ダウン（ＤＧＮＤまでの放電）にスイッチする
働きをする。スイッチング・デバイス１４及び１５は、
所望の出力波形（出力されるデータのビット・パターン
を表す）に基づき、適合する交番の際に駆動されてオン
及びオフになるということ、及び、両方のデバイス１４
及び１５とも、トライステート出力端子１６に対してオ
フになる可能性はあるが、両方のデバイスとも同時にオ
ンになることは決してないということは明らかである。
デバイス１３は、プログラミング可能な値を有する抵抗
として働き、デバイス１４の非常に低いオン抵抗と結合
して、Ｒ_scを生じる。

【０００９】同様に、デバイス１２は、プログラミング
可能な値を有する抵抗として働き、デバイス１５の比較
的低いオン抵抗と結合して、Ｒ_sdを生じる。デバイス１
３の抵抗は、電圧ＰＧＡＴＥ２０の値によって制御さ
れ、一方、デバイス１２の抵抗は、同様に、電圧ＮＧＡ
ＴＥ１９の値によって決まる。次に、Ｐ型デバイス１３
及びＮ型デバイス１２がほぼ等しい相互コンダクタンス
を備えているものと仮定すると、必要なのは、（１）プ
ロセス変動にもかかわらず、外部から変化させることに
よって、適当に広い範囲のＺ₀にわたってＲ_sc及びＲ_sd
を調整することが可能であり、（２）共に変化して、Ｎ
ＧＡＴＥがＤＧＮＤからＤＶ_DDに向かって上昇すると、
これに応じて、ＰＧＡＴＥがＤＶ_DDからＤＧＮＤに降下
し、（３）自動的に調整して、温度の影響を補償する信
号ＮＧＡＴＥ１９及びＰＧＡＴＥ２０を発生する方法で
ある。これらの目的は、以下で説明する２つの電流ミラ
ー及び電圧変換器（ゲート電圧ミラー）に関連して作用
する補償基準電圧によって達成される。

【００１０】この説明を始めるために、まず電圧Ｖ_ref
が、Ｖ_DDとＧＮＤの間で直列をなす２つのＮ型ＦＥＴ３
及び４を含む分圧器によってＶ_DDから導き出される。こ
れら２つのデバイス・ジオメトリは、例えば、３．３Ｖ
のＶ_DDの場合、１．８ＶのＶ_refが得られるように選択
される。その構造の類似性のため、デバイス３及び４に
よって、その出力が妥当な広さの温度及びプロセス変動
範囲にわたってほぼ一定した分圧器が形成される。個々
のＦＥＴとしての動作特性のため、該デバイスは、Ｖ_DD
の値のわずかな変化によるＶ_refの変動を抑制する傾向
さえ見られる。従って、Ｖ_refは、ＩＣ内部で発生する
ほぼ安定した基準電圧である。一方、電圧Ｖ_DDの外部電
源とＣＭＯＳＩＣの入力端子９の間には、外部プログ
ラミング抵抗Ｒ_progが接続される。入力端子９は、Ｖ
_progと呼ばれる。Ｖ_progの電圧は、外部プログラミング
抵抗Ｒ_prog７とそのもう一方の端部がＤＧＮＤに接続さ
れたＮ制御ＦＥＴと呼ばれるＮ型デバイス８によって形
成される、フィードバック制御式分圧器によって発生す
る。Ｖ_progとＶ_refは、その出力が信号ＮＧＡＴＥ１９
である誤差増幅器６（適合する利得を備えた演算増幅
器）に加えられる。ＮＧＡＴＥは、Ｎ制御ＦＥＴ８のゲ
ートに加えられる。以下では、この回路構成の結果につ
いて説明することにする。

【００１１】まず、フィードバック・ループの誤差限界
内において、Ｖ_progはＶ_refに等しい。誤差増幅器６の
利得は４０が妥当であり、例えば、５０ｍＶのＶ_ref内
にＶ_progを保つことができる。次に、フィードバック・
ループには、デバイス８の特性が含まれる。これは、ゲ
ート電圧Ｖ_GSN（ＮＧＡＴＥ１９でもある）が、必要に
応じて変動し、温度及びプロセスの変動から生じるデバ
イス８のデバイス・パラメータのずれに起因するＶ_prog
の変動をゼロにするということを表している。従って、
ＮＧＡＴＥは、同じプロセス及び温度の遍歴に関してほ
ぼ同じパラメータのずれを被る他のデバイスに対する補
償に利用できる変動をすることになる。

【００１２】従って、例えば、デバイス８が仮定の設計
中心デバイスに比べて「速い」（すなわち、そのデバイ
スを通る電流が所定のＶ_GSNに関して比較的大きい）と
みなされる場合、電圧Ｖ_progは、別様の（フィードバッ
ク・ループによってＶ_refにセットされる）場合よりも
低くなりがちである。（おそらく、デバイス１２及び１
３も「速く」なり、このため、Ｒ_sc及びＲ_sdに関する値
が低下するが、これは良くない事態である。）しかし、
Ｖ_progがＶ_refより降下すると、誤差増幅器がＮＧＡＴ
Ｅの値を降下させ、デバイス８の抵抗を増して、Ｖ_prog
を上昇させ、ほぼＶ_refにまで戻すことになる。ＮＧＡ
ＴＥの値が下がると、デバイス１２及び１３の抵抗が増
すことになるのは明らかである。やはり、該デバイスは
「速く」、同じプロセスで造られたものであり、別様で
あれば、おそらく、所望されるより低い抵抗で動作する
ことになるので、これが所望されるところのものであ
る。「遅い」デバイス並びに温度遍歴によって生じるず
れについても、同様の動作が得られる。

【００１３】前述における動作例の要点は、Ｖｒｅｆに
関するフィードバック・ループにデバイス８を挿入する
ことによって、プロセス及び温度変動によるプログラミ
ングされた電源インピーダンス値からの偏差を補償する
ために利用可能な、ＮＧＡＴＥの変動が生じるというこ
とである。まず、補償と出力駆動装置段の電源インピー
ダンスの値をセットすることを混同してはならない。
「補償」はＲ_prog値を選択することによって行われる。

【００１４】説明を続けるため、次に、ｎチャネルＦＥ
Ｔ１０及びｐチャネルＦＥＴ１１の動作について考察す
ることにする。デバイス８及び１０は、１：１電流ミラ
ーを構成する。デバイス１０は、定電流源として動作す
る傾向にある領域で動作し、この場合、電流値はＶ_GSN
（すなわち、ＮＧＡＴＥ）の関数である。すなわち、デ
バイス１０及び１１を通る電流はともにＩ_progになる
が、Ｖ_progにサーボ制御を加えて、Ｖ_refに追従する
際、誤差増幅器６が出力するＶ_GSNの動きによって調整
される（補償のため）。デバイス１１も定電流領域で動
作し、対称をなす構造のため、所定の電流においてデバ
イス１０と同じ大きさのゲート電圧を生じることにな
る。デバイス１０及び１１は、直列に接続されているの
で、定電流源として、正確に同じ電流を発生し、共有す
る。従って、デバイス１０を通る電流は、ＤＶ_DDを基準
にすると、変化の大きさ及び方向がＤＧＮＤを基準にす
るＶ_GSNに対応して、デバイス１１に関するゲート電圧
Ｖ_GSP（ＰＧＡＴＥ）を生じるか、あるいは、これを伴
うことになる。デバイス１０及び１１は、ゲート電圧ミ
ラーに相当するということができる。結果として、その
値が主としてＲ_progに関して選択された値によって決ま
り、副次的に工程及び温度の変動に応じて変動する、信
号ＮＧＡＴＥ１９及びＰＧＡＴＥ２０が得られる。

【００１５】この時点で、もう一度出力電流駆動装置２
２及び２３について考察することにする。信号ＮＧＡＴ
Ｅ１９は、ｎチャネルＦＥＴ１２のゲートを駆動し、信
号ＰＧＡＴＥ２０は、ｐチャネルＦＥＴ１３のゲートを
駆動するという点に留意されたい。次に、デバイス８及
び１２も電流ミラーを構成するという点に留意された
い。ＦＥＴ１２に関して選択されたジオメトリにより、
それは１：３０の電流ミラーであり、（デバイス１５を
オンにすることによって）ＦＥＴ１２に流れる電流の値
は、デバイス８に流れる電流（Ｉ_prog）の値の３０倍に
なる。やはり明らかなように、ゲート電圧ミラー（デバ
イス１０及び１１）の介在作用によって、デバイス８及
び１３は、（１：３０）電流ミラーも構成する。従っ
て、Ｒ_progによって、Ｉ_progがセットされ、Ｉ_progによ
って、さらに、デバイス１３に関するＲ_scの値及びデバ
イス１２に関するＲ_sdの値がプログラミングされ、ま
た、補償もされる。

【００１６】次に、留意しておくべきは、プロセスを変
更して造られるＩＣの各バッチ毎に、Ｒ_progを実験的に
選択する必要はないということである。実際、本実施例
の場合、Ｒ_progとＲ_sc及びＲ_sdには明確な所定の関係が
ある。これを理解するために、まず、Ｉ_prog＝（Ｖ_DD−
Ｖ_prog）／Ｒ_progであり、（Ｚ₀への、または、Ｚ₀から
の電流）Ｉ_drive＝ＧＡＩＮ×Ｉ_progになる点に留意さ
れたい。次に、Ｖ_DD−Ｖ_prog＝Ｖ_DD／２となるように構
成するのが有効であり、実用的である。次に、例えばＲ
_scについて考察することにする。Ｒ_scが駆動しており、
Ｚ₀に等しい場合、結果得られるのは、その接続点にお
いてＶ_DD／２を生じる分圧器である。Ｒｓｃは、Ｖ_DD／
２を式ＧＡＩＮ×（（Ｖ_DD−Ｖ_prog）／Ｒ_prog）で割っ
たものでなければならない。Ｖ_DD−Ｖ_progは、Ｖ_DD／２
のため、結果は、Ｒ_sc＝Ｒ_prog／ＧＡＩＮに単純化され
る。Ｒ_sdについても同様に計算できる。

【００１７】最後に、デバイス３及び４の基準分圧器に
は、Ｖ_DDからデバイス３のゲートを切断し、代わりにＧ
ＮＤに接続するスイッチ５を備えることが望ましい可能
性がある。これによって、デバイス３がオフになるが、
デバイス４はオンのままである。結果として、Ｖ_refが
ゼロになり、ＮＧＡＴＥがＤＧＮＤに近くなり、ＰＧＡ
ＴＥがＤＶ_DDに近くなる。それによって、デバイス１２
及び１３がオフになり、ＩＣの静止電流検査に協調する
ことができる。

【００１８】以上の教示に照らして明らかなように、他
の回路の出力または電源抵抗をセットすることが可能で
あり、所望であれば、該教示の基本原理に基づくやり方
で補償することも可能である。例えば、プル・アップ抵
抗器と、１つ以上のプル・ダウン駆動装置を備えたシン
グル・エンド式出力段について考察することにする。各
駆動装置デバイスは、直列をなすそれ自体のプログラミ
ングされた制御デバイスを有することが可能であり、あ
るいは、全ての駆動装置デバイスに共通のプログラミン
グされた１つの制御デバイスを設けることも可能であ
る。該デバイスはＦＥＴである必要はなく、バイポーラ
・デバイスでも有効である。伝送線路を利用する必要も
なく、該回路要素が集積回路の一部である場合、制御を
受ける電源抵抗は、チップをオフにするピンを駆動する
ものである必要はない。それに関して、スイッチング・
デバイスと直列をなす制御装置の可調整直列抵抗は、個
別部品として、例えば、集積回路の一部としてではなく
プリント回路アセンブリの回路として構成することが可
能である。

【００１９】さらに明らかになるように、プログラミン
グ信号と基準信号との差をゼロにするフィードバック・
ループに、温度及び製造プロセスによって決まる性能特
性を備えたデバイスを組み込むことによって、補償が得
られる。ほぼ同じ性能特性を備えた駆動装置デバイスと
直列をなす制御デバイスを製造すると、フィードバック
増幅器における誤差信号の変動によって、プロセス及び
温度変動に起因する変動も自動的に補償される。同時
に、プログラミング信号が調整可能であれば、誤差信号
に対応する定常状態の変動が生じ、これが、出力回路の
出力抵抗値のプログラミングに役立つことになる。これ
を実施する特定のやり方を明らかにしてきたが、プログ
ラミング信号が、抵抗Ｒ_progを通って加算点に流入する
電流Ｉ_progから得られ、増幅誤差信号が、電流Ｉ_progに
サーボ制御を加え、かつ、電流ミラーを駆動して、制御
デバイスの駆動レベルＩ_driveをセットする場合、共通
の性能特性が誤差増幅器の内部に含まれるようにできる
ことは明らかである。

【００２０】以下に、発明の理解を助けるため本発明の
実施態様のいくつかを示す。（実施態様１）出力を備えた駆動装置段に関して所望の
電源抵抗をプログラミングするための方法において、
（ａ）出力に生起すべきるデータ・パターンに基づい
て、第１のスイッチング・トランジスタを駆動しオン及
びオフにするステップと、（ｂ）選択された第１の駆動
信号によって、第１のスイッチング・トランジスタに直
列接続された第１の制御トランジスタを駆動し、第１の
制御トランジスタが所望の電源抵抗に等しい量だけ自身
を通過する電流に抵抗するステップと、（ｃ）出力に生
起すべきデータ・パターンの相補データ・パターンに基
づいて、第１のスイッチング・トランジスタと逆の極性
を備えた第２のスイッチング・トランジスタを駆動し、
オン及びオフにするステップと、（ｄ）選択された第２
の駆動信号によって、第１の制御トランジスタと逆の極
性を備え、第２のスイッチング・トランジスタに直列接
続された第２の制御トランジスタを駆動し、第２の制御
トランジスタが所望の電源抵抗に等しい量だけ自身を通
過する電流に抵抗するステップと、（ｅ）帰還増幅器に
よって、外部より導入されるプログラミング信号と基準
信号の差分のヌルをとるステップと、（ｆ）帰還増幅器
の誤差信号から前記第１、第２の駆動信号を導出するス
テップと、を備える電源抵抗プログラミング方法。

【００２１】（実施態様２）さらに、帰還増幅器の利得
経路に、第１及び第２の制御トランジスタの場合とほぼ
同じ製造プロセス及び温度によって性能が決まるトラン
ジスタを含めるステップとを備えることを特徴とする実
施態様１に記載の電源抵抗プログラミング方法。

【図面の簡単な説明】

【図１】本発明の原理に基づいて構成された外部からプ
ログラミング可能なＣＭＯＳ出力段の単純化された概略
図である。

【符号の説明】

１ＣＭＯＳ出力駆動装置３ＦＥＴ４ＦＥＴ６誤差増幅器７外部プログラミング抵抗８ＦＥＴ９端子１０ー１５ＦＥＴ１６出力端子１７伝送線路１８容量負荷１９ＮＧＡＴＥ２０ＰＧＡＴＥ２１プログラマブル電流源２２出力駆動装置段２３出力駆動装置段２４伝送線路

───────────────────────────────────────────────────── フロントページの続き (72)発明者ピーター・ジェー・メイヤーアメリカ合衆国コロラド州フォート・コリンズ，チッペンデールドライブ 4624

Claims

【特許請求の範囲】

【請求項１】出力を備えた駆動装置段に関して所望の電
源抵抗をプログラミングするための方法において、（ａ）出力に生起すべきるデータ・パターンに基づい
て、第１のスイッチング・トランジスタを駆動しオン及
びオフにするステップと、（ｂ）選択された第１の駆動信号によって、第１のスイ
ッチング・トランジスタに直列接続された第１の制御ト
ランジスタを駆動し、第１の制御トランジスタが所望の
電源抵抗に等しい量だけ自身を通過する電流に抵抗する
ステップと、（ｃ）出力に生起すべきデータ・パターンの相補データ
・パターンに基づいて、第１のスイッチング・トランジ
スタと逆の極性を備えた第２のスイッチング・トランジ
スタを駆動し、オン及びオフにするステップと、（ｄ）選択された第２の駆動信号によって、第１の制御
トランジスタと逆の極性を備え、第２のスイッチング・
トランジスタに直列接続された第２の制御トランジスタ
を駆動し、第２の制御トランジスタが所望の電源抵抗に
等しい量だけ自身を通過する電流に抵抗するステップ
と、（ｅ）帰還増幅器によって、外部より導入されるプログ
ラミング信号と基準信号の差分のヌルをとるステップ
と、（ｆ）帰還増幅器の誤差信号から前記第１、第２の駆動
信号を導出するステップと、を備える電源抵抗プログラ
ミング方法。