JP3230501B2

JP3230501B2 - 周波数シンセサイザ

Info

Publication number: JP3230501B2
Application number: JP32165898A
Authority: JP
Inventors: 安博古賀
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-11-12
Filing date: 1998-11-12
Publication date: 2001-11-19
Anticipated expiration: 2018-11-12
Also published as: JP2000151401A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、無線通信機の同
調回路部分などに適用され、目的とする周波数以外の電
波を送受信しないように、基準周波数から目的とする周
波数を作り出す周波数シンセサイザに関するものであ
る。

【０００２】

【従来の技術】周波数シンセサイザは、精度良く発振周
波数を得られる水晶発振器などを基準周波数源として、
別の周波数成分を取り出したり、いくつかの基準周波数
を組み合わせたりすることにより、目的とする周波数を
作り出すものである。周波数シンセサイザには、一般的
に、高い精度の周波数が得られ、ＬＳＩ化が容易なＰＬ
Ｌ（Phase Locked Loop ）方式のＰＬＬ周波数シンセサ
イザが用いられている。周波数シンセサイザは、低位相
雑音特性と高速ロックアップを実現するために、多重ル
ープで構成されることが多い。

【０００３】図４は、一般的なＰＬＬ周波数シンセサイ
ザの構成を示すブロック図であり、また、図５は、図４
の周波数シンセサイザを使用して二重ループ構成とした
場合を示す図である。図４において、入力端子１は、分
周器６，７の分周比（１／Ｒ，１／Ｎ）およびローパス
フィルタ９の時定数（時定数によって決まるループゲイ
ン）を所定値に切り替えるデータを入力する端子であ
る。基準信号入力端子２は、基準信号発生回路１４（図
５参照）が発生した基準周波数の信号を入力する端子で
ある。

【０００４】出力端子３は、電圧制御発振器１０が発生
した発振周波数の信号を出力する端子である。警報出力
端子４は、シンセサイザの非同期状態（シンセサイザが
ロックアップしていない状態）を知らせる警報信号を出
力する端子である。

【０００５】デコーダ（ＤＥＣ；Decoder ）５は、入力
端子１からのデータをデコードし、そのデータを分周器
６，７およびローパスフィルタ９に出力する。分周器
（リファレンスカウンタ）６は、基準信号入力端子２か
らの基準周波数の信号を所定の分周比（１／Ｒ）に分周
し、その分周した基準周波数の信号を位相比較器８に出
力する。分周器６の分周比は、デコーダ５からのデータ
によって設定される。分周器（プログラムカウンタ）７
は、電圧制御発振器１０からの発振周波数の信号を所定
の分周比（１／Ｎ）に分周し、その分周した発振周波数
の信号を比較周波数の信号として位相比較器８に出力す
る。分周器７の分周比も、デコーダ５からのデータによ
って設定される。

【０００６】位相比較器（ＰＤ；Phase Detector）８
は、分周器６からの基準周波数の信号と分周器７からの
比較周波数の信号との位相を比較し、その位相差のパル
スをローパスフィルタ９に出力する。また、位相比較器
８は、基準周波数の信号と比較周波数の信号の位相が一
致しない場合、シンセサイザの非同期状態を知らせる警
報信号を警報出力端子４に出力する。

【０００７】ローパスフィルタ（ＬＰＦ；Low Pass Fil
ter ）９は、位相比較器８からのパルスの雑音成分を除
去するとともに、パルスを直流電圧レベル化し、電圧制
御発振器１０に出力する。ローパスフィルタ９の時定数
は、デコーダ５からのデータによって、シンセサイザの
同期周波数の最適値に設定される。電圧制御発振器（Ｖ
ＣＯ；Voltage Controlled Oscillator ）１０は、ロー
パスフィルタ９からの直流電圧値に応じた周波数の信号
を発振し、その発振周波数の信号を出力端子３に出力す
るとともに、分周器７（分周器７を介して位相比較器
８）にフィードバックする。

【０００８】また、図５において、周波数データ入力端
子１１は、シンセサイザ１５，１６の分周器６，７の分
周比（１／Ｒ，１／Ｎ）を設定するデータを入力する端
子であり、シンセサイザ１５，１６の入力端子１と接続
されている。周波数出力端子１２は、シンセサイザ１６
の電圧制御発振器１０が発生した発振周波数の信号を出
力する端子であり、シンセサイザ１６の出力端子３と接
続されている。警報出力端子１３は、シンセサイザ１
５，１６の位相比較器８から出力される警報信号を出力
する端子である。

【０００９】基準信号発生回路（Ｘ’ＴＡＬ；Crystal
）１４は、精度の良い基準周波数の信号を発生する水
晶発振器である。この基準信号発生回路１４は、シンセ
サイザ１５，１６の基準信号入力端子２と接続されてい
る。

【００１０】シンセサイザ（ＳＹＮＴＨ）１５，１６
は、上記図４に示したＰＬＬ周波数シンセサイザであ
る。シンセサイザ１５は、高い基準周波数でロックする
ように分周器６，７の分周比が設定され、シンセサイザ
１６は、シンセサイザ１５より低い基準周波数でロック
するように分周器６，７の分周比が設定されている。ま
た、シンセサイザ１５の出力端子３は、ミキサ（図示せ
ず）を介してシンセサイザ１６の電圧制御発振器１０の
出力側と接続され、シンセサイザ１６の出力端子３は、
周波数出力端子１２と接続されている。

【００１１】一重ループ構成のシンセサイザ（１５また
は１６）では、低い周波数のチャンネルスペースを得る
ためには、基準周波数も低くしなければならない。ＰＬ
Ｌ周波数シンセサイザ（１５，１６）の設計上、基準周
波数が低くなるとローパスフィルタ（９）のコンデンサ
や抵抗の時定数を大きくしなければならない。このた
め、ＰＬＬ周波数シンセサイザ（１５，１６）がロック
するのに要する時間（ロックアップ時間）が、時定数に
比例して長くなる。また、基準周波数が低くなると、位
相雑音も受けやすくなる。

【００１２】そこで、図５に示したように、シンセサイ
ザ１５，１６を二重ループ構成とし、サブループのシン
セサイザ１５によって高い基準周波数で出力周波数を変
化させ、微調整にメインループのシンセサイザ１６によ
って低い基準周波数で出力周波数を変化させるようにす
ることにより、高速ロックアップおよび低位相雑音特性
を確保することができる。

【００１３】警報合成回路１７は、シンセサイザー１
５，１６の位相比較器８から出力される警報信号を合成
するものであり、この警報合成回路１７の入力側は、シ
ンセサイザ１５，１６の警報出力端子４と接続され、出
力側は、遅延回路１８と接続されている。遅延回路１８
は、抵抗１８Ａとコンデンサ１８Ｂから構成されたＲＣ
回路であり、警報合成回路１７の出力側と警報出力端子
１３との間に接続され、警報合成回路１７から出力され
る警報信号を遅延させて警報出力端子１３に出力する。

【００１４】次に、動作について説明する。まず、目的
とする周波数に応じて、シンセサイザ１５，１６の分周
器６，７の分周比（１／Ｒ，１／Ｎ）およびローパスフ
ィルタ９の時定数が設定される。これらのデータの設定
は、まず、サブループのシンセサイザ１５における分周
器６，７の分周比、次に、サブループのシンセサイザ１
５におけるローパスフィルタ９の時定数、次に、メイン
ループのシンセサイザ１５における分周器６，７の分周
比、次に、メインループにおけるローパスフィルタ９の
時定数の順に行われる。

【００１５】サブループのシンセサイザ１５の分周器
６，７の分周比の設定（周波数設定）が行われると、シ
ンセサイザ１５は設定周波数に位相同期（ロック）する
動作を行う。基準信号発生回路１４からの基準周波数の
信号が、分周器６で所定の分周比に分周されて位相比較
器８に出力される。また、電圧制御発振器１０からの発
振周波数の信号が、分周器７で所定の分周比に分周され
て比較周波数の信号として位相比較器８に出力される。
位相比較器８は、基準周波数の信号と比較周波数の信号
との位相を比較し、その位相差のパルスをローパスフィ
ルタ９に出力する。

【００１６】このとき、位相比較器８は、基準周波数の
信号と比較周波数の信号の位相が一致していないので、
シンセサイザ１５が非同期状態であることを知らせる警
報信号を警報信号合成回路１７に出力する。

【００１７】ローパスフィルタ９は、位相比較器８から
のパルスの雑音成分を除去するとともに、パルスを直流
電圧レベルにして電圧制御発振器１０に出力する。電圧
制御発振器１０は、直流電圧値に応じた周波数の信号を
発振し、その発振周波数の信号を出力端子３（周波数出
力端子１２）および分周器７に出力する。分周器７は、
電圧制御発振器１０からの発振周波数の信号を所定の分
周比で分周して位相比較器８にフィードバックさせる。

【００１８】位相比較器８は、基準周波数の信号と比較
周波数の信号の位相が一致すると、位相差のパルスを出
力しなくなり、その結果、電圧制御発振器１０の発振周
波数はロックされる。位相比較器８は、電圧制御発振器
１０（シンセサイザ１５）がロックすると、警報信号を
解除する。

【００１９】メインループのシンセサイザ１６の分周器
６，７の分周比の設定（周波数設定）が行われると、シ
ンセサイザ１５は設定周波数に位相同期（ロック）する
動作を行う。メインループのシンセサイザ１６の位相同
期動作も、上記したサブループのシンセサイザ１５の位
相同期動作と同様である。即ち、メインループのシンセ
サイザ１６の位相比較器８が、基準周波数の信号と比較
周波数の信号の位相が一致するまで警報信号を警報信号
合成回路１７に出力し、基準周波数の信号と比較周波数
の信号の位相が一致し、シンセサイザ１６がロックする
と、警報信号を解除する。

【００２０】

【発明が解決しようとする課題】従来の周波数シンセサ
イザは以上のように構成されているので、次のような課
題があった。第１に、周波数シンセサイザ１５，１６の
設定周波数を変更する際に、ループ（メインループまた
はサブループ）が不安定となり、発振するおそれがあ
る。

【００２１】上記したように、周波数シンセサイザ１５
周波数の設定は、分周器６，７の分周比（１／Ｒ，１／
Ｎ）が設定された後、ローパスフィルタ９のループゲイ
ン（時定数）を設定周波数に応じた値に切り替えられる
が、分周器６，７の分周比（１／Ｒ，１／Ｎ）の設定後
からローパスフィルタ９のループゲイン切替えまでの
間、ループゲインが大きすぎる場合、周波数シンセサイ
ザ１５，１６のループが不安定となってしまうからであ
る。

【００２２】第２に、メインループの周波数シンセサイ
ザ１６が位相同期（ロック）していないのに、警報信号
が解除されてしまうおそれがある。上記したように、シ
ンセサイザ１５，１６の周波数の設定は、サブループの
シンセサイザ１５の周波数の設定が行われた後、メイン
ループのシンセサイザ１６の周波数の設定が行われる
が、サブループのシンセサイザ１５の周波数設定が行わ
れ、シンセサイザ１５の位相同期が完了し警報信号が解
除されたとき、メインループのシンセサイザ１６の周波
数設定が未だ終了しておらず警報信号が出力されていな
い場合、出力されるべき周波数でメインループのシンセ
サイザ１６の位相同期がなされていないのに、警報出力
端子１３から出力される警報信号が解除されてしまうか
らである。

【００２３】その結果、周波数シンセサイザ１５，１６
が、例えば、送信機に用いられる場合、警報信号が解除
されたとたんに、位相同期が完了していないのに送信波
が外部に送出されてしまう。

【００２４】この場合、各ループのシンセサイザ１５，
１６が位相同期しても、直ちに警報信号を解除しないよ
うに、遅延回路１８を設けている。しかし、この遅延回
路１８が設けられているため、シンセサイザ１５，１６
の本来の同期はずれの際の警報信号の出力および位相同
期の際の警報信号の解除も遅れてしまう。

【００２５】この発明は、上記のような課題を解決する
ためになされたものであり、周波数シンセサイザの設定
周波数を変更する際のループの不安定化を防止すること
ができる周波数シンセサイザを得ることを目的とする。

【００２６】また、この発明は、出力されるべき周波数
に位相同期していないのに警報信号が解除されてしまう
のを防止するとともに、本来の同期はずれの際の警報信
号および位相同期の際の警報信号解除を直ちに出力する
ことができる周波数シンセサイザを得ることを目的とす
る。

【００２７】

【課題を解決するための手段】本発明に係る周波数シン
セサイザは、サブループ及びメインループのシンセサイ
ザのループフィルタでループが開放され、サブループの
シンセサイザにおける第１及び第２の分周器の分周比が
設定され、メインループのシンセサイザにおける第１及
び第２の分周器の分周比が設定され、サブループ及びメ
インループのシンセサイザのループフィルタが最適値の
時定数に設定された後、サブループ及びメインループの
シンセサイザが位相同期動作を開始するように構成され
たものである。

【００２８】本発明に係る周波数シンセサイザは、ルー
プフィルタの時定数を設定する切替回路でループ開放を
実現するように構成したものである。

【００２９】本発明に係る周波数シンセサイザは、サブ
ループ及びメインループのシンセサイザのループフィル
タがループ開放を行う代わりに、サブループ及びメイン
ループのシンセサイザの第１及び第２の分周器が位相同
期できない分周比に設定するように構成したものであ
る。

【００３０】本発明に係る周波数シンセサイザは、二重
ループ構成でなく多重ループ構成としたものである。

【００３１】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。実施の形態１．図１は、この発明の実施の形
態１による二重ループ構成とした周波数シンセサイザの
構成を示すブロック図である。図１に示す二重ループ構
成の周波数シンセサイザが、上記図５に示した二重ルー
プ構成の周波数シンセサイザと異なるのは、シンセサイ
ザ２１，２２の構成と、遅延回路１８を設けていないこ
とである。その他の点は、上記図５で説明したものと同
様である。

【００３２】即ち、周波数データ入力端子１１は、シン
セサイザ２１，２２の分周器６，７の分周比（１／Ｒ，
１／Ｎ）を設定するデータを入力する端子であり、周波
数出力端子１２は、シンセサイザ２２の電圧制御発振器
１０が発生した発振周波数の信号を出力する端子であ
り、警報出力端子１３は、シンセサイザ２１，２２の位
相比較器８から出力される警報信号を出力する端子であ
る。

【００３３】また、基準信号発生回路（Ｘ’ＴＡＬ；Cr
ystal ）１４は、精度の良い基準周波数の信号を発生す
る水晶発振器である。警報合成回路１７は、シンセサイ
ザ２１，２２の位相比較器８から出力される警報信号を
合成するものであり、この警報合成回路１７の入力側
は、シンセサイザ２１，２２の警報出力端子４と接続さ
れ、出力側は、警報出力端子１３と接続されている（遅
延回路１８は設けられていない）。

【００３４】シンセサイザ（ＳＹＮＴＨ）２１，２２
は、上記図４に示したＰＬＬ周波数シンセサイザの構成
と同様であるが、シンセサイザ２１，２２のローパスフ
ィルタ９が、図２に示すように構成されている点で、シ
ンセサイザ１５，１６と異なるものである。

【００３５】図２は、周波数シンセサイザのローパスフ
ィルタ（ラグリードフィルタ）の構成を示す回路図であ
る。図２において、端子３１は、位相比較器８と接続さ
れ、端子３２は、電圧制御発振器１０と接続され、端子
３３は、デコーダ５と接続されている。切替回路３４，
３７は、並列に設けられた４つの切替器から成り、端子
３３から入力されるデコーダ５からの切替えデータに応
じて切替器の１つを接続することにより、抵抗３５，３
８の接続を切り替えるものである。コンデンサ３６は、
端子３２と切替回路３７との間に接続されている。

【００３６】切替回路３４と抵抗３５から成る４つの並
列の枝は、端子３１と端子３２との間に接続されている
（即ち、端子３１，３２間に対して直列に接続されてい
る）。切替回路３４の３つの切替器が接続すると、抵抗
３５を介して端子３１，３２間を接続するが、残りの１
つの切替器が接続しても、枝が途中で途切れていて開放
される。

【００３７】切替回路３７と抵抗３８から成る４つの並
列の枝は、コンデンサ３６と接地点（アース）との間に
接続されている（即ち、端子３１，３２間に対して並列
に接続されている）。切替回路３７の４つの切替器が接
続すると、抵抗３８を介してコンデンサ３６と接地点間
を接続する。

【００３８】３つの抵抗３５の抵抗値は、それぞれ異な
る値であり、また、４つの抵抗３８の抵抗値も、それぞ
れ異なる値である。従って、切替回路３４，３７が切り
替えられることにより、１２通りの時定数（ループゲイ
ン）を得ることができる。

【００３９】次に、動作について説明する。図３は、シ
ンセサイザ２１，２２の設定動作のタイミングを示すタ
イムチャートである。シンセサイザ２１，２２の分周器
６，７の分周比（１／Ｒ，１／Ｎ）を設定する前に、シ
ンセサイザ２１，２２のローパスフィルタ９の切替回路
３４を切り替えて、シンセサイザ２１，２２のループを
開放する（ＬＰＦＯＦＦ）。このようにループを開放
しておくことにより、シンセサイザ２１，２２の分周器
６，７の分周比を設定して周波数を変更する際でも、シ
ンセサイザ２１，２２のループが切断されているので、
ローパスフィルタ９のループゲインが大きすぎたために
ループが不安定となることはない。

【００４０】次に、サブループのシンセサイザ２１にお
ける分周器６，７の分周比（１／Ｒ，１／Ｎ）を設定し
（ＳＹＮＴＨ２１ＳＥＴ）、その後、メインループの
シンセサイザ２２における分周器６，７の分周比（１／
Ｒ，１／Ｎ）を設定する（ＳＹＮＴＨ２２ＳＥＴ）。

【００４１】メインループのシンセサイザ２２における
分周器６，７の分周比が設定されると、シンセサイザ２
１，２２のローパスフィルタ９の切替回路３４を切り替
えて、シンセサイザ２１，２２のローパスフィルタ９の
時定数（ループゲイン）を設定周波数に応じた最適値に
設定する（ＬＰＦＳＥＴ）。

【００４２】サブループおよびメインループのシンセサ
イザ２１，２２における分周器６，７の分周比およびロ
ーパスフィルタ９の時定数が設定されると、サブループ
およびメインループのシンセサイザ２１，２２は位相同
期動作を開始する。

【００４３】シンセサイザ２１，２２の位相同期動作
は、上記したのと同様である。即ち、サブループのシン
セサイザ２１，２２の位相比較器８が、基準周波数の信
号と比較周波数の信号の位相が一致するまで警報信号を
警報信号合成回路１７に出力し、基準周波数の信号と比
較周波数の信号の位相が一致し、シンセサイザ２１，２
２がロックすると、警報信号を解除する。

【００４４】以上のように、この実施の形態１によれ
ば、シンセサイザ２１，２２の分周器６，７の分周比を
設定して周波数設定を行う前に、ローパスフィルタ９の
切替回路３４を切り替え制御してシンセサイザ２１，２
２のループを開放するので、周波数シンセサイザ２１，
２２の設定周波数を変更する際のループの不安定化を防
止することができる。

【００４５】また、シンセサイザ２１，２２の周波数設
定が行われている間、シンセサイザ２１，２２のループ
が開放されているので、警報信号を途切れることなく確
実に警報信号合成回路１７（警報出力端子１３）に出力
することができ、出力されるべき周波数に位相同期して
いないのに警報信号が解除されてしまうのを防止するこ
とができる。さらに、遅延回路１８を設けていないの
で、本来の同期はずれの際の警報信号および位相同期の
際の警報信号解除を直ちに出力することができる。

【００４６】実施の形態２．尚、上記実施の形態１で
は、周波数シンセサイザ２１，２２を二重ループで構成
した場合について説明したが、これに限るものではな
く、多重ループであれば、ループ数に拘わらず実現する
ことができる。

【００４７】また、上記実施の形態１では、ローパスフ
ィルタ９の切替回路３４を切り替え制御することにより
ループ開放を行っていたが、このようなループ開放の方
法に限るものではなく、周波数設定の際に分周器６また
は分周器７を位相同期できない分周比（分周数）に設定
することにより、同期不可能状態を実現して警報信号を
出力させるようにしてもよい。

【００４８】また、上記実施の形態１では、ローパスフ
ィルタ９として、ラグリードフィルタを用いていたが、
これに限るものではなく、ラグフィルタやアクティブフ
ィルタであってもよい。

【００４９】

【発明の効果】以上のように、本発明によれば、サブル
ープ及びメインループのシンセサイザのループフィルタ
でループが開放され、サブループのシンセサイザにおけ
る第１及び第２の分周器の分周比が設定され、メインル
ープのシンセサイザにおける第１及び第２の分周器の分
周比が設定され、サブループ及びメインループのシンセ
サイザのループフィルタが最適値の時定数に設定された
後、サブループ及びメインループのシンセサイザが位相
同期動作を開始するように構成されているので、周波数
シンセサイザの設定周波数を変更する際のループの不安
定化を防止することができるとともに、警報信号を途切
れることなく確実に警報合成回路に出力することがで
き、位相同期していないのに警報信号が解除されてしま
うのを防止することができるなどの効果を奏する。

【００５０】また、本発明によれば、ループフィルタの
時定数を設定する切替回路でループ開放を実現するよう
に構成されているので、特別な構成を設ける必要なく、
簡易かつ効果的にループ開放を実現することができると
いう効果を奏する。

【００５１】また、本発明によれば、サブループ及びメ
インループのシンセサイザのループフィルタがループ開
放を行う代わりに、サブループ及びメインループのシン
セサイザの第１及び第２の分周器が位相同期できない分
周比に設定するように構成されているので、上記と同様
に、周波数シンセサイザの設定周波数を変更する際のル
ープの不安定化を防止することができるとともに、警報
信号を途切れることなく確実に警報合成回路に出力する
ことができ、位相同期していないのに警報信号が解除さ
れてしまうのを防止することができるなどの効果を奏す
る。

【００５２】さらに、本発明によれば、二重ループ構成
でなく多重ループ構成とされているので、一層の高速ロ
ックアップおよび低位相雑音特性を確保することができ
る多重ループ構成の周波数シンセサイザにおけるループ
の不安定化や警報信号の途切れの防止などを実現するこ
とができるという効果を奏する。

【図面の簡単な説明】

【図１】この発明の実施の形態１による二重ループ構
成とした周波数シンセサイザの構成を示すブロック図で
ある。

【図２】周波数シンセサイザのローパスフィルタの構
成を示す回路図である。

【図３】シンセサイザの設定動作のタイミングを示す
タイムチャートである。

【図４】従来の周波数シンセサイザの構成を示すブロ
ック図である。

【図５】図４の周波数シンセサイザを二重ループ構成
とした場合を示す図である。

【符号の説明】

９ローパスフィルタ２１，２２周波数シンセサイザ３４切替回路（同期不可能実現手段、ループ開放手
段）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０４Ｌ 7/02 Ｈ０４Ｌ 7/02 Ｚ (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03L 7/187 H03L 7/093 H03L 7/107 H03L 7/22 H04L 7/00 H04L 7/02

Claims

(57)【特許請求の範囲】

【請求項１】基準周波数の信号を発生する基準信号発
生回路と、当該基準信号発生回路からの前記基準周波数の信号を入
力データによって設定された所定の分周比に分周する第
１の分周器、当該第１の分周器からの前記基準周波数の
信号と比較周波数の信号との位相差を比較し、その位相
差のパルスを出力するとともに、前記基準周波数の信号
と前記比較周波数の信号の位相が一致しないとき、非同
期状態を知らせる警報信号を出力する位相比較器、前記
入力データによって最適値の時定数に設定され、前記位
相比較器からの前記パルスの雑音成分を除去するととも
に、前記パルスを直流電圧レベル化して出力するローパ
スフィルタ、当該ローパスフィルタからの直流電圧値に
応じた周波数の信号を発振し、その発振周波数の信号を
出力する電圧制御発振器、及び当該電圧制御発振器から
の前記発振周波数の信号を前記入力データによって設定
された所定の分周比に分周し、その分周した発振周波数
の信号を前記比較周波数の信号として前記位相比較器に
出力する第２の分周器からそれぞれ構成された２つのシ
ンセサイザと、当該２つのシンセサイザの前記位相比較器から出力され
た前記警報信号を合成する警報合成回路とを備え、前記２つのシンセサイザは二重ループ構成であって、サ
ブループのシンセサイザは高い基準周波数の信号でロッ
クし、メインループのシンセサイザは低い基準周波数の
信号でロックするものであり、前記サブループ及び前記メインループのシンセサイザの
前記ループフィルタでループが開放され、前記サブルー
プのシンセサイザにおける前記第１及び第２の分周器の
分周比が設定され、前記メインループのシンセサイザに
おける前記第１及び第２の分周器の分周比が設定され、
前記サブループ及び前記メインループのシンセサイザの
前記ループフィルタが最適値の時定数に設定された後、
前記サブループ及び前記メインループのシンセサイザが
位相同期動作を開始することを特徴とする周波数シンセ
サイザ。
【請求項２】ループフィルタは、時定数を設定する切
替回路でループ開放が実現されることを特徴とする請求
項１記載の周波数シンセサイザ。
【請求項３】サブループ及びメインループのシンセサ
イザのループフィルタがループ開放を行う代わりに、前
記サブループ及び前記メインループのシンセサイザの第
１及び第２の分周器が位相同期できない分周比に設定さ
れることを特徴とする請求項１記載の周波数シンセサイ
ザ。
【請求項４】二重ループ構成でなく、多重ループで構
成されたことを特徴とする請求項１から請求項３のうち
のいずれか１項記載の周波数シンセサイザ。