JP3229898B2 - 電圧形インバータ装置 - Google Patents
電圧形インバータ装置Info
- Publication number
- JP3229898B2 JP3229898B2 JP11872892A JP11872892A JP3229898B2 JP 3229898 B2 JP3229898 B2 JP 3229898B2 JP 11872892 A JP11872892 A JP 11872892A JP 11872892 A JP11872892 A JP 11872892A JP 3229898 B2 JP3229898 B2 JP 3229898B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- command
- generator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は可変出力周波数、可変
出力電圧電源として産業用に用いられる電圧形インバー
タ装置に係り、特にその出力電圧の歪を補償する制御方
式に関するものである。
出力電圧電源として産業用に用いられる電圧形インバー
タ装置に係り、特にその出力電圧の歪を補償する制御方
式に関するものである。
【０００２】
【従来の技術】図８は例えば「ＡＣサーボシステムの理
論と設計の実際」（総合電子出版社発行）Ｐ．５４〜５
７に開示されたこの種従来の電圧形インバータ装置を示
す構成図で、主回路１相分（Ｕ相）とその制御ブロック
を示す。図において、１は直流電源で、通常は充電回路
を備えた大容量電解コンデンサから構成されている。
２、４はスイッチング素子としてのトランジスタ、３、
５は各トランジスタ２、４に逆並列に接続されたフライ
ホイール用のダイオード、６は交流出力電流ＩUを検出
する電流検出器、７は交流出力電流ＩUの極性に応じて
後述する補償電圧ΔＶを発生する補償電圧発生器として
のコンパレータ、８はＰＷＭ制御のための三角波キャリ
ア信号を発生する三角波発生回路、９は交流相電圧指令
ＶU *と補償電圧ΔＶとを加算し三角波キャリア信号を減
算する加減算器、１０はヒステリシスコンパレータ、１
１は後述するアーム短絡防止のための短絡防止時間作成
回路とベースアンプである。
論と設計の実際」（総合電子出版社発行）Ｐ．５４〜５
７に開示されたこの種従来の電圧形インバータ装置を示
す構成図で、主回路１相分（Ｕ相）とその制御ブロック
を示す。図において、１は直流電源で、通常は充電回路
を備えた大容量電解コンデンサから構成されている。
２、４はスイッチング素子としてのトランジスタ、３、
５は各トランジスタ２、４に逆並列に接続されたフライ
ホイール用のダイオード、６は交流出力電流ＩUを検出
する電流検出器、７は交流出力電流ＩUの極性に応じて
後述する補償電圧ΔＶを発生する補償電圧発生器として
のコンパレータ、８はＰＷＭ制御のための三角波キャリ
ア信号を発生する三角波発生回路、９は交流相電圧指令
ＶU *と補償電圧ΔＶとを加算し三角波キャリア信号を減
算する加減算器、１０はヒステリシスコンパレータ、１
１は後述するアーム短絡防止のための短絡防止時間作成
回路とベースアンプである。
【０００３】次に、図８に示す回路の動作説明に入る前
に、この種電圧形インバータ装置におけるアーム間短絡
の現象とその防止策および出力電圧波形への影響につき
図９、１０により説明する。インバータ主回路１相分
は、図９（１）に示すように、上アーム素子（Ｑ1）と
逆並列接続されたダイオード３（Ｄ1）、下アーム素子
（Ｑ4）と逆並列接続されたダイオード５（Ｄ4）とから
構成されている。そして、図から判る通り、１相分主回
路の上下アーム素子が同時に点弧すると、直流電源１−
上アーム素子２−下アーム素子４−直流電源１の短絡回
路を構成するため主回路を損焼する。このため、電圧形
インバータでは、上下アーム素子の同時点弧は禁止条件
になっており、上下どちらか一方がオンの時には残り一
方は必ずオフしていることが必要である。
に、この種電圧形インバータ装置におけるアーム間短絡
の現象とその防止策および出力電圧波形への影響につき
図９、１０により説明する。インバータ主回路１相分
は、図９（１）に示すように、上アーム素子（Ｑ1）と
逆並列接続されたダイオード３（Ｄ1）、下アーム素子
（Ｑ4）と逆並列接続されたダイオード５（Ｄ4）とから
構成されている。そして、図から判る通り、１相分主回
路の上下アーム素子が同時に点弧すると、直流電源１−
上アーム素子２−下アーム素子４−直流電源１の短絡回
路を構成するため主回路を損焼する。このため、電圧形
インバータでは、上下アーム素子の同時点弧は禁止条件
になっており、上下どちらか一方がオンの時には残り一
方は必ずオフしていることが必要である。
【０００４】図９（２）（ａ）は、その動作を、トラン
ジスタの動作時間を零とした理想状態の場合について示
したものである。しかし、実際のトランジスタでは動作
時間に遅れが存在するので、同図（ｂ）に示すように、
オンしているトランジスタをオフするのに十分な時間ｔ
ｄをオフ指令時点からとった後、残りのトランジスタを
オンするようにする。このｔｄをアーム短絡防止時間と
呼んでおり、図９（１）の直流電源１の仮想中性点Ｎか
ら見た出力端子電位ＶUNは、この時間ｔｄでの出力電位
が出力電流ＩUの極性によって図９（２）（ｃ）に示す
ように異なるので、この時間ｔｄの影響で出力電圧に誤
差、歪が生じることになる。これは、時間ｔｄの間はト
ランジスタ２、４共にオフしており、出力端子の電位
は、もっぱら出力電流ＩUの極性によりダイオード３ま
たは５のいずれがオンするかで決まるからである。
ジスタの動作時間を零とした理想状態の場合について示
したものである。しかし、実際のトランジスタでは動作
時間に遅れが存在するので、同図（ｂ）に示すように、
オンしているトランジスタをオフするのに十分な時間ｔ
ｄをオフ指令時点からとった後、残りのトランジスタを
オンするようにする。このｔｄをアーム短絡防止時間と
呼んでおり、図９（１）の直流電源１の仮想中性点Ｎか
ら見た出力端子電位ＶUNは、この時間ｔｄでの出力電位
が出力電流ＩUの極性によって図９（２）（ｃ）に示す
ように異なるので、この時間ｔｄの影響で出力電圧に誤
差、歪が生じることになる。これは、時間ｔｄの間はト
ランジスタ２、４共にオフしており、出力端子の電位
は、もっぱら出力電流ＩUの極性によりダイオード３ま
たは５のいずれがオンするかで決まるからである。
【０００５】このような時間ｔｄの影響でインバータの
出力電圧がどのような誤差電圧を含むかを説明したのが
図１０である。同図（ａ）で交流相電圧指令ＶU *と三角
波キャリア信号とを比較し、ＶU *が大の場合は図９
（１）のトランジスタ２をオン、４をオフ、そしてＶU *
が小の場合はトランジスタ２をオフ、４をオンとする。
この時の仮想中性点Ｎから見た理想的な相電圧出力波形
が図１０（ｂ）に示されている。同図（ｃ）は、同図
（ａ）に示す遅れ力率電流ＩUが流れたと仮定した場合
の時間ｔｄによる影響成分のみを示し、同図（ｄ）は、
同図（ｂ）に（ｃ）を加味して求められる実際の出力電
圧波形を示す。このように、時間ｔｄの影響は、出力電
流ＩUの極性と逆極性の方形波状電圧（図１０（ｃ）に
破線で示す大きさΔＶの電圧）が加算されたと等価であ
ることが判る。
出力電圧がどのような誤差電圧を含むかを説明したのが
図１０である。同図（ａ）で交流相電圧指令ＶU *と三角
波キャリア信号とを比較し、ＶU *が大の場合は図９
（１）のトランジスタ２をオン、４をオフ、そしてＶU *
が小の場合はトランジスタ２をオフ、４をオンとする。
この時の仮想中性点Ｎから見た理想的な相電圧出力波形
が図１０（ｂ）に示されている。同図（ｃ）は、同図
（ａ）に示す遅れ力率電流ＩUが流れたと仮定した場合
の時間ｔｄによる影響成分のみを示し、同図（ｄ）は、
同図（ｂ）に（ｃ）を加味して求められる実際の出力電
圧波形を示す。このように、時間ｔｄの影響は、出力電
流ＩUの極性と逆極性の方形波状電圧（図１０（ｃ）に
破線で示す大きさΔＶの電圧）が加算されたと等価であ
ることが判る。
【０００６】ここで、図８に戻り、その動作について説
明する。コンパレータ７は電流検出器６で検出された交
流出力電流ＩUからその極性を判別しそれと同極性で振
幅ΔＶ（図１０（ｃ））の補償電圧を出力し、この補償
電圧ΔＶを交流相電圧指令ＶU *に加算して三角波キャリ
ア信号と比較するようにすることにより、短絡防止時間
ｔｄによる影響を相殺する。即ち、加減算器９から以上
のようにして得られた信号を基に、短絡防止時間作成回
路、ベースアンプ１１から各トランジスタ２、４にベー
ス電流を供給しそのスイッチング制御を行う。
明する。コンパレータ７は電流検出器６で検出された交
流出力電流ＩUからその極性を判別しそれと同極性で振
幅ΔＶ（図１０（ｃ））の補償電圧を出力し、この補償
電圧ΔＶを交流相電圧指令ＶU *に加算して三角波キャリ
ア信号と比較するようにすることにより、短絡防止時間
ｔｄによる影響を相殺する。即ち、加減算器９から以上
のようにして得られた信号を基に、短絡防止時間作成回
路、ベースアンプ１１から各トランジスタ２、４にベー
ス電流を供給しそのスイッチング制御を行う。
【０００７】
【発明が解決しようとする課題】従来の電圧形インバー
タ装置は以上のように構成されており、コンパレータ７
で発生すべき補償電圧ΔＶの波形を電流検出器６で検出
した交流出力電流ＩUに基づいて決めていたので、この
交流出力電流に例えばＰＷＭ制御に伴うリップルが重畳
しているような場合、電流の零クロス付近の動作が不安
定となる。即ち、コンパレータ７の動作タイミングが不
安定となって正確な補償電圧ΔＶが得られず、アーム短
絡防止に伴う出力電圧の歪の補償が不完全になるという
問題点があった。
タ装置は以上のように構成されており、コンパレータ７
で発生すべき補償電圧ΔＶの波形を電流検出器６で検出
した交流出力電流ＩUに基づいて決めていたので、この
交流出力電流に例えばＰＷＭ制御に伴うリップルが重畳
しているような場合、電流の零クロス付近の動作が不安
定となる。即ち、コンパレータ７の動作タイミングが不
安定となって正確な補償電圧ΔＶが得られず、アーム短
絡防止に伴う出力電圧の歪の補償が不完全になるという
問題点があった。
【０００８】この発明は以上のような問題点を解消する
ためになされたもので、アーム短絡防止に伴う出力電圧
の歪を確実に補償することができる電圧形インバータ装
置を得ることを目的とする。
ためになされたもので、アーム短絡防止に伴う出力電圧
の歪を確実に補償することができる電圧形インバータ装
置を得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明の請求項１に係
る電圧形インバータ装置は、交流出力電流を検出する電
流検出器、交流電流指令を発生する電流指令発生器、こ
の電流指令発生器からの交流電流指令と上記電流検出器
からの交流出力電流との偏差を入力しこれを交流電圧指
令量に変換して出力する電流制御器、上記電流指令発生
器からの交流電流指令の極性のみに応じて極性が定まる
所定量の補償電圧を発生する補償電圧発生器、および上
記電流制御器と補償電圧発生器とからの出力を加算し交
流電圧指令としてＰＷＭ制御部へ送出する加算器を備え
たものである。
る電圧形インバータ装置は、交流出力電流を検出する電
流検出器、交流電流指令を発生する電流指令発生器、こ
の電流指令発生器からの交流電流指令と上記電流検出器
からの交流出力電流との偏差を入力しこれを交流電圧指
令量に変換して出力する電流制御器、上記電流指令発生
器からの交流電流指令の極性のみに応じて極性が定まる
所定量の補償電圧を発生する補償電圧発生器、および上
記電流制御器と補償電圧発生器とからの出力を加算し交
流電圧指令としてＰＷＭ制御部へ送出する加算器を備え
たものである。
【００１０】請求項２に係るものは、特に上記請求項１
の補償電圧発生器に替わって、インバータの基本波出力
周波数が所定値未満のときは上記電流指令発生器からの
交流電流指令の極性に応じて、また上記基本波出力周波
数が所定値以上のときは上記電流検出器からの交流出力
電流の極性に応じてそれぞれ極性が定まる所定量の補償
電圧を発生する補償電圧発生器としたものである。
の補償電圧発生器に替わって、インバータの基本波出力
周波数が所定値未満のときは上記電流指令発生器からの
交流電流指令の極性に応じて、また上記基本波出力周波
数が所定値以上のときは上記電流検出器からの交流出力
電流の極性に応じてそれぞれ極性が定まる所定量の補償
電圧を発生する補償電圧発生器としたものである。
【００１１】請求項３に係るものは、上記補償電圧発生
器で発生する補償電圧の絶対値が、インバータの基本波
出力周波数が所定値未満では一定で所定値以上では周波
数とともに小さくなるようにしたものである。
器で発生する補償電圧の絶対値が、インバータの基本波
出力周波数が所定値未満では一定で所定値以上では周波
数とともに小さくなるようにしたものである。
【００１２】請求項４に係るものは、上記直流電源の電
圧を検出し、その電圧の増減に応じて補償電圧を増減す
るようにしたものである。
圧を検出し、その電圧の増減に応じて補償電圧を増減す
るようにしたものである。
【００１３】
【作用】この発明に係る電圧形インバータ装置では、内
部で発生する交流電流指令の極性を判別して補償電圧を
発生するタイミングを決定しており、出力電流中のリッ
プル等の影響を受けることがなく正確な補償電圧を得る
ことができる。
部で発生する交流電流指令の極性を判別して補償電圧を
発生するタイミングを決定しており、出力電流中のリッ
プル等の影響を受けることがなく正確な補償電圧を得る
ことができる。
【００１４】また、インバータの基本波出力周波数が所
定値以上となると、交流電流指令と交流出力電流との位
相のずれが無視できなくなるが、この高周波数域では、
交流出力電流の極性に応じて補償電圧を発生するように
することにより、上記位相ずれの問題が解消される。
定値以上となると、交流電流指令と交流出力電流との位
相のずれが無視できなくなるが、この高周波数域では、
交流出力電流の極性に応じて補償電圧を発生するように
することにより、上記位相ずれの問題が解消される。
【００１５】また、出力電圧／出力周波数≒一定の条件
で制御される場合には、出力電圧の波形歪に及ぼすアー
ム短絡防止時間ｔｄの影響が小さくなり、補償電圧を周
波数とともに小さくすることもできる。
で制御される場合には、出力電圧の波形歪に及ぼすアー
ム短絡防止時間ｔｄの影響が小さくなり、補償電圧を周
波数とともに小さくすることもできる。
【００１６】更に、補償電圧を直流電源の電圧に応じて
増減することにより、当該電圧の変動に伴う補償度の過
不足を解消することができる。
増減することにより、当該電圧の変動に伴う補償度の過
不足を解消することができる。
【００１７】
【実施例】実施例１．図１はこの発明の実施例１による
電圧形インバータ装置を示す構成図である。図におい
て、従来と同一または相当部分には同一の符号を付して
説明は省略する。１２は交流電流指令ＩU *を発生する電
流指令発生器、１３は電流指令発生器１２からの交流電
流指令ＩU *と電流検出器６からの交流出力電流ＩUとの
偏差をとる減算器、１４は減算器１３からの偏差信号を
増幅変換して交流相電圧指令量ＶU * aとして出力する電
流制御器、１５は電流制御器１４からの交流相電圧指令
量ＶU * aとコンパレータ７からの補償電圧ΔＶとを加算
して交流相電圧指令ＶU *として出力する加算器である。
１６はインバータの発振周波数指令ｆを入力としアーム
短絡防止時間ｔｄによる補償電圧量の振幅｜ΔＶ｜を発
生する電圧補償振幅発生器である。なお、ａは定数入力
である。
電圧形インバータ装置を示す構成図である。図におい
て、従来と同一または相当部分には同一の符号を付して
説明は省略する。１２は交流電流指令ＩU *を発生する電
流指令発生器、１３は電流指令発生器１２からの交流電
流指令ＩU *と電流検出器６からの交流出力電流ＩUとの
偏差をとる減算器、１４は減算器１３からの偏差信号を
増幅変換して交流相電圧指令量ＶU * aとして出力する電
流制御器、１５は電流制御器１４からの交流相電圧指令
量ＶU * aとコンパレータ７からの補償電圧ΔＶとを加算
して交流相電圧指令ＶU *として出力する加算器である。
１６はインバータの発振周波数指令ｆを入力としアーム
短絡防止時間ｔｄによる補償電圧量の振幅｜ΔＶ｜を発
生する電圧補償振幅発生器である。なお、ａは定数入力
である。
【００１８】次に動作について説明する。この実施例で
は、電流指令発生器１２により内部で正弦波状の交流電
流指令ＩU *を作成し、この極性をコンパレータ７で判別
し、当該極性に応じて補償電圧ΔＶを発生する。そし
て、この交流電流指令ＩU *と交流出力電流ＩUとの偏差
分から電流制御器１４により交流相電圧指令量ＶU * aを
作成し、加算器１５でコンパレータ７からの補償電圧Δ
Ｖと加算して最終的な交流相電圧指令ＶU *を得る。この
ようにして得られた交流相電圧指令ＶU *に基づき、ＰＷ
Ｍ制御部を構成する三角波発生回路８、ヒステリシスコ
ンパレータ１０および短絡防止時間作成回路、ベースア
ンプ１１により各トランジスタ２、４のベース電流を制
御する点は従来の場合と同様である。
は、電流指令発生器１２により内部で正弦波状の交流電
流指令ＩU *を作成し、この極性をコンパレータ７で判別
し、当該極性に応じて補償電圧ΔＶを発生する。そし
て、この交流電流指令ＩU *と交流出力電流ＩUとの偏差
分から電流制御器１４により交流相電圧指令量ＶU * aを
作成し、加算器１５でコンパレータ７からの補償電圧Δ
Ｖと加算して最終的な交流相電圧指令ＶU *を得る。この
ようにして得られた交流相電圧指令ＶU *に基づき、ＰＷ
Ｍ制御部を構成する三角波発生回路８、ヒステリシスコ
ンパレータ１０および短絡防止時間作成回路、ベースア
ンプ１１により各トランジスタ２、４のベース電流を制
御する点は従来の場合と同様である。
【００１９】以上のように、この発明の実施例でコンパ
レータ７が判別対象とする信号は正弦波状の交流電流指
令ＩU *であるので、従来の交流出力電流ＩUを判別対象
とする場合のようなリップルによる零クロス付近の動作
不安定等の弊害がなく、正確で安定した補償電圧ΔＶを
得ることができ、従って、アーム短絡防止時間ｔｄの設
定に伴う出力電圧波形の歪を確実に補償することができ
る。
レータ７が判別対象とする信号は正弦波状の交流電流指
令ＩU *であるので、従来の交流出力電流ＩUを判別対象
とする場合のようなリップルによる零クロス付近の動作
不安定等の弊害がなく、正確で安定した補償電圧ΔＶを
得ることができ、従って、アーム短絡防止時間ｔｄの設
定に伴う出力電圧波形の歪を確実に補償することができ
る。
【００２０】実施例２．なお、実施例１における電圧補
償振幅発生器１６は、図２（ａ）に示したように、発振
周波数指令ｆの大小にかかわらず、定数入力ａの一定値
の補償電圧｜ΔＶ｜を発生するものとしたが、以下に説
明する理由により、同図（ｂ）に示すような特性のもの
としてもよい。
償振幅発生器１６は、図２（ａ）に示したように、発振
周波数指令ｆの大小にかかわらず、定数入力ａの一定値
の補償電圧｜ΔＶ｜を発生するものとしたが、以下に説
明する理由により、同図（ｂ）に示すような特性のもの
としてもよい。
【００２１】即ち、電流制御器１４のゲインが高くとれ
ず電流制御閉ループの応答が低い場合、基本波出力周波
数が高くなると交流電流指令ＩU *と交流出力電流ＩUと
の間に位相遅れが生じ、コンパレータ７への入力信号と
して交流出力電流ＩUの代わりに交流電流指令ＩU *を利
用すると、実際の出力電圧歪と異なる位相で電圧補償を
実施することになり、余計に電圧歪を発生することにな
りかねない。従って、図２（ｂ）では、周波数か所定値
以上になると、補償電圧｜ΔＶ｜を徐々に低減し出力電
圧にショックを与えないようにしながら最終的に零にす
る。
ず電流制御閉ループの応答が低い場合、基本波出力周波
数が高くなると交流電流指令ＩU *と交流出力電流ＩUと
の間に位相遅れが生じ、コンパレータ７への入力信号と
して交流出力電流ＩUの代わりに交流電流指令ＩU *を利
用すると、実際の出力電圧歪と異なる位相で電圧補償を
実施することになり、余計に電圧歪を発生することにな
りかねない。従って、図２（ｂ）では、周波数か所定値
以上になると、補償電圧｜ΔＶ｜を徐々に低減し出力電
圧にショックを与えないようにしながら最終的に零にす
る。
【００２２】時間ｔｄによる電圧歪の波高値は周波数ｆ
に依らず一定であり、一方制御は通常Ｖ／ｆ≒一定の条
件でなされるので、電圧歪の出力電圧基本波振幅に対す
る比率が周波数ｆか大になるにつれて次第に低下するこ
とになり、図２（ｂ）のように所定の高周波数域で補償
を打ち切っても波形歪としては許容される用途も多い。
に依らず一定であり、一方制御は通常Ｖ／ｆ≒一定の条
件でなされるので、電圧歪の出力電圧基本波振幅に対す
る比率が周波数ｆか大になるにつれて次第に低下するこ
とになり、図２（ｂ）のように所定の高周波数域で補償
を打ち切っても波形歪としては許容される用途も多い。
【００２３】実施例３．図３はこの発明の実施例３によ
る電圧形インバータ装置を示す構成図で、既述実施例と
異なるのは逆起電力補償量発生器１７を新たに設けてい
る点である。即ち、この逆起電力補償量発生器１７は交
流電流指令ＩU *から負荷の逆起電力分に相当する信号Ｖ
U * bを作成出力し、加算器１５でこの信号ＶU * bと電流制
御器１４からの信号ＶU * aとコンパレータ７からの補償
電圧ΔＶとを加算して交流相電圧指令ＶU *としている。
従って、逆起電力補償量発生器１７によって信号ＶU * b
を作成している分、電流制御器１４の債務が軽減される
という利点がある。
る電圧形インバータ装置を示す構成図で、既述実施例と
異なるのは逆起電力補償量発生器１７を新たに設けてい
る点である。即ち、この逆起電力補償量発生器１７は交
流電流指令ＩU *から負荷の逆起電力分に相当する信号Ｖ
U * bを作成出力し、加算器１５でこの信号ＶU * bと電流制
御器１４からの信号ＶU * aとコンパレータ７からの補償
電圧ΔＶとを加算して交流相電圧指令ＶU *としている。
従って、逆起電力補償量発生器１７によって信号ＶU * b
を作成している分、電流制御器１４の債務が軽減される
という利点がある。
【００２４】実施例４．既述実施例では、いずれも直接
交流電流を制御する電流制御系の場合について示した
が、図４は図３のものを周知の直交２軸上の直流電流制
御方式で行うようにした場合の構成図である。この発明
で着目している動作、特性は既述実施例で説明した内容
と同様であるので、以下、図４の各構成要素を列挙して
説明に代える。
交流電流を制御する電流制御系の場合について示した
が、図４は図３のものを周知の直交２軸上の直流電流制
御方式で行うようにした場合の構成図である。この発明
で着目している動作、特性は既述実施例で説明した内容
と同様であるので、以下、図４の各構成要素を列挙して
説明に代える。
【００２５】１８は交流出力電流ＩUとＩWとからＩVを
求める反転加算器、１９は３相電流を２相電流ｉα、ｉ
βに変換する３相／２相変換器、２０は電流ｉα、ｉβ
と位相角θとを入力し２軸成分電流ｉｄ、ｉｑを出力す
る回転座標変換器である。２１、２２は２軸直流電流指
令発生器で、図３の電流指令発生器１２に相当する。２
３、２４は各軸成分の出力電流と指令値との偏差をとる
減算器で、図３の減算器１３に相当する。２５、２６は
２軸直流電流制御器（図３の電流制御器１４に相当）、
２７、２８はそれぞれ減算器および加算器、２９は２軸
直流逆起電力補償量発生器で、図３の逆起電力補償量発
生器１７に相当する。３０および３１は２軸電圧成分を
３相成分に逆変換するためのそれぞれ回転座標変換器お
よび２相／３相変換器、３２および３３は電流成分につ
いての同様のそれぞれ回転座標変換器および２相／３相
変換器、３４は逆変換して得られた交流相電圧指令ＶU *
とコンパレータ７からの補償電圧ΔＶとを加算する加算
器で、図３の加算器１５に相当する。３５は積分器であ
る。
求める反転加算器、１９は３相電流を２相電流ｉα、ｉ
βに変換する３相／２相変換器、２０は電流ｉα、ｉβ
と位相角θとを入力し２軸成分電流ｉｄ、ｉｑを出力す
る回転座標変換器である。２１、２２は２軸直流電流指
令発生器で、図３の電流指令発生器１２に相当する。２
３、２４は各軸成分の出力電流と指令値との偏差をとる
減算器で、図３の減算器１３に相当する。２５、２６は
２軸直流電流制御器（図３の電流制御器１４に相当）、
２７、２８はそれぞれ減算器および加算器、２９は２軸
直流逆起電力補償量発生器で、図３の逆起電力補償量発
生器１７に相当する。３０および３１は２軸電圧成分を
３相成分に逆変換するためのそれぞれ回転座標変換器お
よび２相／３相変換器、３２および３３は電流成分につ
いての同様のそれぞれ回転座標変換器および２相／３相
変換器、３４は逆変換して得られた交流相電圧指令ＶU *
とコンパレータ７からの補償電圧ΔＶとを加算する加算
器で、図３の加算器１５に相当する。３５は積分器であ
る。
【００２６】実施例５．図５はこの発明の実施例５によ
る電圧形インバータ装置を示す構成図で、図４の実施例
と異なるのは、補償切替器３６を追加してコンパレータ
７に送出すべき信号を、周波数ｆの範囲によって交流電
流指令ＩU *と交流出力電流ＩUとに切り替えるようにし
た点である。そして、図６（ａ）（ｂ）は更にこの補償
切替器３６の具体的構成例を示すものである。
る電圧形インバータ装置を示す構成図で、図４の実施例
と異なるのは、補償切替器３６を追加してコンパレータ
７に送出すべき信号を、周波数ｆの範囲によって交流電
流指令ＩU *と交流出力電流ＩUとに切り替えるようにし
た点である。そして、図６（ａ）（ｂ）は更にこの補償
切替器３６の具体的構成例を示すものである。
【００２７】図６（ａ）では、切替信号発生器３７が周
波数ｆを判別し、周波数ｆが所定値未満のときは、切替
スイッチ３８を下側に操作して、即ち交流電流指令ＩU *
を切替後信号ＩU * aとしてコンパレータ７へ送出する。
また、周波数ｆが所定値以上のときは、切替スイッチ３
８を上側に操作して、即ち交流出力電流ＩUを切替後信
号ＩU * aとしてコンパレータ７へ送出する。このように
切替を行うようにしたのは、既述した通り、周波数ｆが
高くなると交流電流指令ＩU *と交流出力電流ＩUとの間
に位相遅れが生じ、交流電流指令ＩU *を基に補償電圧Δ
Ｖを作成する方式に限界があるためで、周波数ｆが所定
値以上のときには交流出力電流ＩUを基に補償電圧ΔＶ
を作成する元の方式に切り替える。このようにしても、
高周波数域では時間ｔｄによる影響も低下しているの
で、電流零クロス付近のリップルによる不安定性もほと
んど問題はなく、却って上記した位相遅れによる弊害が
解消されるという利点がある。
波数ｆを判別し、周波数ｆが所定値未満のときは、切替
スイッチ３８を下側に操作して、即ち交流電流指令ＩU *
を切替後信号ＩU * aとしてコンパレータ７へ送出する。
また、周波数ｆが所定値以上のときは、切替スイッチ３
８を上側に操作して、即ち交流出力電流ＩUを切替後信
号ＩU * aとしてコンパレータ７へ送出する。このように
切替を行うようにしたのは、既述した通り、周波数ｆが
高くなると交流電流指令ＩU *と交流出力電流ＩUとの間
に位相遅れが生じ、交流電流指令ＩU *を基に補償電圧Δ
Ｖを作成する方式に限界があるためで、周波数ｆが所定
値以上のときには交流出力電流ＩUを基に補償電圧ΔＶ
を作成する元の方式に切り替える。このようにしても、
高周波数域では時間ｔｄによる影響も低下しているの
で、電流零クロス付近のリップルによる不安定性もほと
んど問題はなく、却って上記した位相遅れによる弊害が
解消されるという利点がある。
【００２８】補償切替器３６として図６（ｂ）に示す構
成を採用したものでは、図に概略示すような特性を備え
た乗算形関数発生器３９、４０を設け、これら発生器３
９、４０の関数を乗算した交流出力電流ＩUと交流電流
指令ＩU *との信号を加算器４１で加算して切替後信号Ｉ
U * aとしてコンパレータ７に送出するようにしたので、
切替時の制御が連続的にスムーズになされるという利点
がある。
成を採用したものでは、図に概略示すような特性を備え
た乗算形関数発生器３９、４０を設け、これら発生器３
９、４０の関数を乗算した交流出力電流ＩUと交流電流
指令ＩU *との信号を加算器４１で加算して切替後信号Ｉ
U * aとしてコンパレータ７に送出するようにしたので、
切替時の制御が連続的にスムーズになされるという利点
がある。
【００２９】実施例６．図７はこの発明の実施例６によ
る電圧形インバータ装置の特徴部分を抜き出して示す構
成図である。図において、４２は直流電源１の電圧Ｅd
を検出する電圧検出器、４３は検出電圧Ｅdを定格電圧
Ｅd0を分母として単位化する除算器、４４はコンパレー
タ７からの補償電圧ΔＶに除算器４３からのＥd／Ｅd0
を乗算してその出力を加算器３４等に送出する乗算器で
ある。
る電圧形インバータ装置の特徴部分を抜き出して示す構
成図である。図において、４２は直流電源１の電圧Ｅd
を検出する電圧検出器、４３は検出電圧Ｅdを定格電圧
Ｅd0を分母として単位化する除算器、４４はコンパレー
タ７からの補償電圧ΔＶに除算器４３からのＥd／Ｅd0
を乗算してその出力を加算器３４等に送出する乗算器で
ある。
【００３０】時間ｔｄによる出力電圧歪みの大きさは、
直流電源１の電圧Ｅdに比例するため、以上の実施例で
求めたΔＶに電圧比Ｅd／Ｅd0を乗算した値を最終の補
償電圧ΔＶとしてＰＷＭ制御に供することにより、電圧
Ｅdの変動による補償特性への影響を排除することがで
きる。
直流電源１の電圧Ｅdに比例するため、以上の実施例で
求めたΔＶに電圧比Ｅd／Ｅd0を乗算した値を最終の補
償電圧ΔＶとしてＰＷＭ制御に供することにより、電圧
Ｅdの変動による補償特性への影響を排除することがで
きる。
【００３１】実施例７．なお、各実施例で説明した電圧
補償振幅発生器１６、逆起電力補償量発生器１７、補償
切替器３６、更には図７で説明した直流電圧変動補償回
路は、いずれも、図１、図３の交流電流制御の方式のも
のでも、また、図４、図５の２軸直流電流制御の方式の
ものでも全く同様に採用し得ることは言うまでもない。
また、この発明では、従来の回路構成に比較して種々の
機能要素を追加する必要があるが、いずれもマイクロプ
ロセッサでのＳ／Ｗ処理による簡単な構成で対処するこ
とができ、装置全体としては従来とほとんど差がなく実
現することができる。
補償振幅発生器１６、逆起電力補償量発生器１７、補償
切替器３６、更には図７で説明した直流電圧変動補償回
路は、いずれも、図１、図３の交流電流制御の方式のも
のでも、また、図４、図５の２軸直流電流制御の方式の
ものでも全く同様に採用し得ることは言うまでもない。
また、この発明では、従来の回路構成に比較して種々の
機能要素を追加する必要があるが、いずれもマイクロプ
ロセッサでのＳ／Ｗ処理による簡単な構成で対処するこ
とができ、装置全体としては従来とほとんど差がなく実
現することができる。
【００３２】
【発明の効果】この発明に係る電圧形インバータ装置
は、以上のように、内部で発生する交流電流指令の極性
を判別して補償電圧を発生するようにしたので、従来の
ような交流出力電流中のリップル等の影響を受けること
がなく正確な補償電圧を得ることができ、アーム短絡防
止時間に基づく出力電圧歪を確実に安定して補償するこ
とができる。
は、以上のように、内部で発生する交流電流指令の極性
を判別して補償電圧を発生するようにしたので、従来の
ような交流出力電流中のリップル等の影響を受けること
がなく正確な補償電圧を得ることができ、アーム短絡防
止時間に基づく出力電圧歪を確実に安定して補償するこ
とができる。
【００３３】また、インバータの基本波出力周波数が所
定値以上のとき極性判別対象信号を交流出力電流とした
ものでは、高周波数域での交流電流指令と交流出力電流
との位相差に基づく補償動作上の不具合が解消される。
定値以上のとき極性判別対象信号を交流出力電流とした
ものでは、高周波数域での交流電流指令と交流出力電流
との位相差に基づく補償動作上の不具合が解消される。
【００３４】また、高周波数域で補償電圧の絶対値を周
波数とともに小さくするようにしたものでは、上記と同
様、位相差に基づく補償動作上の不具合が解消される。
波数とともに小さくするようにしたものでは、上記と同
様、位相差に基づく補償動作上の不具合が解消される。
【００３５】更に、補償電圧を直流電源の電圧の変動に
応じて変化させることにより、補償動作に及ぼす上記電
圧変動の影響を排除することができる。
応じて変化させることにより、補償動作に及ぼす上記電
圧変動の影響を排除することができる。
【図１】この発明の実施例１による電圧形インバータ装
置を示す構成図である。
置を示す構成図である。
【図２】実施例１および実施例２における電圧補償振幅
発生器１６の具体例を示す構成図である。
発生器１６の具体例を示す構成図である。
【図３】この発明の実施例３による電圧形インバータ装
置を示す構成図である。
置を示す構成図である。
【図４】この発明の実施例４による電圧形インバータ装
置を示す構成図である。
置を示す構成図である。
【図５】この発明の実施例５による電圧形インバータ装
置を示す構成図である。
置を示す構成図である。
【図６】図５の補償切替器３６の具体例を示す構成図で
ある。
ある。
【図７】この発明の実施例６による電圧形インバータ装
置の特徴部分を抜き出して示す構成図である。
置の特徴部分を抜き出して示す構成図である。
【図８】従来の電圧形インバータ装置を示す構成図であ
る。
る。
【図９】電圧形インバータにおけるアーム間短絡の現象
およびその防止策を説明するための図である。
およびその防止策を説明するための図である。
【図１０】図９の防止策における出力電圧波形を説明す
るための図である。
るための図である。
１ 直流電源 ２、４ スイッチング素子としてのトランジスタ ６ 電流検出器 ７ 補償電圧発生器としてのコンパレータ ８、１０、１１ ＰＷＭ制御部を構成するそれぞれ三角
波発生回路、ヒステリシスコンパレータおよび短絡防止
時間作成回路、ベースアンプ １２ 電流指令発生器 １３ 減算器 １４ 電流制御器 １５ 加算器 １６ 電圧補償振幅発生器 ３６ 補償切替器 ４２ 電圧検出器 ４４ 乗算器 ＩU 交流出力電流 ＩU * 交流電流指令 ＩU * a 切替後交流電流指令 ＶU * 交流相電圧指令 ＶU * a 交流相電圧指令量 ΔＶ 補償電圧 ｆ 基本波出力周波数、発振周波数指令
波発生回路、ヒステリシスコンパレータおよび短絡防止
時間作成回路、ベースアンプ １２ 電流指令発生器 １３ 減算器 １４ 電流制御器 １５ 加算器 １６ 電圧補償振幅発生器 ３６ 補償切替器 ４２ 電圧検出器 ４４ 乗算器 ＩU 交流出力電流 ＩU * 交流電流指令 ＩU * a 切替後交流電流指令 ＶU * 交流相電圧指令 ＶU * a 交流相電圧指令量 ΔＶ 補償電圧 ｆ 基本波出力周波数、発振周波数指令
Claims (4)
- 【請求項１】 互いに直列となって直流電源に接続され
たスイッチング素子の同時点弧を防止するため上記スイ
ッチング素子のタイミングを調整制御するとともに、こ
の調整に基づく交流出力電圧の歪を補償するためＰＷＭ
制御部への交流電圧指令を補正制御するようにした電圧
形インバータ装置において、 交流出力電流を検出する電流検出器、交流電流指令を発
生する電流指令発生器、この電流指令発生器からの交流
電流指令と上記電流検出器からの交流出力電流との偏差
を入力しこれを交流電圧指令量に変換して出力する電流
制御器、上記電流指令発生器からの交流電流指令の極性
のみに応じて極性が定まる所定量の補償電圧を発生する
補償電圧発生器、および上記電流制御器と補償電圧発生
器とからの出力を加算し交流電圧指令として上記ＰＷＭ
制御部へ送出する加算器を備えたことを特徴とする電圧
形インバータ装置。 - 【請求項２】 互いに直列となって直流電源に接続され
たスイッチング素子の同時点弧を防止するため上記スイ
ッチング素子のタイミングを調整制御するとともに、こ
の調整に基づく交流出力電圧の歪を補償するためＰＷＭ
制御部への交流電圧指令を補正制御するようにした電圧
形インバータ装置において、 交流出力電流を検出する電流検出器、交流電流指令を発
生する電流指令発生器、この電流指令発生器からの交流
電流指令と上記電流検出器からの交流出力電流との偏差
を入力しこれを交流電圧指令量に変換して出力する電流
制御器、インバータの基本波出力周波数が所定値未満の
ときは上記電流指令発生器からの交流電流指令の極性に
応じて、また上記基本波出力周波数が所定値以上のとき
は上記電流検出器からの交流出力電流の極性に応じてそ
れぞれ極性が定まる所定量の補償電圧を発生する補償電
圧発生器、および上記電流制御器と補償電圧発生器とか
らの出力を加算し交流電圧指令として上記ＰＷＭ制御部
へ送出する加算器を備えたことを特徴とする電圧形イン
バータ装置。 - 【請求項３】 補償電圧発生器で発生する補償電圧の絶
対値が、インバータの基本波出力周波数が所定値未満で
は一定で所定値以上では周波数とともに小さくなるよう
にしたことを特徴とする請求項１または２記載の電圧形
インバータ装置。 - 【請求項４】 直流電源の電圧を検出し、その電圧の増
減に応じて補償電圧を増減するようにしたことを特徴と
する請求項１ないし３のいずれかに記載の電圧形インバ
ータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11872892A JP3229898B2 (ja) | 1992-05-12 | 1992-05-12 | 電圧形インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11872892A JP3229898B2 (ja) | 1992-05-12 | 1992-05-12 | 電圧形インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05316737A JPH05316737A (ja) | 1993-11-26 |
| JP3229898B2 true JP3229898B2 (ja) | 2001-11-19 |
Family
ID=14743611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11872892A Expired - Fee Related JP3229898B2 (ja) | 1992-05-12 | 1992-05-12 | 電圧形インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3229898B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007143320A (ja) * | 2005-11-21 | 2007-06-07 | Meidensha Corp | インバータのデッドタイム補償装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169670B1 (en) | 1999-04-08 | 2001-01-02 | Hitachi, Ltd. | Inverter apparatus operatable over extended frequency range while suppressing output error |
| CN1961471A (zh) * | 2004-06-01 | 2007-05-09 | 株式会社安川电机 | Pwm循环转换器及其控制方法 |
-
1992
- 1992-05-12 JP JP11872892A patent/JP3229898B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007143320A (ja) * | 2005-11-21 | 2007-06-07 | Meidensha Corp | インバータのデッドタイム補償装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05316737A (ja) | 1993-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679411B2 (ja) | 交流出力変換器の並列運転制御装置 | |
| JP2526992B2 (ja) | 交流出力変換器の並列運転システム | |
| US4364109A (en) | Control device of inverters | |
| US5115386A (en) | Circuit for controlling an electric power supply apparatus, a method therefor and an uninterruptible power supply | |
| KR970005095B1 (ko) | 에이씨 전기 시스템의 출력 전압을 제어하는 방법 및 장치 | |
| GB2421090A (en) | Voltage source inverter control method | |
| JP3229898B2 (ja) | 電圧形インバータ装置 | |
| JPH1127951A (ja) | Ｐｗｍインバータ制御装置 | |
| JP2708648B2 (ja) | 並列運転制御装置 | |
| JP3296065B2 (ja) | Ｐｗｍコンバータの制御回路 | |
| JP3315874B2 (ja) | 電力変換装置 | |
| JP3262160B2 (ja) | インバ−タの制御方法及びインバ−タ装置 | |
| JPH07123726A (ja) | 電力変換装置 | |
| JP3252634B2 (ja) | インバータ回路の出力電圧制御方法 | |
| JPH11113263A (ja) | 電力変換器 | |
| JP3110898B2 (ja) | インバータ装置 | |
| JP7328352B2 (ja) | Ｐｗｍインバータ制御装置および制御方法 | |
| JPH0375893B2 (ja) | ||
| JP2019201493A (ja) | マルチレベル電力変換装置およびその制御方法 | |
| JP3408961B2 (ja) | 電力変換装置 | |
| JP2784490B2 (ja) | 電圧形パルス幅変調制御インバータの電流制限方法 | |
| JP3299718B2 (ja) | 自励式半導体電力変換装置 | |
| JP3366705B2 (ja) | 交流電流検出器 | |
| JPH11206141A (ja) | インバ−タの制御方法及び装置 | |
| JPH02276475A (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |