JP3219854U - Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウエハ及びｉｉｉ−ｖ族窒化物半導体デバイス - Google Patents

Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウエハ及びｉｉｉ−ｖ族窒化物半導体デバイス Download PDF

Info

Publication number
JP3219854U
JP3219854U JP2018003891U JP2018003891U JP3219854U JP 3219854 U JP3219854 U JP 3219854U JP 2018003891 U JP2018003891 U JP 2018003891U JP 2018003891 U JP2018003891 U JP 2018003891U JP 3219854 U JP3219854 U JP 3219854U
Authority
JP
Japan
Prior art keywords
epitaxial
layer
nitride semiconductor
epitaxial wafer
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018003891U
Other languages
English (en)
Inventor
▲ハオ▼茂盛
袁根如
奚明
馬悦
Original Assignee
上海芯元基半導体科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海芯元基半導体科技有限公司 filed Critical 上海芯元基半導体科技有限公司
Application granted granted Critical
Publication of JP3219854U publication Critical patent/JP3219854U/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Abstract

【課題】転位密度を低下させ、結晶品質を効果的に高め、半導体デバイスにおける発光効率、リーク電流及び静電破壊性等の改善が可能なエピタキシャルウエハを提供する。【解決手段】基板１０１と、エピタキシャルバッファ層１０２と、複数の半導体媒質突起１０７と、エピタキシャルトランジション層１０８と、下から上に向けてｎ型エピタキシャル層１０９、発光層１１０及びｐ型エピタキシャル層１１１を含むエピタキシャル有効層と、を含むIII−Ｖ族窒化物半導体エピタキシャルウエハである。【選択図】図１０

Description

本考案は半導体照明分野に関し、より具体的には、III−Ｖ族窒化物半導体エピタキシャルウエハ、当該エピタキシャルウエハを含むデバイス及びその製造方法に関する。
半導体照明は新たな高効率の固体光源として、長寿命、省エネ、環境保全、安全といった利点を有しており、応用分野が急速に拡大しつつある。半導体照明の核心となるのは発光ダイオード（ＬＥＤ）であり、構造上からいえば、ＬＥＤはIII−Ｖ族化合物、例えばＧａＡｓ（ヒ化ガリウム）、ＧａＰ（リン化ガリウム）、ＧａＡｓＰ（ガリウム砒素リン）、ＧａＮ（窒化ガリウム）等の半導体から形成されるＰＮ接合である。よって、ＬＥＤは一般的なＰＮ接合におけるＩ−Ｖ特性を有している。即ち、順方向時には導通し、逆方向時には遮断、降伏が起こるとの特性を有する。また、一定の条件下では発光特性も備える。順方向電圧の場合、電子はＮ領域からＰ領域に注入され、正孔はＰ領域からＮ領域に注入される。相手方領域に進入した少数キャリア（ＭＩＮＯＲＩＴＹ ＣＡＲＲＩＥＲ）の一部は、多数キャリア（ＭＡＪＯＲＩＴＹ ＣＡＲＲＩＥＲ）と再結合することで発光する。
ＬＥＤの発光効率を上げるためには、通常はＰＮ接合におけるＮ型層とＰ型層の間に量子井戸の活性領域を含む発光層を追加する。ＬＥＤの具体的な構造としては、大部分がエピタキシャル成長法を用い、Ｎ型層、活性領域、Ｐ型層をこの順序で順番に基板上に成長させる。安価なＧａＮのホモ基板が存在しないことから、ＧａＮ系ＬＥＤは、一般的にＳｉ、ＳｉＣ又はサファイア等のヘテロ基板上に成長させる。このうち、サファイア基板は最も広く利用されている基板である。エピタキシャル成長法を用いて基板に形成されたｎ型層、発光層及びｐ型層を有する材料を、ＬＥＤエピタキシャルウエハという。ＬＥＤエピタキシャルウエハに、ｎ電極、ｐ電極及び絶縁保護層等を形成するための一般的な半導体技術を用いることで、ＬＥＤデバイスを製造可能である。
サファイア等のヘテロ基板にＧａＮトランジション層をエピタキシャル成長させる場合、一般的には二段階成長法が用いられる。二段階成長法とは、まず５００℃程度の成長温度において、サファイア基板の表面に厚さ３０ナノメートルほどのＧａＮ又はＡｌＧａＮバッファ層（ｂｕｆｆｅｒ ｌａｙｅｒ）を成長させる。その後、１０００℃を超えるまで成長温度を上昇させることで、高品質のＧａＮエピタキシャル層を成長させられる。このような方法で製造されたデバイス構造には大量の転位が存在し、転位密度が高いデバイスほど発光効率が劣る。
現在最も広く利用されているいわゆるパターン化サファイア基板（ＰＳＳ）技術によれば、エピタキシャル層中の転位密度を減少させられるため、ＬＥＤの内部量子効率が向上するほか、ＰＳＳパターンの拡散反射によってＬＥＤの発光効率が向上する。一般的なＰＳＳ技術では、フォトリソグラフィ工程やエッチング工程によってサファイア表面にミクロパターンを形成する。例えば、結晶方位（０００１）のサファイア表面には、同じくサファイア材料により構成される一定の周期構造を持ったテーパー状の突起を形成し、テーパー状突起の間に一定面積の（０００１）結晶面を保持する。テーパー状突起の表面と、テーパー状突起間の（０００１）結晶面との間には、一定の選択的成長メカニズムが存在している。即ち、エピタキシャル成長時において、テーパー状突起間の（０００１）結晶面に核生成する確率は、テーパー状突起の表面に核生成する確率よりも高い。テーパー状突起表面のエピタキシャル層は、通常は沿面成長してゆく。従って、ＰＳＳ基板上でエピタキシャル成長する場合には沿面成長との効果が得られ、エピタキシャル層中の転位密度を減少させられることから、ＰＳＳ基板を用いたＬＥＤの内部量子効率は高まる。一方、ＰＳＳ基板表面のミクロ構造は、ＬＥＤから出射される光に対して一定の拡散反射効果を奏し、全反射作用を遮ることができる。結果、ＰＳＳ基板では更にＬＥＤの発光効率を向上させられる。なお、一般的なＰＳＳ基板上にＬＥＤエピタキシャル構造を成長させる場合にも、上述した二段階法を用いる必要がある。
ただし、一般的なＰＳＳ技術には多くの瑕疵もある。まず、湿式法であれ乾式法であれ、サファイアは加工難度が非常に高い。これは、一般的なＰＳＳの製品歩留りに影響するだけでなく、製造コストの高騰をも招く。次に、サファイアのテーパー状突起表面と、テーパー状突起間の（０００１）結晶面との間における成長選択性はそれほど顕著ではない。テーパー状突起間の（０００１）結晶面の面積が過度に小さい場合には、テーパー状突起表面にも核生成が起こり得る。更に、テーパー状突起表面に形成される結晶核の結晶方位と、テーパー状突起間の（０００１）結晶面に形成される結晶核の結晶方位が異なることから、多結晶となりやすい。また、サファイア基板の屈折率は１．８程度と高いことから、その表面に突起構造が形成されたとしても、ＬＥＤから出射される光の拡散反射効果は最良とはいえない。よって、発光効率の向上には大きな限界もある。
ＬＥＤエピタキシャルウエハは、ＬＥＤデバイスの核心となる。エピタキシャルウエハにおける各層の結晶品質は、ＬＥＤデバイスの発光率、リーク電流、静電破壊電圧等のパラメータに直接影響する。そこで、例えば転位密度のような結晶品質を効果的に向上可能であるとともに、特に、ＬＥＤ発光効率、リーク電流及び静電破壊性といったＬＥＤの各種性能指標を改善可能な新型の半導体エピタキシャルウエハ、デバイス及び関連の製造方法を提供することが必須となっている。
上述した従来技術における瑕疵に鑑みて、本考案は、III−Ｖ族窒化物半導体エピタキシャルウエハ、当該エピタキシャルウエハを含むデバイス及びその製造方法を提供することを目的とする。
第１の局面において、本考案は、１）基板（１０１）と、２）上面及び前記基板と接触する下面を備え、スパッタリング法によって５０〜６００オングストロームの厚さに形成された結晶方位（０００１）の柱状多結晶ＡｌＮ層からなるエピタキシャルバッファ層（１０２）と、３）前記エピタキシャルバッファ層の上面に間隔を置いて配列されて当該エピタキシャルバッファ層と接触する突起であって、各突起の間にエピタキシャルバッファ層を露出させる複数の半導体媒質突起（１０７）と、４）前記半導体媒質突起と、これらの間に露出するエピタキシャルバッファ層を覆い、前記露出するエピタキシャルバッファ層に接触するとともに前記半導体媒質突起と接触して、半導体媒質突起を完全に覆い、半導体媒質突起間のスペースを完全に充填するエピタキシャルトランジション層（１０８）と、５）前記エピタキシャルトランジション層の上面に位置し、下から上に向かって、ｎ型エピタキシャル層（１０９）、発光層（１１０）及びｐ型エピタキシャル層（１１１）を含むエピタキシャル有効層と、を含むIII−Ｖ族窒化物半導体エピタキシャルウエハを提供する。
第２の局面において、本考案は、上述のエピタキシャルウエハと、前記ｎ型エピタキシャル層、ｐ型エピタキシャル層にそれぞれ電気接続されるｎ電極（１１３）及びｐ電極（１１４）を含むIII−Ｖ族窒化物半導体デバイスを提供する。
その他の局面において、本考案は、１）基板（１０１）を提供し、２）前記基板上に結晶方位（０００１）の柱状多結晶ＡｌＮ層からなるエピタキシャルバッファ層（１０２）をスパッタリング法によって５０〜６００オングストロームの厚さに積層し、３）前記エピタキシャルバッファ層上に半導体媒質（１０３）を積層し、前記半導体媒質層をパターニングすることで、間隔を置いて配列される複数の半導体媒質突起（１０７）を形成し、前記突起間に前記エピタキシャルバッファ層を露出させ、４）前記エピタキシャルバッファ層の露出部分に、エピタキシャルトランジション層（１０８）の厚さが前記半導体媒質突起の高さよりも大きくなるまで当該エピタキシャルトランジション層を積層し、５）前記エピタキシャルトランジション層の上面にエピタキシャル有効層を成長させ、前記エピタキシャル有効層が、下から上に向けてｎ型エピタキシャル層（１０９）、発光層（１１０）、ｐ型エピタキシャル層（１１１）を含むIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法を提供する。
最後に、本考案は、前記エピタキシャルウエハ上に、前記ｎ型エピタキシャル層、ｐ型エピタキシャル層にそれぞれ電気接続されるｎ電極及びｐ電極を形成するIII−Ｖ族窒化物半導体デバイスの製造方法を提供する。
本考案によれば、例えば転位密度のようなエピタキシャルウエハの結晶品質を効果的に高めることが可能である。また、半導体デバイスにおける各種性能指標、特に、発光効率、リーク電流及び静電破壊性等の改善が可能である。特に、一般的なＰＳＳと比べると、本考案はパターニングされた半導体媒質層をサファイアパターン層の代わりに用いることで、成長選択性及び光に対する散乱効果を高めている。本考案の製造方法は工程が簡単であり、製造コストの削減に有利なため、工業生産に適している。
図１は、本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法のうちステップ１）に示される構造を表す図である。 図２は、本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法のうちステップ２）に示される構造を表す図である。 図３は、本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法のうちステップ３）に示される構造を表す図である。 図４は、本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法のうちステップ３）に示される構造を表す図である。 図５は、本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法のうちステップ３）に示される構造を表す図である。 図６は、本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法のうちステップ３）に示される構造を表す図である。 図７は、本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法のうちステップ３）に示される構造を表す図である。 図８は、本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法のうちステップ４）に示される構造を表す図である。 図９は、本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法のうちステップ５）に示される構造を表す図である。 図１０Ａは、本考案におけるIII−Ｖ族窒化物半導体デバイスの製造方法に示される構造を表す断面図である。図１０Ｂは、図１０Ａに示す構造の平面図である。
本考案において、III−Ｖ族窒化物半導体とは、例えばＧａＮ、ＧａＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮといった周期表の第III族元素の窒化物半導体である。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの好ましい方案として、前記基板は、Ａｌ２Ｏ３、ＳｉＣ、Ｓｉ、ＺｎＯ及びＧａＮから選択された材料からなることが好ましい。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの好ましい方案として、前記エピタキシャルバッファ層の厚さは５０〜６００オングストロームであり、好ましくは１００〜５００オングストローム、より好ましくは２００〜４００オングストロームである。過度に薄いバッファ層の場合、後続のエピタキシャル成長に必要な核生成要求を満たせず、エピタキシャル層の成長品質が低下してしまう。一方、過度に厚いバッファ層の場合には、後続のアニール過程におけるバッファ層の再結晶が不十分となり、エピタキシャル層の品質に影響してしまう。また、過度に厚いバッファ層の場合は、更に、製造される半導体デバイス（例えばＬＥＤデバイス）の発光効率にも影響が及ぶ。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの好ましい方案として、前記エピタキシャルバッファ層は、０≦Ｘ≦０．５、好ましくは０≦Ｘ≦０．２であるＡｌＸＧａ１−ＸＮ層、及び結晶方位（０００１）のＡｌＮ層から選択される。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの好ましい方案として、前記半導体媒質突起の高さは０．２〜３μｍであり、好ましくは０．５〜２μｍである。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの好ましい方案として、前記半導体媒質突起は、ＳｉＯ２、ＳｉＯＮ及びＳｉＮから選択された材料からなり、より好ましくはＳｉＯ２からなる。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの好ましい方案として、前記半導体媒質突起は、底部の幅が０．３〜４μｍであり、間隔が０．１〜２μｍである。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの好ましい方案として、前記半導体媒質突起は、底面及び少なくとも１つの側面を備え、前記底面と前記エピタキシャルバッファ層が接触するとともに、前記側面と前記エピタキシャルトランジション層が接触し、前記側面と前記底面が９０度以下の夾角をなす。
請求項１に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハは、前記半導体媒質突起が前記底面と平行な上面を備え、前記上面が、前記エピタキシャルトランジション層と接触するとともに、前記側面と９０度以上の夾角をなすことを特徴とする。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの好ましい方案として、前記半導体媒質突起は、多面体、こぶ状、テーパー状、ピラミッド状から選択される形状を有する。表面が緩やかなこぶ状の突起は、後続する発光エピタキシャル構造（特に、ＧａＮ系発光エピタキシャル構造）の成長品質を効果的に高められるため好ましい。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの好ましい方案として、前記半導体媒質突起は、エピタキシャルバッファ層上に周期的に間隔を置いて配列されている。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの好ましい方案として、前記エピタキシャルトランジション層の厚さは半導体媒質突起の高さよりも大きく、０．５〜１０μｍ、好ましくは１〜８．５μｍ、更に好ましくは１．５〜４．５μｍである。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの好ましい方案として、前記エピタキシャルトランジション層は、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ及びこれらのｎ型又はｐ型ドーパントから選択された材料からなる。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの好ましい方案として、前記エピタキシャルウエハは、ｎ型ＧａＮ層、ＩｎＧａＮ多量子井戸（ＭＱＷ）発光層及びｐ型ＧａＮ層を含む。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法について、好ましい方案として、前記基板、エピタキシャルバッファ層、半導体媒質突起、エピタキシャルトランジション層、エピタキシャル有効層は、上記半導体エピタキシャルウエハについての好ましい方案で述べた特徴を有するため、ここでは再述しない。これらの幅広く好ましい特徴、及びより好ましい特徴は互いに組み合わせが可能である。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法について、好ましい方案として、ステップ２）では以下の方法でエピタキシャルバッファ層を積層する。即ち、有機金属気相成長法（ＭＯＣＶＤ）を用いてＡｌＸＧａ１−ＸＮを形成する。ここで、０≦Ｘ≦０．５とし、好ましくは０≦Ｘ≦０．２とする。製造温度は４５０〜７００℃の範囲とし、好ましくは５００〜６００℃とする。或いは、ハイドライド気相成長法（ＨＶＰＥ）で前記ＡｌＸＧａ１−ＸＮ層を形成する。或いは、ＭＯＣＶＤ法でＡｌＮを形成する。ここで、製造温度は７００〜１０００℃の範囲とする。或いは、ＨＶＰＥ法、物理気相成長法（ＰＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）又はスパッタリング法でＡｌＮを形成する。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法について、好ましい方案として、前記半導体媒質層をパターニングすることで間隔を置いて配列される複数の半導体媒質突起を形成するステップ３）は、以下の手順を含む。
ａ）前記半導体媒質層の表面にフォトレジスト層を形成し、露光工程又はナノインプリント工程によって、前記フォトレジスト層を間隔を置いて配列される複数のフォトレジストブロックに形成する。
ｂ）誘導結合プラズマエッチング法により、当該フォトレジストブロックの形状を前記半導体媒質層へ転写し、複数の半導体媒質突起を形成するとともに、各突起間に前記エピタキシャルバッファ層を露出させる。
ｃ）前記フォトレジストブロックを除去する。
より好ましくは、前記のステップａ）とｂ）の間に、加熱還流工程によって前記複数のフォトレジストブロックを複数のこぶ状のフォトレジストブロックとするよう還流させるステップａ’）を更に含む。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法について、好ましい方案として、前記方法はステップ３）と４）の間に、ステップ３）で取得した基板をアニールすることで前記エピタキシャルバッファ層の露出部分に結晶核を形成するステップ３’）を更に含む。前記アニールの条件はエピタキシャルバッファ層の材質によって決定される。例えば、エピタキシャルバッファ層がＡｌＸＧａ１−ＸＮ層であり、０≦Ｘ≦０．５の場合、アニール温度は８００〜１４００℃、好ましくは９５０〜１２５０℃とされる。また、エピタキシャルバッファ層が結晶方位（０００１）のＡｌＮ層の場合、アニール温度は５００〜８００℃とされる。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法について、好ましい方案として、ステップ４）におけるエピタキシャルトランジション層の積層は、ＭＯＣＶＤ法で行われる。より好ましくは、前記ＭＯＣＶＤ法は、前記アニール温度のままで所望の有機金属を導入することで行われる。前記エピタキシャルトランジション層は選択的成長によって、まずは半導体媒質突起間に露出するエピタキシャルバッファ層に積層される。しかし、徐々に突起が覆われてゆき、いずれは前記エピタキシャルトランジション層によって半導体媒質突起が完全に覆われ、半導体媒質突起間のスペースが完全に充填されることになる。好ましくは、エピタキシャルトランジション層の厚さが突起の高さよりも大きい。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法について、好ましい方案では、ステップ５）におけるエピタキシャル有効層の各素子の積層はＭＯＣＶＤ法で行われる。これらの方法は当業者にとって既知のため、ここでは再述しない。
本考案におけるIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法について、好ましい方案として、前記エピタキシャルウエハは、ｎ型ＧａＮ層、ＩｎＧａＮ多量子井戸（ＭＱＷ）発光層及びｐ型ＧａＮ層を含む。
以下に、特定の具体的実施例を用いて本考案の実施形態について説明するが、当業者は本明細書に開示の内容より、本考案におけるその他の利点及び効果を容易に理解可能である。本考案は、その他の異なる具体的実施形態によっても実施又は応用が可能である。また、本明細書の各詳細事項についても、異なる観点及び応用に基づいて、本考案の精神から逸脱しないことを前提に各種の補足又は変形が可能である。
図１〜図７を参照する。なお、本実施例で提示する図面は本考案の基本思想を概略的に説明するためのものにすぎない。図中には本考案に関連する構成要件のみを示しており、実際の実施における構成要件の数、形状、サイズ、製造方法及びプロセスウィンドウを限定するものではない。実際の実施における各構成要件の形態、数及び比率は任意に変更可能であり、且つ構成要件の配置形態がより複雑となることもある。また、実施例で言及される工程条件については、アクティブウィンドウ内で合理的な変更を加え、本考案で開示する効果を達成してもよい。
図１〜図１０に示すように、本実施例はIII−Ｖ族窒化物半導体からなるＬＥＤデバイスを提供する。当該デバイスの製造方法は、以下のステップを含む。
１．図１に示すように、本実施例において、前記成長基板１０１は表面の結晶方位が（０００１）であり、原子レベルの平坦度を有する市販の平板タイプＡｌ２Ｏ３とした。また、本実施例では洗浄不要な基板を使用したため、別途洗浄の必要はなく、そのまま使用可能であった。まず、ＳｉＣ保護層を有するグラファイトトレイに前記基板を載置して、ＭＯＣＶＤ（有機金属気相成長法）の反応室に搬入した。続いて、水素雰囲気下で前記基板を１１００℃まで加熱し、当該温度下で１０分間保持した。その後、基板の温度を５５０℃まで低下させ、アンモニア、トリメチルアルミニウム（ＴＭＡｌ）及びトリメチルガリウム（ＴＭＧａ）を同時に反応室に供給した。このうち、アンモニアの基準流量は５６Ｌ／分、ＴＭＡｌとＴＭＧａのｍｏｌ流量はそれぞれ３．２５×１０−５及び２．４７×１０−４ｍｏｌ／分、反応室の圧力は５００ｔｏｒｒ、供給時間は２１５秒とした。図２に示すように、前記条件下において、成長基板１０１に厚さ３００オングストロームのＡｌＸＧａ１−ＸＮバッファ層が形成された。なお、ｘ＝０．２とした。
２．図３に示すように、バッファ層１０２の成長が完了した後に、前記バッファ層１０２の表面にＰＥＣＶＤ（プラズマＣＶＤ）によって厚さ１μｍのＳｉＯ２層１０３を形成した。ＰＥＣＶＤ反応チャンバ内の温度は３５０℃、圧力は１ｔｏｒｒ（標準大気圧＝７６０ｔｏｒｒ）、ＳｉＨ４とＮ２Ｏの流量はそれぞれ１０ｓｃｃｍ（標準ｍｌ／分）及び３００ｓｃｃｍ、プラズマのＲＦ電力は３０Ｗとした。
３．媒質層のパターンを形成した。図４〜図７に示すように、形成されたパターンは周期的に間隔を置いて配列されるＳｉＯ２突起であり、配列の方式は六方最密充填構造であった。周期は３μｍ、ＳｉＯ２突起の底部幅は２μｍ、間隔は１μｍであった。
具体的に、ステップ３）は以下のステップを含んだ。
図４〜図５に示すように、まずステップ３−ａ）を実施した。前記ＳｉＯ２層１０３の表面に１μｍのフォトレジスト層１０４を塗布し、露光工程で前記フォトレジスト層１０４を六方最密充填構造で配列されたフォトレジスト円柱１０５とした。六方最密充填構造の周期は３μｍ、フォトレジスト円柱の直径は２μｍ、間隔は１μｍとした。
図６に示すように、続いて、加熱還流工程によって前記複数のフォトレジスト円柱を半球状とするよう還流させるステップ３−ｂ）を実施した。なお、還流温度は１３０℃、還流時間は１２０秒とした。
図７に示すように、その後にステップ３−ｃ）を実施した。誘導結合プラズマエッチング法（ＩＣＰ）で各当該半球状のフォトレジストパターンを前記ＳｉＯ２層１０３に転写し、複数のこぶ状のＳｉＯ２突起を形成するとともに、続くＧａＮエピタキシャル材料のエピタキシャル成長のために、こぶ状の各ＳｉＯ２突起間のバッファ層１０２を露出させた。前記ＩＣＰエッチングの工程条件としては、エッチングガスをＣＨＦ３（トリフルオロメタン）、標準流量を５０ｍｌ／分とした。また、ＩＣＰの上電極出力を１０００Ｗ、下電極出力を５０Ｗとした。その後、ステップ３−ｄ）を実施して前記フォトレジストブロックを除去した。洗浄工程の条件としては、アセトンを用いて前記ＳｉＯ２表面に残ったフォトレジストを洗浄した後、前記ＳｉＯ２突起の表面及び露出したバッファ層表面上のその他の汚染物を希塩酸で洗浄した。これにより、ＧａＮエピタキシャル成長に直接使用可能となった。
４．エピタキシャルトランジション層を形成した。図８に示すように、露出したバッファ層の表面に、ＭＯＣＶＤ装置を用いてエピタキシャルトランジション層をエピタキシャル成長させた。前記エピタキシャルトランジション層は半導体媒質突起を完全に覆うとともに、半導体媒質突起間のスペースを完全に充填した。
具体的には、上述のステップで製造した基板をＳｉＣ保護層を有するグラファイトトレイに載置し、ＭＯＣＶＤ反応室に搬入した。そして、ＮＨ３の保護下で反応室の温度を直接１１００℃まで上昇させた。この昇温過程において、前記基板のうちＳｉＯ２突起間に露出したバッファ層は単結晶核島（ｓｉｎｇｌｅ ｃｒｙｓｔａｌ ｎｕｃｌｅｕｓ ｉｓｌａｎｄｓ）に変化した。続いて、１１００℃のままで厚さ２μｍのＧａＮ非ドーピング層であるトランジション層をエピタキシャル成長させた。なお、ＮＨ３流量は２５ｓｌｐｍ、ＴＭＧａ流量は４×１０−５ｍｏｌ／分、成長圧力は４００Ｔｏｒｒとした。
５．エピタキシャル有効層を形成した。図９に示すように、エピタキシャルトランジション層の成長完了後に、成長を中断しないままＭＯＣＶＤを用いて、ｎ型エピタキシャル層、発光層、ｐ型エピタキシャル層を前記エピタキシャルトランジション層の表面に順に成長させた。
各層の主な成長条件は次の通りとした。
ａ．Ｓｉをドーピングしたｎ型ＧａＮ層を成長させた。ＮＨ3流量は２５ｓｌｐｍ、ＴＭＧａ流量は４×１０−３ｍｏｌ／分、ドーピングされるＳｉＨ４の流量は２×１０−７ｍｏｌ／分、反応室の温度は１１００℃、圧力は４００Ｔｏｒｒ、ｎ型ＧａＮ層の厚さは３μｍとした。
ｂ．Ｓｉをドーピングしたｎ型ＡｌＧａＮ挿入層を成長させた。成長温度は１０５０℃、成長時間は１０ｍｉｎ、圧力は４００Ｔｏｒｒ、厚さは０．１μｍとした。
ｃ．多量子井戸層である発光層を成長させた。多量子井戸層は、順に重畳する１０の量子井戸構造を有しており、前記量子井戸構造は、ＩｎＸＧａ１−ＸＮ（ｘ＝０．２）量子井戸層と、ＧａＮバリア層が順に重畳するように成長してなっていた。前記ＩｎＸＧａ１−ＸＮ量子井戸層の成長温度は７８０℃、圧力は３００Ｔｏｒｒ、厚さは２．５ｎｍであった。前記ＧａＮバリア層の成長温度は９５０℃の間、圧力は４００Ｔｏｒｒ、厚さは１２ｎｍであった。
ｄ．Ｍｇをドーピングしたｐ型ＡｌＧａＮ層を成長させた。成長温度は１０００℃、ＮＨ3流量は４１ｓｌｐｍ、ＴＭＧａ流量は１．１×１０−４ｍｏｌ／分、ＴＭＡｌ流量は６．２×１０−５ｍｏｌ／分、Ｃｐ２Ｍｇ（ビス（シクロペンタジエニル）マグネシウム）の流量は７．５×１０−７ｍｏｌ／分、反応室の圧力は５００Ｔｏｒｒ、成長厚さは５０ｎｍであった。
ｅ．Ｍｇをドーピングしたｐ型ＧａＮ層を成長させた。温度を９５０℃まで下げ、ＴＭＧａ流量を１×１０−４ｍｏｌ／分、Ｃｐ２Ｍｇ流量を４．５×１０−６ｍｏｌ／分、反応室の圧力を５００Ｔｏｒｒ、成長厚さを６００ｎｍとした。
ｆ．ＭｇをドーピングしたＩｎＧａＮ層を成長させた。温度を６５０℃まで下げ、ＮＨ3流量を４０ｓｌｐｍ、ＴＥＧａ（トリエチルガリウム）流量を１．５×１０−５ｍｏｌ／分、ＴＭＩｎ（トリメチルインジウム）流量を３×１０−５ｍｏｌ／分、Ｃｐ２Ｍｇ流量を３．２×１０−６ｍｏｌ／分、反応室の圧力を５００Ｔｏｒｒ、成長厚さを５ｎｍとした。
ｇ．アニール処理として、最後に温度を８００℃まで下げ、Ｎ２の総流量を８０ｓｌｐｍ、反応室の圧力を２００Ｔｏｒｒ、活性化時間を１０分とした。
６．最後に、一般的な半導体工程によって、上記ステップで形成されたＬＥＤデバイスのエピタキシャル層構造中に、図１０に示すようなｎ型及びｐ型電極を形成した（ｐ型電極は、ｐ型電極金属層のほかに酸化インジウムスズ（ＩＴＯ）からなる透明電流拡散層を更に含んだ）。これにより、寸法１４ｍｉｌ×２８ｍｉｌのＬＥＤチップの製造を完了した。
また、同様のＭＯＣＶＤ装置を用いて、一般的なパターン化サファイア基板（ＰＳＳ）を水素雰囲気及び１２００℃の高温下で１０分間処理した。続いて、温度を５００℃まで下げて、一般的なＰＳＳ上に３０ｎｍのＡｌＧａＮバッファ層を成長させた。その後、前記ステップ４）と全く同じ条件下で、同じ厚さのＧａＮエピタキシャルトランジション層をエピタキシャル成長させた。そして、前記ステップ５）と全く同じ条件下で、完全に同じ発光ダイオードのエピタキシャル構造をエピタキシャル成長させた。最後に、ステップ６）と全く同じ半導体工程条件で、完全に同じ構造のＬＥＤチップを製造した。
前記２種類のＬＥＤチップを同様のパッケージ工程でパッケージし、テストしたところ、本考案で製造したＬＥＤチップの発光効率が一般的なＰＳＳ基板に比べて大幅に向上することがわかった。一般的なＰＳＳ基板上の１４ｍｉｌ×２８ｍｉｌ ＬＥＤチップにおけるパッケージ後の光束量が平均１８．３０ｌｍであったのに対し、本考案で製造された１４ｍｉｌ×２８ｍｉｌ ＬＥＤチップの光束量は平均１９．２３ｌｍであり、発光効率が５％以上向上した。また、ＥＳＤ（静電気放電）の面でも大きな向上がみられた。漏電値０．５μＡ未満を漏電合格基準とした場合、一般的なＰＳＳ基板上の１４ｍｉｌ×２８ｍｉｌ ＬＥＤチップのＥＳＤでは、人体モデル４０００Ｖに対する透過率が８０％であったのに対し、本考案で製造された１４ｍｉｌ×２８ｍｉｌ ＬＥＤチップのＥＳＤでは、人体モデル４０００Ｖに対する透過率は平均９４％であった。
図１〜図１０に示すように、本実施例はIII−Ｖ族窒化物半導体からなるＬＥＤデバイスを提供する。当該デバイスの製造方法は実施例１と同様であるが、ステップ２のみ異なっていた。ステップ２において、前記半導体媒質層１０３はＰＥＣＶＤ法で製造されるＳｉＮ層とした。前記ＳｉＮ層を成長させる原材料はＮＨ3（アンモニア）及びＳｉＨ４（シラン）であり、成長温度は４００℃、ＳｉＨ４流量は２０ｓｃｃｍ、ＮＨ3は１７ｓｃｃｍ、Ｎ２は９８０ｓｃｃｍ、圧力は０．８ｔｏｒｒとした。
本実施例で製造された１４ｍｉｌ×２８ｍｉｌ ＬＥＤチップのパッケージ後の光束量は１９．１ｌｍであった。また、ＥＳＤについては、人体モデル４０００Ｖに対する透過率は平均９５％であった。
図１〜図１０に示すように、本実施例はIII−Ｖ族窒化物半導体からなるＬＥＤデバイスを提供する。当該デバイスの製造方法は実施例１と同様であるが、前記バッファ層１０２は物理気相成長法（ＰＶＤ）で製造される厚さ２００オングストロームのＡｌＮ層であり、ターゲット材はＡｌターゲット、スパッタリングガスはＮ２、基板温度は６００℃、スパッタリング電力は６００Ｗとした。これにより得られたＡｌＮは、主な結晶方位が（０００１）配列の柱状多結晶であった。
本実施例で製造された１４ｍｉｌ×２８ｍｉｌ ＬＥＤチップのパッケージ後の光束量は２０．２ｌｍであった。また、ＥＳＤについては、人体モデル４０００Ｖに対する透過率は平均９７％であった。
上述の実施例は本考案の原理及び効果を例示的に説明するものにすぎず、本考案を限定する主旨ではない。当業者であれば、本考案の精神及び範疇から逸脱しないことを前提として、上述の実施例に対し補足又は変更が可能である。従って、本考案が開示する精神及び技術思想を逸脱せずして当業者が遂行する一切の等価の補足又は変更は、依然として本考案の実用新案登録請求の範囲に包含される。
１０１ 基板
１０２ エピタキシャルバッファ層
１０３ 半導体媒質層
１０４ フォトレジスト層
１０５ フォトレジストブロック
１０６ こぶ状のフォトレジストブロック
１０７ 半導体媒質突起
１０８ エピタキシャルトランジション層
１０９ ｎ型エピタキシャル層
１１０ 発光層
１１１ ｐ型エピタキシャル層
１１２ 透明電流拡散層
１１３ ｎ電極
１１４ ｐ電極

Claims (21)

  1. １）基板（１０１）と、
    ２）上面及び前記基板と接触する下面を備え、スパッタリング法によって５０〜６００オングストロームの厚さに形成された結晶方位（０００１）の柱状多結晶ＡｌＮ層からなるエピタキシャルバッファ層（１０２）と、
    ３）前記エピタキシャルバッファ層の上面に間隔を置いて配列されて当該エピタキシャルバッファ層と接触する突起であって、各突起の間にエピタキシャルバッファ層を露出させる複数の半導体媒質突起（１０７）と、
    ４）前記半導体媒質突起と、これらの間に露出するエピタキシャルバッファ層を覆い、前記露出するエピタキシャルバッファ層に接触するとともに前記半導体媒質突起と接触して、半導体媒質突起を完全に覆い、半導体媒質突起間のスペースを完全に充填するエピタキシャルトランジション層（１０８）と、
    ５）前記エピタキシャルトランジション層の上面に位置し、下から上に向かって、ｎ型エピタキシャル層（１０９）、発光層（１１０）及びｐ型エピタキシャル層（１１１）を含むエピタキシャル有効層と、を含むIII−Ｖ族窒化物半導体エピタキシャルウエハ。
  2. 前記基板は、Ａｌ２Ｏ３、ＳｉＣ、Ｓｉ、ＺｎＯ及びＧａＮから選択された材料からなることを特徴とする請求項１に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハ。
  3. 前記半導体媒質突起の高さは０．２〜３μｍであることを特徴とする請求項１に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハ。
  4. 前記半導体媒質突起は、ＳｉＯ２、ＳｉＯＮ及びＳｉＮから選択された材料からなることを特徴とする請求項１に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハ。
  5. 前記半導体媒質突起は底部の幅が０．３〜４μｍであり、間隔が０．１〜２μｍであることを特徴とする請求項１に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハ。
  6. 前記半導体媒質突起は、底面及び少なくとも１つの側面を備え、前記底面と前記エピタキシャルバッファ層が接触するとともに、前記側面と前記エピタキシャルトランジション層が接触し、前記側面と前記底面が９０度以下の夾角をなすことを特徴とする請求項１に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハ。
  7. 前記半導体媒質突起が前記底面と平行な上面を備え、前記上面が、前記エピタキシャルトランジション層と接触するとともに、前記側面と９０度以上の夾角をなすことを特徴とする請求項１に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハ。
  8. 前記半導体媒質突起は、こぶ状、テーパー状及びピラミッド状から選択される形状を有することを特徴とする請求項１に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハ。
  9. 前記エピタキシャルトランジション層の厚さは半導体媒質突起の高さよりも大きく、０．５〜１０μｍであることを特徴とする請求項１に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハ。
  10. 前記エピタキシャルトランジション層は、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ及びこれらのｎ型又はｐ型ドーパントから選択された材料からなることを特徴とする請求項１に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハ。
  11. 前記エピタキシャルウエハは、ｎ型ＧａＮ層、ＩｎＧａＮ多量子井戸（ＭＱＷ）発光層及びｐ型ＧａＮ層を含むことを特徴とする請求項１に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハ。
  12. 請求項１〜１１のいずれか１項に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハと、前記ｎ型エピタキシャル層及び前記ｐ型エピタキシャル層にそれぞれ電気接続されるｎ電極（１１３）及びｐ電極（１１４）を含むIII−Ｖ族窒化物半導体デバイス。
  13. １）基板（１０１）を提供し、
    ２）前記基板上に結晶方位（０００１）の柱状多結晶ＡｌＮ層からなるエピタキシャルバッファ層（１０２）をスパッタリング法によって５０〜６００オングストロームの厚さに積層し、
    ３）前記エピタキシャルバッファ層上に半導体媒質（１０３）を積層し、前記半導体媒質層をパターニングすることで、間隔を置いて配列される複数の半導体媒質突起（１０７）を形成し、前記突起間に前記エピタキシャルバッファ層を露出させ、
    ４）前記エピタキシャルバッファ層の露出部分に、エピタキシャルトランジション層（１０８）の厚さが前記半導体媒質突起の高さよりも大きくなるまで当該エピタキシャルトランジション層を積層し、
    ５）前記エピタキシャルトランジション層の上面にエピタキシャル有効層を成長させ、前記エピタキシャル有効層が、下から上に向けて、ｎ型エピタキシャル層（１０９）、発光層（１１０）、ｐ型エピタキシャル層（１１１）を含むことを特徴とするIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法。
  14. 前記ステップ３）と前記ステップ４）の間に、前記ステップ３）で取得した基板をアニールすることで前記エピタキシャルバッファ層の露出部分に結晶核を形成するステップ３’）を更に含むことを特徴とする請求項１３に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法。
  15. 前記基板は、Ａｌ２Ｏ３、ＳｉＣ、Ｓｉ、ＺｎＯ及びＧａＮから選択された材料からなることを特徴とする請求項１３に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法。
  16. 前記半導体媒質突起は高さ０．２〜３μｍであり、ＳｉＯ２、ＳｉＮ及びＳｉＯＮから選択された材料からなることを特徴とする請求項１３に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法。
  17. 前記エピタキシャルトランジション層は厚さ０．５〜１０μｍであり、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ及びこれらのｎ型又はｐ型ドーパントから選択された材料からなることを特徴とする請求項１３に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法。
  18. 前記半導体媒質層をパターニングすることで間隔を置いて配列される複数の半導体媒質突起を形成するステップは、
    ａ）前記半導体媒質層の表面にフォトレジスト層を形成し、露光工程又はナノインプリント工程によって、前記フォトレジスト層を間隔を置いて配列される複数のフォトレジストブロックに形成するステップと、
    ｂ）誘導結合プラズマエッチング法により、フォトレジストブロックの形状を前記半導体媒質層へ転写し、複数の半導体媒質突起を形成するとともに、各突起間に前記エピタキシャルバッファ層を露出させるステップと、
    ｃ）前記フォトレジストブロックを除去するステップと、を含むことを特徴とする請求項１３に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法。
  19. 前記ステップａ）と前記ステップｂ）の間に、加熱還流工程によって前記複数のフォトレジストブロックを複数のこぶ状のフォトレジストブロックとするよう還流させるステップａ’）を更に含むことを特徴とする請求項１８に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法。
  20. 前記エピタキシャルウエハは、ｎ型ＧａＮ層、ＩｎＧａＮ多量子井戸（ＭＱＷ）発光層及びｐ型ＧａＮ層を含むことを特徴とする請求項１３に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハの製造方法。
  21. 請求項１〜１１のいずれか１項に記載のIII−Ｖ族窒化物半導体エピタキシャルウエハ上に、前記ｎ型エピタキシャル層及び前記ｐ型エピタキシャル層にそれぞれ電気接続されるｎ電極及びｐ電極を形成することを特徴とするIII−Ｖ族窒化物半導体デバイスの製造方法。
JP2018003891U 2013-11-07 2018-10-09 Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウエハ及びｉｉｉ−ｖ族窒化物半導体デバイス Active JP3219854U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310548758.4A CN104638068B (zh) 2013-11-07 2013-11-07 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
CN201310548758.4 2013-11-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016552661A Continuation JP2017504221A (ja) 2013-11-07 2014-11-06 Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウエハ、当該エピタキシャルウエハを含むデバイス及びその製造方法

Publications (1)

Publication Number Publication Date
JP3219854U true JP3219854U (ja) 2019-01-31

Family

ID=53040823

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016552661A Pending JP2017504221A (ja) 2013-11-07 2014-11-06 Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウエハ、当該エピタキシャルウエハを含むデバイス及びその製造方法
JP2018003891U Active JP3219854U (ja) 2013-11-07 2018-10-09 Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウエハ及びｉｉｉ−ｖ族窒化物半導体デバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016552661A Pending JP2017504221A (ja) 2013-11-07 2014-11-06 Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウエハ、当該エピタキシャルウエハを含むデバイス及びその製造方法

Country Status (6)

Country Link
US (2) US20160359083A1 (ja)
JP (2) JP2017504221A (ja)
KR (2) KR20160120271A (ja)
CN (2) CN104638068B (ja)
TW (2) TWI574434B (ja)
WO (3) WO2015066955A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6375890B2 (ja) 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
CN104993023B (zh) * 2015-05-29 2018-06-05 上海芯元基半导体科技有限公司 一种利用化学腐蚀的方法剥离生长衬底的方法
CN105575797A (zh) * 2015-12-23 2016-05-11 苏州工业园区纳米产业技术研究院有限公司 一种使蚀刻后晶圆上介质倾斜角变小的光阻回流制备方法
JP7094558B2 (ja) * 2016-01-05 2022-07-04 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子
CN106340571B (zh) * 2016-09-12 2019-05-14 华灿光电（浙江）有限公司 一种发光二极管及其制作方法
CN106784217A (zh) * 2016-12-12 2017-05-31 上海芯元基半导体科技有限公司 复合衬底、半导体器件结构及其制备方法
CN106684256A (zh) * 2016-12-23 2017-05-17 上海天马有机发光显示技术有限公司 一种显示面板及其制作方法
EP3346508B1 (en) 2017-01-10 2023-03-01 Samsung Electronics Co., Ltd. Optical sensor and image sensor including graphene quantum dots
CN110112271A (zh) * 2019-06-14 2019-08-09 江西乾照光电有限公司 一种底层带有凹纳米图形的led外延结构及其制作方法
FR3086097B1 (fr) * 2018-09-18 2020-12-04 Commissariat Energie Atomique Procede de fabrication d'un dispositif electroluminescent
CN110923808A (zh) * 2018-09-19 2020-03-27 中国科学院上海高等研究院 一种双壳层结构籽晶衬底及其制备方法
JP7298111B2 (ja) 2019-06-07 2023-06-27 日亜化学工業株式会社 発光素子及びその製造方法
CN110571311B (zh) * 2019-07-30 2021-12-14 中国科学技术大学 一种多量子阱结构、光电器件外延片及光电器件
JP7137539B2 (ja) * 2019-08-06 2022-09-14 日機装株式会社 窒化物半導体発光素子の製造方法
CN112467005A (zh) * 2020-11-18 2021-03-09 福建中晶科技有限公司 一种多复合层图形化蓝宝石衬底的制备方法
CN112563377A (zh) * 2020-12-09 2021-03-26 武汉大学 生长在具有异质材料阵列的衬底上的倒装发光二极管芯片
CN112687777B (zh) * 2020-12-18 2021-12-03 华灿光电(苏州）有限公司 发光二极管外延片及其制备方法
KR20230073549A (ko) 2021-11-19 2023-05-26 주식회사루미지엔테크 질화물막의 성장 방법
CN115267953A (zh) * 2022-07-29 2022-11-01 深圳通感微电子有限公司 微透镜的制备方法及制得的微透镜
CN116978991B (zh) * 2023-09-22 2023-12-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026087B2 (ja) * 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
EP0942459B1 (en) * 1997-04-11 2012-03-21 Nichia Corporation Method of growing nitride semiconductors
JP3196833B2 (ja) * 1998-06-23 2001-08-06 日本電気株式会社 Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP2001196699A (ja) * 2000-01-13 2001-07-19 Sony Corp 半導体素子
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP4595198B2 (ja) * 2000-12-15 2010-12-08 ソニー株式会社 半導体発光素子及び半導体発光素子の製造方法
US6890785B2 (en) * 2002-02-27 2005-05-10 Sony Corporation Nitride semiconductor, semiconductor device, and manufacturing methods for the same
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
CN1306624C (zh) 2003-07-16 2007-03-21 璨圆光电股份有限公司 选择性生长的发光二极管结构
KR101183776B1 (ko) * 2003-08-19 2012-09-17 니치아 카가쿠 고교 가부시키가이샤 반도체 소자
US6977219B2 (en) * 2003-12-30 2005-12-20 Intel Corporation Solvent vapor-assisted plasticization of photoresist films to achieve critical dimension reduction during temperature reflow
JP2005223154A (ja) * 2004-02-05 2005-08-18 Nichia Chem Ind Ltd 基板の形成方法、半導体基板及び半導体素子
JP4652888B2 (ja) * 2004-05-27 2011-03-16 昭和電工株式会社 窒化ガリウム系半導体積層構造体の製造方法
KR100580751B1 (ko) 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100588377B1 (ko) * 2005-05-10 2006-06-09 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP2007214276A (ja) * 2006-02-08 2007-08-23 Mitsubishi Chemicals Corp 発光素子
WO2007123496A1 (en) * 2006-04-25 2007-11-01 National University Of Singapore Method of zinc oxide film grown on the epitaxial lateral overgrowth gallium nitride template
JP2008034444A (ja) * 2006-07-26 2008-02-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子及びランプ
JP5311765B2 (ja) * 2006-09-15 2013-10-09 住友化学株式会社 半導体エピタキシャル結晶基板およびその製造方法
KR100902512B1 (ko) * 2007-05-17 2009-06-15 삼성코닝정밀유리 주식회사 실리콘 기판 상에 ＧａＮ 단결정의 성장 방법, ＧａＮ기반의 발광소자의 제조방법 및 ＧａＮ 기반의 발광소자
CN101471401A (zh) * 2007-12-27 2009-07-01 深圳市方大国科光电技术有限公司 蓝宝石衬底发光二极管芯片的外延生长方法
CN100563037C (zh) * 2008-07-30 2009-11-25 鹤山丽得电子实业有限公司 一种发光二极管芯片及其制造方法
CN101964382B (zh) * 2009-07-21 2012-12-26 展晶科技(深圳)有限公司 提高光萃取效率的半导体光电结构及其制造方法
JP2011119627A (ja) * 2009-12-05 2011-06-16 Mtec:Kk 半導体装置
EP2555256A4 (en) * 2010-03-31 2015-09-16 Enf Technology Co Ltd SUBSTRATE FOR SEMICONDUCTOR MODEL, LIGHT EMITTING ELEMENT USING SUBSTRATE FOR SEMICONDUCTOR MODEL, AND PROCESS FOR PRODUCING SAME
CN101820041A (zh) * 2010-04-01 2010-09-01 晶能光电（江西）有限公司 降低硅衬底led外延应力的方法以及结构
WO2012002240A1 (ja) * 2010-06-28 2012-01-05 日亜化学工業株式会社 サファイア基板とその製造方法及び窒化物半導体発光素子
CN102485944A (zh) 2010-12-03 2012-06-06 武汉迪源光电科技有限公司 一种具有外延缺陷阻挡层的外延结构
US9142619B2 (en) * 2010-12-08 2015-09-22 El-Seed Corporation Group III nitride semiconductor device and method for manufacturing the same
CN102130245A (zh) 2010-12-23 2011-07-20 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
CN103403886B (zh) * 2010-12-29 2017-05-10 夏普株式会社 氮化物半导体结构、发光元件、晶体管元件及其制造方法
TWI514614B (zh) 2011-08-30 2015-12-21 Lextar Electronics Corp 固態發光半導體結構及其磊晶層成長方法
TWI437737B (zh) * 2011-09-14 2014-05-11 Lextar Electronics Corp 發光二極體結構及其製造方法
CN102368526A (zh) * 2011-10-27 2012-03-07 华灿光电股份有限公司 一种近紫外led器件的制造方法
JP2013187296A (ja) * 2012-03-07 2013-09-19 Sharp Corp 窒化物半導体素子形成用ウエハ、窒化物半導体素子形成用ウエハの製造方法、窒化物半導体素子、および窒化物半導体素子の製造方法
JP5874495B2 (ja) * 2012-03-29 2016-03-02 豊田合成株式会社 Ｇａを含むＩＩＩ族窒化物半導体の製造方法
JP5811009B2 (ja) * 2012-03-30 2015-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
CN103840041A (zh) * 2013-12-03 2014-06-04 上海蓝光科技有限公司 一种用于氮化物生长的复合衬底结构的制造方法
CN103840051A (zh) * 2013-12-03 2014-06-04 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构的制造方法

Also Published As

Publication number Publication date
CN105190915A (zh) 2015-12-23
KR20160122118A (ko) 2016-10-21
JP2017504221A (ja) 2017-02-02
US20160359083A1 (en) 2016-12-08
US10230018B2 (en) 2019-03-12
TWI574434B (zh) 2017-03-11
WO2015067183A1 (zh) 2015-05-14
KR20160120271A (ko) 2016-10-17
US20160359082A1 (en) 2016-12-08
TWI521734B (zh) 2016-02-11
CN104638068A (zh) 2015-05-20
TW201521228A (zh) 2015-06-01
TW201521223A (zh) 2015-06-01
WO2015067182A1 (zh) 2015-05-14
CN104638068B (zh) 2018-08-24
WO2015066955A1 (zh) 2015-05-14

Similar Documents

Publication Publication Date Title
JP3219854U (ja) Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウエハ及びｉｉｉ−ｖ族窒化物半導体デバイス
TWI385822B (zh) Iii 族氮化物半導體層之製造方法，及iii 族氮化物半導體發光元件，以及燈
US8847199B2 (en) Nanorod light emitting device and method of manufacturing the same
CN106098882B (zh) 一种发光二极管外延片及其制备方法
KR101399250B1 (ko) 질소 화합물 반도체 발광 소자 및 그 제조 방법
WO2016192434A1 (zh) 一种利用化学腐蚀的方法剥离生长衬底的方法
TW201013987A (en) Group III nitride semiconductor light emitting device, process for producing the same, and lamp
WO2007029638A1 (ja) 半導体発光素子およびそれを用いた照明装置
CN107180899B (zh) 一种深紫外led
TWI493747B (zh) 發光二極體及其形成方法
KR20090016051A (ko) 반도체 발광소자 및 그 제조방법
JP5568009B2 (ja) 半導体発光素子及びその製造方法
CN111129238A (zh) 一种ⅲ-ⅴ族氮化物半导体外延片、包含该外延片的器件及其制备方法
CN106784217A (zh) 复合衬底、半导体器件结构及其制备方法
JP2008066591A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
KR101862407B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
KR102249624B1 (ko) 발광구조물 및 이를 포함하는 발광소자
KR101876576B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR101239856B1 (ko) 발광 다이오드 및 이의 제조 방법
TWI714891B (zh) 發光元件及其製造方法
KR101765903B1 (ko) 발광소자, 그 제조방법 및 발광소자 패키지
TW201340377A (zh) 發光二極體及光學元件的製備方法
TW201340374A (zh) 發光二極體的製備方法
KR100730752B1 (ko) 초격자층을 갖는 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법
TWI641160B (zh) 發光元件及其製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20181009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181113

R150 Certificate of patent or registration of utility model

Ref document number: 3219854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250