JP5311765B2 - 半導体エピタキシャル結晶基板およびその製造方法 - Google Patents

半導体エピタキシャル結晶基板およびその製造方法 Download PDF

Info

Publication number
JP5311765B2
JP5311765B2 JP2007154709A JP2007154709A JP5311765B2 JP 5311765 B2 JP5311765 B2 JP 5311765B2 JP 2007154709 A JP2007154709 A JP 2007154709A JP 2007154709 A JP2007154709 A JP 2007154709A JP 5311765 B2 JP5311765 B2 JP 5311765B2
Authority
JP
Japan
Prior art keywords
dielectric
layer
epitaxial
dielectric layer
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007154709A
Other languages
English (en)
Other versions
JP2008098603A (ja
Inventor
洋幸 佐沢
直宏 西川
雅彦 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007154709A priority Critical patent/JP5311765B2/ja
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to KR1020097007566A priority patent/KR101359094B1/ko
Priority to PCT/JP2007/068476 priority patent/WO2008032873A1/ja
Priority to DE112007002162T priority patent/DE112007002162T5/de
Priority to TW096134390A priority patent/TWI417414B/zh
Priority to CN2007800340622A priority patent/CN101517715B/zh
Priority to US12/310,984 priority patent/US7951685B2/en
Publication of JP2008098603A publication Critical patent/JP2008098603A/ja
Priority to GB0906330A priority patent/GB2456437A/en
Application granted granted Critical
Publication of JP5311765B2 publication Critical patent/JP5311765B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体エピタキシャル結晶基板の製造方法、電界効果トランジスタ用エピタキシャル結晶基板の製造方法、及び電界効果トランジスタ用エピタキシャル結晶基板に関する。
従来、ヘテロ界面に生じる２次元電子ガスをチャネルとしたデバイス（ＧａＮ−ＭＩＳ−ＨＦＥＴ) は、高周波、高出力特性に優れることから特に注目されている。このような窒化ガリウム系トランジスタを製造する場合、そのための機能部材である半導体エピタキシャル結晶基板をリソグラフィープロセスにより加工して所要のトランジスタを作製しており、この際、目的に応じて半導体エピタキシャル結晶基板に、ゲート絶縁膜、パッシベーション膜などの部材を付与したデバイス形態が採用されている。
ゲート絶縁膜は、ゲート電極の漏れ電流を防ぐ目的でゲート金属と半導体結晶との間に設けられる保護膜である。一般に窒化物半導体に形成されたショットキ電極は、理論的に予想される値より大きな漏れ電流を示すことが知られており、ゲート絶縁膜はこの漏れ電流を低減する目的で設けられている。
一方、パッシベーション膜は、半導体表面の電気的性状が変化しないようにその表面を安定化する目的で半導体結晶表面に設けられる保護膜である。半導体表面の電気的な性状が変化すると、デバイス動作時においてゲートラグ、ドレインラグ、電流コラプスと呼ばれる過渡電流応答を示し、出力の低下や閾値電圧の変動をおこす問題があるため、必要に応じてパッシベーション膜が設けられる。
このような保護膜を設ける場合、製造工程の簡略化及び製造コスト低減の目的から、パッシベーション膜とゲート絶縁膜とを同一の材料で誘電体膜として構成することも多い。従来の方法においては、この種の誘電体膜は、窒化物半導体結晶層をＭＯＣＶＤ法やＭＢＥ法などのエピタキシャル結晶成長法にて成長してから、基板をエピタキシャル成長炉より取り出し、結晶表面を酸処理するなどして表面の自然酸化物を除去した後、熱ＣＶＤ、プラズマＣＶＤ、ｃａｔ−ＣＶＤなどの誘電体製膜炉に移し、結晶表面に積層するという方法で形成されてきた。
このような例としてたとえば、非特許文献（１）には、プラズマＣＶＤ法にてＳｉＯ誘電体を半導体表面に付与したＧａＮ−ＭＩＳＨＦＥＴが開示されている。
P. Kordos他、Applied Physics letters 87, 143501(2005)
この例においては、誘電体膜を付与されたことによりゲートリーク電流を低減させた実験結果が示されている。しかしこの手法を含めた上述の手法では、半導体結晶と誘電体膜界面の酸化膜を完全に除去することは不可能であることや、ＧａＮ結晶表面には窒素空孔が発生することにより該界面に電気的に活性な中間準位が形成され、これがゲート信号やドレイン電圧の入力に対しある時定数をもって応答し、ドレインラグやゲートラグなどの現象を引き起こしていた。すなわち、従来の方法では、誘電体膜付与によるゲートラグやドレインラグの改善効果は不十分であり、このため、実用化に供するには問題があった。
本発明の目的は、従来技術における上述の問題点を解決することができる、誘電体膜を付与した形態の半導体エピタキシャル結晶基板の製造方法、電界効果トランジスタ用エピタキシャル結晶基板の製造方法、及び電界効果トランジスタ用エピタキシャル結晶基板を提供することにある。
本発明の他の目的は、低いゲートリーク電流と無視しうるほど小さなゲートラグ、ドレインラグ、電流コラプス特性を有する、誘電体膜付きの窒化ガリウム系半導体エピタキシャル結晶基板の製造方法、電界効果トランジスタ用エピタキシャル結晶基板の製造方法、及び電界効果トランジスタ用エピタキシャル結晶基板を提供することにある。
上記課題を解決するため、本発明による半導体エピタキシャル結晶基板は、ＭＯＣＶＤ法にて窒化ガリウム半導体結晶層を成長した後、成長された窒化ガリウム半導体結晶層上に、基板を成長炉外に暴露することなく、連続して誘電体膜をＭＯＣＶＤ法で積層することにより、誘電体膜が付与された窒化ガリウム系半導体エピタキシャル結晶基板を作製するようにしたものである。
本発明の第１の態様においては、有機金属気相成長法にて成長した窒化物半導体結晶層表面に、パッシベーション膜あるいはゲート絶縁膜となるアモルファス結晶形を有する窒化物誘電体もしくは酸化物誘電体の誘電体層が付与された半導体エピタキシャル結晶基板の製造方法であって、エピタキシャル成長炉内で窒化物半導体結晶層を成長させた後、そのまま該エピタキシャル成長炉内で誘電体層を窒化物半導体結晶層に連続して形成し、誘電体層を、金属原料として有機金属を用い、酸素原料としてエーテルもしくは水を用い、窒素原料としてアンモニアを使用して、有機金属気相成長法にて成長させる半導体エピタキシャル結晶基板の製造方法が提案される。
また、誘電体層の少なくとも一部を積層する際に、５族原料であるアンモニアを供給しながら積層する半導体エピタキシャル結晶基板の製造方法が提案される。
さらに、誘電体層の少なくとも一部を積層する際に、原料のキャリアガスとして窒素を用いる半導体エピタキシャル結晶基板の製造方法が提案される。
本発明の第２の態様においては、有機金属気相成長法にて成長した窒化物半導体結晶層表面に、パッシベーション膜あるいはゲート絶縁膜となるアモルファス結晶形を有する窒化物誘電体もしくは酸化物誘電体の誘電体層が付与された半導体エピタキシャル結晶基板の製造方法であって、エピタキシャル成長炉内で窒化物半導体結晶層を成長させた後、そのまま該エピタキシャル成長炉内で有機金属気相成長法により誘電体層を窒化物半導体結晶層に連続して形成し、誘電体層が、ＡｌＯ ｘ 、ＡｌＯ ｘ ：Ｎ（０．５＜ｘ＜１．５）、ＳｉＯ ２ 、ＳｉＯ ２ ：Ｎ、Ｇａ ２ Ｏ ３ 、Ｓｉ ３ Ｎ ４ 、ＨｆＯ ２ 、Ｈｆ ｘ Ａｌ ｙ Ｏ ３ （０＜ｘ＜１、ｙ＝２−１／２ｘ）、Ｈｆ ｘ Ａｌ ｙ Ｏ ３ ：Ｎ（０＜ｘ＜１、ｙ＝２−１／２ｘ）、ＧｄＯ、ＺｒＯ ２ 、ＭｇＯ、Ｔａ ２ Ｏ ５ から選ばれる少なくとも一つの誘電体膜を積層することによって形成された半導体エピタキシャル結晶基板の製造方法が提案される。
本発明の第３の態様においては、有機金属気相成長法にて成長した窒化ガリウム半導体結晶層表面に、パッシベーション膜あるいはゲート絶縁膜となるアモルファス結晶形を有する窒化物誘電体もしくは酸化物誘電体の誘電体層が付与された電界効果トランジスタ用エピタキシャル結晶基板の製造方法であって、エピタキシャル成長炉内で窒化ガリウム半導体結晶層を成長させた後、そのまま該エピタキシャル成長炉内で有機金属気相成長法により誘電体層を窒化ガリウム半導体結晶層に連続して形成し、誘電体層を、金属原料として有機金属を用い、酸素原料としてエーテルもしくは水を用い、窒素原料としてアンモニアを使用して、有機金属気相成長法にて成長させるようにした電界効果トランジスタ用エピタキシャル結晶基板の製造方法が提案される。
本発明の第４の態様においては、有機金属気相成長法にて成長した窒化ガリウム半導体結晶層表面に、パッシベーション膜あるいはゲート絶縁膜となるアモルファス結晶形を有する窒化物誘電体もしくは酸化物誘電体の誘電体層が付与された電界効果トランジスタ用エピタキシャル結晶基板の製造方法であって、エピタキシャル成長炉内で窒化ガリウム半導体結晶層を成長させた後、そのまま該エピタキシャル成長炉内で有機金属気相成長法により誘電体層を窒化ガリウム半導体結晶層に連続して形成し、誘電体層が、ＡｌＯ ｘ 、ＡｌＯ ｘ ：Ｎ（０．５＜ｘ＜１．５）、ＳｉＯ ２ 、ＳｉＯ ２ ：Ｎ、Ｇａ ２ Ｏ ３ 、Ｓｉ ３ Ｎ ４ 、ＨｆＯ ２ 、Ｈｆ ｘ Ａｌ ｙ Ｏ ３ （０＜ｘ＜１、ｙ＝２−１／２ｘ）、Ｈｆ ｘ Ａｌ ｙ Ｏ ３ ：Ｎ（０＜ｘ＜１、ｙ＝２−１／２ｘ）、ＧｄＯ、ＺｒＯ ２ 、ＭｇＯ、Ｔａ ２ Ｏ ５ から選ばれる少なくとも一つの誘電体膜を積層することによって形成された電界効果トランジスタ用エピタキシャル結晶基板の製造方法が提案される。
本発明の第５の態様においては、有機金属気相成長法にて成長した窒化ガリウム半導体結晶層表面に、パッシベーション膜あるいはゲート絶縁膜となるアモルファス結晶形を有する窒化物誘電体もしくは酸化物誘電体の誘電体層が付与された電界効果トランジスタ用エピタキシャル結晶基板であって、誘電体層が、エピタキシャル成長炉内で窒化ガリウム半導体結晶層を成長させた後、そのまま該エピタキシャル成長炉内で有機金属気相成長法により窒化ガリウム半導体結晶層に連続して形成され、誘電体層が、金属原料として有機金属を用い、酸素原料としてエーテルもしくは水を用い、窒素原料としてアンモニアを使用して、有機金属気相成長法にて成長した電界効果トランジスタ用エピタキシャル結晶基板が提案される。
本発明の第６の態様においては、有機金属気相成長法にて成長した窒化ガリウム半導体結晶層表面に、パッシベーション膜あるいはゲート絶縁膜となるアモルファス結晶形を有する窒化物誘電体もしくは酸化物誘電体の誘電体層が付与された電界効果トランジスタ用エピタキシャル結晶基板であって、誘電体層が、エピタキシャル成長炉内で窒化ガリウム半導体結晶層を成長させた後、そのまま該エピタキシャル成長炉内で有機金属気相成長法により窒化ガリウム半導体結晶層に連続して形成され、誘電体層が、Ａｌ ２ Ｏ ３ 、Ａｌ ２ Ｏ ３ ：Ｎ、ＳｉＯ ２ 、ＳｉＯ ２ ：Ｎ、Ｇａ ２ Ｏ ３ 、Ｓｉ ３ Ｎ ４ 、ＨｆＯ ２ 、Ｈｆ ｘ Ａｌ ｙ Ｏ ３ （０＜ｘ＜１、ｙ＝２−１／２ｘ）、Ｈｆ ｘ Ａｌ ｙ Ｏ ３ ：Ｎ（０＜ｘ＜１、ｙ＝２−１／２ｘ）、ＧｄＯ、ＺｒＯ ２ 、ＭｇＯ、Ｔａ ２ Ｏ ５ から選ばれる少なくとも一つの誘電体膜を積層することによって形成された電界効果トランジスタ用エピタキシャル結晶基板が提案される。
本発明によれば、良好なゲートリーク特性と無視しうるほど小さなドレインラグ、ゲートラグ、電流コラプスを有する電界効果トランジスタの製造を可能にする半導体エピタキシャル結晶基板を提供することができ、その工業的意義はきわめて大きい。
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
図１は、本発明の方法により製造された半導体エピタキシャル結晶基板の一実施形態を示す模式的断面図である。半導体エピタキシャル結晶基板１０は、トランジスタ製造用の窒化ガリウム系の半導体エピタキシャル結晶基板であって、下地基板１上にはエピタキシャル法によって成長した窒化ガリウム半導体結晶層が形成されている。本実施の形態では、窒化ガリウム半導体結晶層は、ＡｌＮから成るバッファ層２、ＧａＮから成るチャネル層３、及びＳｉドープした／Ｓｉドープされない電子供給層４がこの順序で積層形成されて成っている。
そして、窒化ガリウム半導体結晶層の表面、すなわち、この場合には電子供給層４の表面４ａ上には、アモルファス結晶形を有する誘電体層（誘電体膜）５が所定の厚さに形成されている。誘電体層５は、窒化ガリウム半導体結晶層に対する保護層として設けられたもので、誘電体層５は、半導体エピタキシャル結晶基板１０を用いて製造されるトランジスタにおいて、パッシベーション膜あるいはゲート絶縁膜となるものである。
誘電体層５は、エピタキシャル成長炉内で下地基板１上にバッファ層２、チャネル層３及び電子供給層４を順次成長させた後、該エピタキシャル成長炉内で電子供給層４に続けてＭＯＣＶＤ法により積層したものである。ＭＯＣＶＤ法により積層できる誘電体として、ＡｌＮＡｌ2 Ｏ3 誘電体層を挙げることができる。本実施の形態では、エピタキシャル成長炉内に３族原料ガスを導入し、酸素原料を導入しながらＭＯＣＶＤ法によりＡｌＮ誘電体層を積層して誘電体層５としている。
ＭＯＣＶＤ法により成長できる誘電体として、例えば、ＡｌＯx 、ＡｌＯx ：Ｎ（０．５＜ｘ＜１．５）、Ｓｉ3 Ｎ4 、ＳｉＯ2 、ＳｉＯ2 ：Ｎ（Ｎを含んだＳｉＯ2 ）、ＭｇＯ、ＧｄＯ、ＺｒＯ2 、ＨｆＯ2 、Ｈｆx Ａｌy Ｏ3 （０＜ｘ＜１、ｙ＝２−１／２ｘ）、Ｈｆx Ａｌy Ｏ3 ：Ｎ（Ｎを含んだＨｆx Ａｌy Ｏ3 ）（０＜ｘ＜１、ｙ＝２−１／２ｘ）、Ｔａ2 Ｏ5 、ＭｇＯを挙げることができる。このほかにも、ＭＯＣＶＤ法にて成長できる誘電体であればこれら以外のものも制限無く使用することができる。しかし、ＭＯＣＶＤ法により成長できる誘電体として、ＡｌＯx についてはＡｌ2 Ｏ3 が好ましく、ＡｌＯx ：Ｎ（０．５＜ｘ＜１．５）についてはＡｌ2 Ｏ3 ：Ｎが好ましい。
このように、窒化ガリウム半導体結晶層の成長を行い、これに続けてその成長を行ったエピタキシャル成長炉内で誘電体を積層することによって得られた誘電体層５は、それがパッシベーション膜又はゲート絶縁膜として働く場合、トランジスタの電気的特性を低下０せることなしに、良好なゲートリーク特性を達成することができる。すなわち、良好なゲートリーク特性と無視しうるほど小さなドレインラグ、ゲートラグ、電流コラプスを有する半導体エピタキシャル結晶基板が得られる。
次に、図２を参照しながら、本発明の製造方法の一実施形態につき説明する。
図２は、本発明による半導体エピタキシャル結晶基板の製造に用いる有機金属気相成長装置の一例を概略的に示す図である。なお、図２に示した有機金属気相成長装置の各構成要素それ自体は公知であるから、ここでは、その各構成要素についての一般的な説明は省略する。図２において、１００〜１０４はマスフローコントローラ（ＭＦＣ）、１０５、１０６は恒温層、１０７、１０８は原料容器、１０９〜１１１は高圧ガスボンベ、１１２〜１１４は減圧弁、２００は反応炉、２０１は抵抗加熱機、２０２は基板フォルダである。原料容器１０７には３族原料が入れられており、原料容器１０８には有機金属原料が入れられている。高圧ガスボンベ１１１にはアンモニアが充填されており、高圧ガスボンベ１０９にはキャリアガスが充填されており、高圧ガスボンベ１１０には酸素ガスが充填されている。
マスフローコントローラ（ＭＦＣ）１０１により流量制御された高圧ガスボンベ１０９からのキャリアガスは、恒温層１０５で所望の温度に制御された原料容器１０７内に導入され、原料容器１０７内に入っている３族原料中でバブリングされる。このバブリングにより原料容器１０７の空隙は恒温層１０７の温度で定まる蒸気圧の３族原料で満たされ、この蒸気圧とキャリアガス流量に応じた量の３族原料ガスを反応炉２００内に導入することができる。このようにして制御される３族原料の流量は通常１０Ｅ−３〜１０Ｅ−５ｍｏｌ／ｍｉｎ．の範囲である。
一方、５族原料であるアンモニアは高圧ガスボンベ１１１に充填されており、減圧弁１１４で減圧され、ついでＭＦＣ１０４で流量制御されて、反応炉２００内に導入される。アンモニアガスの導入量は、通常、３族原料ガスの１倍〜１００００倍が一般的である。高圧ガスボンベ１０９に充填されているキャリアガスは、減圧弁１１２で減圧され、ついでＭＦＣ１００で流量制御されて、反応炉２００に導入される。キャリアガスの流量は１０ＳＬＭ〜２００ＳＬＭの範囲が一般的である。ドーパンとなるシランは、５族原料と同様の手法で反応炉２００内に導入することができる。
マスフローコントローラ（ＭＦＣ）１０２により流量制御された高圧ガスボンベ１０９からのキャリアガスは、恒温層１０６で所望の温度に制御された原料容器１０８に導入され、原料容器１０８内に入っている有機金属原料中でバブリングされる。このバブリングにより原料容器１０８の空隙は恒温層１０６の温度で定まる蒸気圧の有機金属原料で満たされ、この蒸気圧とキャリアガス流量に応じた量の有機金属原料ガスを反応炉２００内に導入することができる。
予め用意された下地基板１は反応炉２００内に設けられているグラファイト製の基板ホルダ２０１によって保持される。基板ホルダ２０１は回転機構を有しており、その背面には抵抗加熱機２０１が近接配置されており、基板ホルダ１１０を通して下地基板１を背面より加熱できる構成となっている。この加熱は、下地基板１の表面温度がＧａＮ系半導体結晶の場合、９００℃〜１３００℃程度に制御するのが一般的である。
反応炉２００中に原料ガス蒸気を導入すると、導入された原料ガス蒸気は、下地基板１表面近傍で熱分解され、下地基板１上に結晶として成長する。残渣ガスおよび未分解ガスは排気口２０３から排出される。このようにして、反応炉２００内に所要の原料ガスを導入することにより、シリコンがドーピングされた、又はされないＧａＮ系結晶を下地基板１上に成長することができる。
結晶成長に用いる３族原料としては、トリメチルガリウム（ＴＭＧ）、トリエチルガリウム（ＴＥＧ）などのアルキルガリウムや、トリメチルアルミニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）などのアルキルアルミニウムや、トリメチルインジウム（ＴＭＩ）を所望の組成となるよう単独または混合して用いる。これらの原料はＭＯＣＶＤ用のものが市販されているのでこれらを使用できる。
またドーパントとなるシリコンの原料としてはジシランやモノシランを用いる。ジシランやモノシランは結晶成長に必要な高純度のものが市販されているのでこれを使用できる。キャリアガスとしては水素ガスや窒素ガスが単独あるいは混合して用いられる。水素ガスや窒素ガス結晶成長に必要な高純度のものが市販されているのでこれを使用できる。
下地基板１としては、ＧａＡｓ、ＧａＮ、サファイヤ、ＳｉＣ、Ｓｉなどの単結晶基板が使用できる。下地基板１は絶縁性のものが好ましいが、導電性のものも使用できなくはない。下地基板１は結晶成長に必要な欠陥が少ないものが市販されているのでこれらを使用できる。
次に、図１に示したＧａＮ系−ＭＩＳＨＦＥＴ用エピタキシャル結晶基板の製造方法の一実施形態につき図２を参照しながら説明する。
先ず、洗浄した半絶縁性ＳｉＣの下地基板１を基板ホルダ２０２にセットし、下地基板１上へＡｌＮを積層し、バッファ層２を所定の厚みに成長する。
ＡｌＮバッファ層２の厚みは５００Å〜５０００Åが一般的であるが、生産性と効果のバランスから２００Å〜４００００Åが好ましく、２００Å〜３０００Åがより好ましい。なお、ＡｌＮバッファ層２の代わりに同様の厚みを有するＡｌＧａＮによるバッファ層を用いることもできる。この場合は所望の組成になるように原料ガスを変更し、それ以外はＡｌＮバッファ層２の場合と同様の手法で成長できる。なお、バッファ層２の絶縁性を上げる目的でＦｅ、Ｍｎ、Ｃなどをドーピングしても良い。
その後、下地基板１の温度を所定の温度に変更し、３族原料ガスを切り替えてＳＩ形ＧａＮチャネル層３を所定の厚さに成長する。チャネル層３の厚みは、電子供給層４との界面付近の２ＤＥＧチャネルが形成される部位に良好な結晶性を与えられる範囲において決定すればよい。結晶性の判定はＸＲＤのロッキングカーブ測定でおこなうことができる。測定対象とする結晶面としてはたとえば（０００１）面が使用できる。この面を測定した場合、良好な特性が得られる目安としてはピークの半値幅が３００秒以下である。
チャネル層３の厚みは、成長条件に著しく依存するが、一般に３０００Å以上である。上限は特に無いが工業的生産性の観点から５０００Å以上５００００Å以下が一般的であり、好ましくは７０００Å〜４００００Å、もっとも好ましくは８０００Å〜３００００Åの範囲である。
次いでシリコンドーパントガスを供給し、又は供給しないことにより、Ｓｉドープした、又はＳｉドープされない電子供給層４を所定の厚さに成長する。電子供給層４の厚みおよびそのＡｌ組成は、チャネル層３との格子ミスマッチにより結晶が劣化することが無い範囲において所望のチャネルキャリア濃度、相互コンダクタンス、ピンチオフ電圧となるように決定する。この際、Ａｌ組成を大きくするとチャネル層３との格子ミスマッチが大きくなるため、厚みは薄くする。このような厚みの範囲は一般に５０Åから５００Åの範囲であり、より好ましくは７０Å〜４５０Å、さらに好ましくは９０Å〜４００Åの範囲である。Ａｌ組成の範囲は一般的には０．１から０．４の範囲であり、より好ましくは０．１５〜０．３５、さらに好ましくは０．１８〜０．３０の範囲である。
このようにして、ＧａＮ系結晶の最上層である電子供給層４の成長を終了した後、これにより得られた成長基板を大気暴露することなく、該成長基板をそのまま反応炉２００内に置き、電子供給層４上に、誘電体層５を、同一の反応炉内での連続積層により形成する。この積層は、基板温度を所定の温度に変更し、３族原料ガスであるＴＭＡを反応炉２００内に導入するとともに、酸素原料も導入しながらＡｌ2 Ｏ3 誘電体を所定の厚さに成長することにより行う。このようにして図１に示す構造のエピタキシャル結晶基板が得られる。誘電体層５の積層工程では、ＭＯＣＶＤ法が用いられる。
本実施の形態では、誘電体層５をＡｌ2 Ｏ3 誘電体として形成する場合について説明したが、本発明は、誘電体層５がＡｌ2 Ｏ3 誘電体の如き酸化物誘電体である場合に限定されないことは前述の通りである。
Ａｌ2 Ｏ3 誘電体以外の酸化物誘電体を誘電体層５として形成するには、原料容器１０８内に予めその要求に見合った有機金属を入れておく。そして、先の場合と同じように、ＧａＮ系結晶の成長に連続して、結晶表面を大気に暴露せずにその成長を行う。すなわち、ＧａＮ系結晶の成長が終わった後、下地基板１の温度を所望の温度に変更し、誘電体層５の形成のための原料ガスである有機金属ガスを反応炉２００内に導入することにより誘電体層５を積層する。
有機金属ガスの導入は、３族原料の導入と同様に、ＭＦＣ１０２にて流量制御されたキャリアガスを有機金属が入った原料容器１０８にてバブリングすることにより行う。このとき同時供給する酸素ガスは高圧ガスボンベ１１０に充填されており、減圧弁１１３で減圧された酸素ガスをＭＦＣ１０３で流量制御して反応炉２００に導入する。
以上、誘電体層５を酸化物誘電体として形成する場合を説明した。しかし、本発明においては、誘電体層５は酸化物誘電体で形成してもよいが、これに限定されるわけではなく、同一金属の酸化物と窒化物の複合誘電体で誘電体層５を形成することもできる。同一金属の酸化物と窒化物の複合誘電体で誘電体層５を形成する場合には、例えば窒素原料としてアンモニアを、用いることができる。この材料は結晶成長に適した純度のものが市販されているのでこれが使用できる。アンモニアその他の窒素原料はＧａＮ系結晶成長において使用した手法で導入される。
誘電体原料として用いる有機金属原料は、誘電体がＡｌ2 Ｏ3 の場合、ＴＭＡやＴＥＡが使用できる。ＨｆＯ2 の場合、テトラターシャリーブトキシハフニウムが使用できる。ＳｉＯ2 の場合、トリスジメチルアミノシランやトリスジエチルアミノシランなどが使用できる。ＭｇＯの場合、有機金属原料はビスシクロペンタジエニルマグネシウムやビスエチルシクロペンタジエニルマグネシウムが使用できる。これらの材料は結晶成長に適した純度のものが市販されているのでこれらが使用できる。
酸素原料としては酸素、水、あるいは、ジメチルエーテル、ジエチルエーテル、ノルマルブチルエーテルなどのエーテルが使用できる。これらの材料は結晶成長に適した純度のものが市販されているのでこれが使用できる。
基板成長温度は使用する有機金属原料の分解温度に依存するが、誘電体がＡｌ2 Ｏ3 の場合、５００℃から１１００℃の範囲であり、より好ましくは６００℃から９００℃の範囲であり、もっとも好ましくは７００℃から７００℃の範囲である。ＨｆＯ2 の場合、２００℃から８００℃の範囲であり、より好ましくは２５０℃から７００℃の範囲であり、もっとも好ましくは３００℃から６００℃の範囲である。Ｓｉ3 Ｎ4 の場合、４００℃から９００℃の範囲であり、より好ましくは４５０℃から８００℃の範囲であり、もっとも好ましくは５００℃から７００℃の範囲である。ＭｇＯの場合、２００℃から８００℃の範囲であり、より好ましくは２５０℃から７００℃の範囲であり、もっとも好ましくは３００℃から６００℃の範囲である。
誘電体膜としては、これらの他に、Ａｌ2 Ｏ3 ：Ｎ（Ｎを含んだＡｌ2 Ｏ3 ）、ＳｉＯ2 ：Ｎ（Ｎを含んだＳｉＯ2 ）、Ｇａ2 Ｏ3 、Ｈｆx Ａｌy Ｏ3 （０＜ｘ＜１、ｙ＝２−１／２ｘ）、Ｈｆx Ａｌy Ｏ3 ：Ｎ（Ｎを含んだＨｆx Ａｌy Ｏ3 ）（０＜ｘ＜１、ｙ＝２−１／２ｘ）、ＨｆＯ2 、ＧｄＯ、ＺｒＯ2 、Ｔａ2 Ｏ5 が使用できる。誘電体層の厚みは、用いる誘電体の比誘電率とトランジスタの目指す閾値電圧、利得特性から勘案して決定でき、特に制限は無い。
誘電体層５の厚みは、これを用いて作製するトランジスタの所望の相互コンダクタンス、ピンチオフ電圧となる範囲でゲートリーク電流を抑制できる範囲で決定することができる。このような範囲は１ｎｍから30ｎｍが一般的である。
以上説明してきた実施の形態では、Ａｌ2 Ｏ3 誘電体付きのＧａＮ−ＨＦＥＴのための層構造の例を挙げて説明しているが、本発明の要点は半導体エピタキシャル結晶層と誘電体層とがＭＯＣＶＤ成長炉内で連続して成長されることにあるのであり、本発明はＭＯＣＶＤ法で成長可能な半導体結晶系すべてに適用可能である。このような結晶系としてシリコンゲルマン系（ＳｉＧｅ系）、ガリウムナイトライド系（ＧａＮ系）、インジウムリン系（ＩｎＰ系）、シリコンカーバイド系（ＳｉＣ系）がある。
また、ここではＨＦＥＴの例を説明しているが、半導体結晶層の構造を変えることにより、その他のＦＥＴ構造であるＭＯＤＦＥＴ、ＭＥＳＦＥＴ用エピタキシャル結晶基板や、各種のダイオード用エピタキシャル結晶基板などが作製可能である。また、ライトエミッティングダイオード（ＬＥＤ）などの発光素子にも制限無く適用できる。
以下に、本発明の一実施例を示して本発明をさらに詳細に説明するが、以下に説明される実施例はあくまで例示であって、本発明はこれにより制限されるものではない。
（実施例１）
図２に示す装置を用い、先ず、図１に示した層構造の半導体エピタキシャル基板を作成した。下地基板１として半絶縁性ＳｉＣ基板を用いた。半絶縁性ＳｉＣ基板を１０００℃に加熱し、キャリアガスとして水素を６０ＳＬＭ、アンモニアを４０ＳＬＭ、恒温槽温度３０℃に設定した原料容器からＴＭＡを４０ｓｃｃｍ流し、ＡｌＮバッファ層２を１０００Å成長した。ついで基板温度を１１５０℃に変更し、ＴＭＡ流量を０ｓｃｃｍにしたのち、恒温槽温度３０℃に設定した原料容器からＴＭＧを４０ｓｃｃｍ流しＧａＮチャネル層３を２００００Å積層した。ついで恒温槽温度３０℃に設定した原料容器からＴＭＡを４０ｓｃｃｍ流し、ＡｌＧａＮ電子供給層４を３００Å成長した。
ついで、そのまま基板温度を９００℃に変更し、ＴＭＧとアンモニアの供給を停止し、ジエチルエーテルを４００ｓｃｃｍ供給することによりＡｌ2 Ｏ3 を５０Å成長し、誘電体層５を積層した。その後基板を冷却し、反応炉から取り出した。このようにして、図１に示す層構造を有する誘電体膜付きエピタキシャル基板を得た。
しかる後、このようにして得られた誘電体膜付きエピタキシャル基板を用いて図３に示す構成のＧａＮ−ＭＩＳＨＦＥＴを次のようにして作製した。先ず、得られた誘電体膜付きエピタキシャル基板にホトリソグラフィー法でレジストパターンを形成した後、Ｎ+ イオンのイオン打ち込みにより、３０００Åの深さまで素子分離９を形成した。ついで、同じくホトリソグラフィー法で、ソース電極およびドレイン電極形状にレジスト開口を形成し、Ａｒ、ＣＨ2 ＣＬ、Ｃｌ2 の混合ガスを用いたＩＣＰプラズマエッチングによりこの開口部分の誘電体層５を除去し、ＡｌＧａＮ電子供給層４を露出させた。
ついでＴｉ／Ａｌ／Ｎｉ／Ａｕ金属膜を全面に２００Å／１５００Å／２５０Å／５００Åの厚みに蒸着法で積層しリフトオフ法で電極形状にこの金属膜を加工した。ついで窒素雰囲気内８００℃で３０秒ＲＴＡ処理を施し、ソース電極８とドレイン電極６を形成した。ついで、同じくホトリソグラフィー法にてゲート電極形状の開口を形成し、Ｎｉ／Ａｕ金属膜を前面に２００Å／１０００Åの厚みに蒸着法で形成し、リフトオフ法により電極形状に金属膜を加工しゲート電極７を形成した。
ついで窒素雰囲気にて５００℃で３０分間アニールした。このようにしてゲート絶縁膜とパッシベーション膜を兼ねる層としてＡｌ2 Ｏ3 もしくはＡｌＮ誘電体層５を有するゲート長２μｍ、ゲート幅３０μｍのＧａＮ−ＭＩＳＨＦＥＴを作製した。
（比較例）
実施例１の場合と同様にしてＡｌＧａＮ電子供給層４を成長した後、誘電体を成長せずに基板を冷却後、基板を反応炉から取り出した。ついで実施例１と同様の手法でソース電極とドレイン電極を形成した。ついで実施例１と同様の手法で素子分離およびゲート電極を形成し、ゲート絶縁膜もパッシベーション膜も有さないゲート長２μｍ、ゲート幅３０μｍのＧａＮ−ＨＦＥＴ作製した。
実施例１で作製したＧａＮ−ＭＩＳＨＦＥＴと比較例で作製したＧａＮ−ＨＦＥＴとにつき、各ゲートリーク特性を評価した。その評価は、ソース電極を接地し、ゲート電極に＋１Ｖから−２０Ｖまでの電圧を印加し、ゲート電極に流れる電流値を測定することによって行った。
図４はこのようにして測定したゲート電圧―ゲート電流特性である。実施例１で作製したデバイスの負のゲート電圧印加時におけるゲート電流は、比較例のそれよりおよそ２桁も小さく、本発明の方法により作製したＧａＮ−ＭＩＳＨＦＥＴが、誘電体層５によって優れたゲートリーク特性を有することが分かった。
実施例１のＧａＮ−ＭＩＳＨＦＥＴと比較例として作製したＧａＮ−ＨＦＥＴのドレインラグ特性を評価した。その評価は、ソース電極とゲート電極を接地し、ドレイン電圧を＋２０Ｖから＋１Ｖに急峻に変化させた際の、＋１Ｖ印加開始時間からの電流の過渡電流変化を、両者についてそれぞれ測定することによって行った。
図５はこのようにして測定したドレイン電圧−ドレイン電流―時間特性である。比較例として作製したデバイスはドレイン電圧を＋２０Ｖから＋１Ｖに変化させると、ドレイン電流値が直ちに一定値とはならず、緩やかに増加しつづけ、定常値になるまで時間を要した。すなわちデバイス動作において問題となるドレインラグを示した。これに対し、実施例１のデバイスはドレイン電圧を＋２０Ｖから＋１Ｖに変化させた直後から、定常電流値を示した。このことから実施例１として作製した誘電体膜付きＧａＮ−ＭＩＳＨＦＥＴが優れたドレインラグ特性を有していることが分かった。
（実施例２）
図２に示す装置を用い、次のようにして図１に示す層構造の半導体エピタキシャル基板を作製した。半絶縁性ＳｉＣ基板を反応炉２００内にセットし、半絶縁性ＳｉＣ基板を１０００℃に加熱し、反応炉２００内にキャリアガスとして水素を６０ＳＬＭ、アンモニアを４０ＳＬＭ、恒温槽温度３０℃に設定した容器からＴＭＡを４０ｓｃｃｍ流し、ＡｌＮ緩衝層を１０００Å成長した。ついで基板温度１１５０℃に変更し、ＴＭＡ流量を０ｓｃｃｍにしたのち、恒温槽温度３０℃に設定した容器からＴＭＧを４０ｓｃｃｍ流しＧａＮチャネル層を２００００Å積層した。ついで恒温槽温度３０℃に設定した容器からＴＭＡを４０ｓｃｃｍ流し、ＡｌＧａＮ電子供給層を３００Å成長した。ついで基板温度を７００℃に変更し、ＴＭＧの供給を停止し、キャリアガスを水素から窒素に切り替え、ノルマルブチルエーテルを４０ｓｃｃｍ供給することによりＡｌx Ｏy を２００Å成長して誘電体層とした。Ｘ線光電子分光法により求めたこの誘電体層の原素組成比は、ｘ：ｙ＝６：４であた。その後、上述の如くして得られた成長基板を冷却し、反応炉２００から取り出した。このようにして誘電体膜付きの半導体エピタキシャル基板を得た。
この半導体エピタキシャル基板につき、ホトリソグラフィー法でソース電極形状およびドレイン電極形状にレジスト開口を形成し、Ａｒ、ＣＨ2 Ｃｌ、Ｃｌ2 の混合ガスを用いたＩＣＰプラズマエッチングにより各開口部分の誘電体膜を除去し、ＡｌＧａＮ層を露出させた。ついでＴｉ／Ａｌ／Ｎｉ／Ａｕ金属膜を全面に２００Å／１５００Å／２５０Å／５００Åの厚みに蒸着法で積層し、リフトオフ法で電極形状にこの金属膜を加工した。
ついで、上述の如く加工された半導体エピタキシャル基板に対し、窒素雰囲気内８００℃で３０秒ＲＴＡ処理を施し、ソース電極２０６とドレイン電極２０４を形成した。得られた半導体エピタキシャル基板にホトリソグラフィー法でレジストパターンを形成した後、Ｎ+ イオンのイオン打ち込みにより、３０００Åの深さまで素子分離層を形成した。ついで、同じくホトリソグラフィー法にてゲート電極形状の開口を形成し、この開口の全面にＮｉ／Ａｕ金属膜を２００Å／１０００Åの厚みに蒸着法で形成し、リフトオフ法により電極形状に金属膜を加工し、ゲート電極を形成した。このようにしてゲート絶縁膜とパッシベーション膜を兼ねる層としての誘電体層（ＡｌＯ）を有するゲート長２μｍ、ゲート幅３０μｍのＧａＮ−ＭＩＳＨＦＥＴを作製した。
このようにして作製したＧａＮ―ＭＩＳＨＦＥＴのゲートバイアス−１０Ｖ印加時の漏れ電流は、２×１０-5ｍＡ／ｍｍであり、実施例１で作製したデバイスに比べ漏れ電流特性がさらに向上した。また、電流コラプスは実施例１で作製したＭＩＳ−ＨＦＥＴと同程度に低かった。
本発明による半導体エピタキシャル結晶基板の一実施形態を示す模式的断面図。 本発明による半導体エピタキシャル結晶基板の製造に用いる有機金属気相成長装置の一例を概略的に示す図。 本発明の一実施例を説明するために用いたＧａＮ−ＭＩＳＨＦＥＴの模式的断面図。 本発明の一実施例によるＧａＮ−ＭＩＳＨＦＥＴのゲートリーク特性の評価のために測定したドレイン電圧−ドレイン電流―時間特性を示すグラフ。 本発明の一実施例によるＧａＮ−ＭＩＳＨＦＥＴのゲートリーク特性の評価のために測定したドレイン電圧−ドレイン電流―時間特性を示すグラフ。
符号の説明
１ 下地基板
２ バッファ層
３ チャネル層
４ 電子供給層
５ 誘電体層
６ ドレイン電極
７ ゲート電極
８ ソース電極
９ 素子分離
１０ 半導体エピタキシャル結晶基板
１００〜１０４ マスフローコントローラー（ＭＦＣ）
１０５、１０６ 恒温層
１０７、１０８ 原料容器
１０９〜１１１ 高圧ガスボンベ
１１２〜１１４ 減圧弁
２００ 反応炉
２０１ 基板フォルダー
２０２ 抵抗加熱機
２０３ 排気口

Claims (8)

  1. 有機金属気相成長法にて成長した窒化物半導体結晶層表面に、パッシベーション膜あるいはゲート絶縁膜となるアモルファス結晶形を有する窒化物誘電体もしくは酸化物誘電体の誘電体層が付与された半導体エピタキシャル結晶基板の製造方法であって、
    エピタキシャル成長炉内で前記窒化物半導体結晶層を成長させた後、そのまま該エピタキシャル成長炉内で前記有機金属気相成長法により前記誘電体層を前記窒化物半導体結晶層に連続して形成し、
    前記誘電体層を、金属原料として有機金属を用い、酸素原料としてエーテルもしくは水を用い、窒素原料としてアンモニアを使用して、有機金属気相成長法にて成長させる半導体エピタキシャル結晶基板の製造方法。
  2. 前記誘電体層の少なくとも一部を積層する際に、５族原料であるアンモニアを供給しながら積層する請求項１に記載の半導体エピタキシャル結晶基板の製造方法。
  3. 前記誘電体層の少なくとも一部を積層する際に、原料のキャリアガスとして窒素を用いる請求項１または２に記載の半導体エピタキシャル結晶基板の製造方法。
  4. 有機金属気相成長法にて成長した窒化物半導体結晶層表面に、パッシベーション膜あるいはゲート絶縁膜となるアモルファス結晶形を有する窒化物誘電体もしくは酸化物誘電体の誘電体層が付与された半導体エピタキシャル結晶基板の製造方法であって、
    エピタキシャル成長炉内で前記窒化物半導体結晶層を成長させた後、そのまま該エピタキシャル成長炉内で前記有機金属気相成長法により前記誘電体層を前記窒化物半導体結晶層に連続して形成し、
    前記誘電体層が、ＡｌＯｘ、ＡｌＯｘ：Ｎ（０．５＜ｘ＜１．５）、ＳｉＯ２、ＳｉＯ２：Ｎ、Ｇａ２Ｏ３、Ｓｉ３Ｎ４、ＨｆＯ２、ＨｆｘＡｌｙＯ３（０＜ｘ＜１、ｙ＝２−１／２ｘ）、ＨｆｘＡｌｙＯ３：Ｎ（０＜ｘ＜１、ｙ＝２−１／２ｘ）、ＧｄＯ、ＺｒＯ２、ＭｇＯ、Ｔａ２Ｏ５から選ばれる少なくとも一つの誘電体膜を積層することによって形成された半導体エピタキシャル結晶基板の製造方法。
  5. 有機金属気相成長法にて成長した窒化ガリウム半導体結晶層表面に、パッシベーション膜あるいはゲート絶縁膜となるアモルファス結晶形を有する窒化物誘電体もしくは酸化物誘電体の誘電体層が付与された電界効果トランジスタ用エピタキシャル結晶基板の製造方法であって、
    エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層を成長させた後、そのまま該エピタキシャル成長炉内で前記有機金属気相成長法により前記誘電体層を前記窒化ガリウム半導体結晶層に連続して形成し、
    前記誘電体層を、金属原料として有機金属を用い、酸素原料としてエーテルもしくは水を用い、窒素原料としてアンモニアを使用して、有機金属気相成長法にて成長させるようにした電界効果トランジスタ用エピタキシャル結晶基板の製造方法。
  6. 有機金属気相成長法にて成長した窒化ガリウム半導体結晶層表面に、パッシベーション膜あるいはゲート絶縁膜となるアモルファス結晶形を有する窒化物誘電体もしくは酸化物誘電体の誘電体層が付与された電界効果トランジスタ用エピタキシャル結晶基板の製造方法であって、
    エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層を成長させた後、そのまま該エピタキシャル成長炉内で前記有機金属気相成長法により前記誘電体層を前記窒化ガリウム半導体結晶層に連続して形成し、
    前記誘電体層が、ＡｌＯｘ、ＡｌＯｘ：Ｎ（０．５＜ｘ＜１．５）、ＳｉＯ２、ＳｉＯ２：Ｎ、Ｇａ２Ｏ３、Ｓｉ３Ｎ４、ＨｆＯ２、ＨｆｘＡｌｙＯ３（０＜ｘ＜１、ｙ＝２−１／２ｘ）、ＨｆｘＡｌｙＯ３：Ｎ（０＜ｘ＜１、ｙ＝２−１／２ｘ）、ＧｄＯ、ＺｒＯ２、ＭｇＯ、Ｔａ２Ｏ５から選ばれる少なくとも一つの誘電体膜を積層することによって形成された電界効果トランジスタ用エピタキシャル結晶基板の製造方法。
  7. 有機金属気相成長法にて成長した窒化ガリウム半導体結晶層表面に、パッシベーション膜あるいはゲート絶縁膜となるアモルファス結晶形を有する窒化物誘電体もしくは酸化物誘電体の誘電体層が付与された電界効果トランジスタ用エピタキシャル結晶基板であって、
    前記誘電体層が、エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層を成長させた後、そのまま該エピタキシャル成長炉内で前記有機金属気相成長法により前記窒化ガリウム半導体結晶層に連続して形成され、
    前記誘電体層が、金属原料として有機金属を用い、酸素原料としてエーテルもしくは水を用い、窒素原料としてアンモニアを使用して、有機金属気相成長法にて成長した電界効果トランジスタ用エピタキシャル結晶基板。
  8. 有機金属気相成長法にて成長した窒化ガリウム半導体結晶層表面に、パッシベーション膜あるいはゲート絶縁膜となるアモルファス結晶形を有する窒化物誘電体もしくは酸化物誘電体の誘電体層が付与された電界効果トランジスタ用エピタキシャル結晶基板であって、
    前記誘電体層が、エピタキシャル成長炉内で前記窒化ガリウム半導体結晶層を成長させた後、そのまま該エピタキシャル成長炉内で前記有機金属気相成長法により前記窒化ガリウム半導体結晶層に連続して形成され、
    前記誘電体層が、Ａｌ２Ｏ３、Ａｌ２Ｏ３：Ｎ、ＳｉＯ２、ＳｉＯ２：Ｎ、Ｇａ２Ｏ３、Ｓｉ３Ｎ４、ＨｆＯ２、ＨｆｘＡｌｙＯ３（０＜ｘ＜１、ｙ＝２−１／２ｘ）、ＨｆｘＡｌｙＯ３：Ｎ（０＜ｘ＜１、ｙ＝２−１／２ｘ）、ＧｄＯ、ＺｒＯ２、ＭｇＯ、Ｔａ２Ｏ５から選ばれる少なくとも一つの誘電体膜を積層することによって形成された電界効果トランジスタ用エピタキシャル結晶基板。
JP2007154709A 2006-09-15 2007-06-12 半導体エピタキシャル結晶基板およびその製造方法 Expired - Fee Related JP5311765B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2007154709A JP5311765B2 (ja) 2006-09-15 2007-06-12 半導体エピタキシャル結晶基板およびその製造方法
PCT/JP2007/068476 WO2008032873A1 (fr) 2006-09-15 2007-09-14 Procédé pour fabriquer un substrat cristallin épitaxial semi-conducteur
DE112007002162T DE112007002162T5 (de) 2006-09-15 2007-09-14 Verfahren zur Herstellung eines Halbleiterepitaxialkristallsubstrats
TW096134390A TWI417414B (zh) 2006-09-15 2007-09-14 半導體磊晶結晶基板的製造方法
KR1020097007566A KR101359094B1 (ko) 2006-09-15 2007-09-14 반도체 에피택셜 결정 기판의 제조 방법 및 반도체 에피택셜 결정 기판
CN2007800340622A CN101517715B (zh) 2006-09-15 2007-09-14 半导体外延结晶基板的制造方法
US12/310,984 US7951685B2 (en) 2006-09-15 2007-09-14 Method for manufacturing semiconductor epitaxial crystal substrate
GB0906330A GB2456437A (en) 2006-09-15 2009-04-09 Method for manufacturing semiconductor epitaxial crystal substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006250967 2006-09-15
JP2006250967 2006-09-15
JP2007154709A JP5311765B2 (ja) 2006-09-15 2007-06-12 半導体エピタキシャル結晶基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008098603A JP2008098603A (ja) 2008-04-24
JP5311765B2 true JP5311765B2 (ja) 2013-10-09

Family

ID=39183911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007154709A Expired - Fee Related JP5311765B2 (ja) 2006-09-15 2007-06-12 半導体エピタキシャル結晶基板およびその製造方法

Country Status (8)

Country Link
US (1) US7951685B2 (ja)
JP (1) JP5311765B2 (ja)
KR (1) KR101359094B1 (ja)
CN (1) CN101517715B (ja)
DE (1) DE112007002162T5 (ja)
GB (1) GB2456437A (ja)
TW (1) TWI417414B (ja)
WO (1) WO2008032873A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5496635B2 (ja) * 2008-12-19 2014-05-21 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
TW201301570A (zh) * 2011-06-28 2013-01-01 Aceplux Optotech Inc 多光色發光二極體及其製作方法
JP6119165B2 (ja) * 2012-09-28 2017-04-26 富士通株式会社 半導体装置
US9219123B2 (en) * 2012-11-26 2015-12-22 Sharp Kabushiki Kaisha Method of producing a nitride semiconductor crystal with precursor containing carbon and oxygen, and nitride semiconductor crystal and semiconductor device made by the method
JP2014146646A (ja) * 2013-01-28 2014-08-14 Fujitsu Ltd 半導体装置
US8878188B2 (en) * 2013-02-22 2014-11-04 Translucent, Inc. REO gate dielectric for III-N device on Si substrate
KR102052075B1 (ko) * 2013-03-28 2020-01-09 삼성디스플레이 주식회사 증착 장치, 이를 이용한 박막 형성 방법, 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102067596B1 (ko) * 2013-05-03 2020-02-17 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
JP5984069B2 (ja) * 2013-09-30 2016-09-06 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶膜の成長方法、及び結晶積層構造体
CN104638068B (zh) * 2013-11-07 2018-08-24 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
US10529561B2 (en) * 2015-12-28 2020-01-07 Texas Instruments Incorporated Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices
US10128364B2 (en) * 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor
US10892356B2 (en) 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
DE102017120896A1 (de) * 2017-09-11 2019-03-14 Aixtron Se Verfahren zum Abscheiden einer C-dotierten AlN-Schicht auf einem Siliziumsubstrat und aus einer derartigen Schichtstruktur aufgebautes Halbleiter-Bauelement
CN112670161B (zh) * 2020-12-23 2022-07-22 中国电子科技集团公司第五十五研究所 一种低热阻氮化镓高电子迁移率晶体管外延材料制备方法
US20220367697A1 (en) * 2021-05-17 2022-11-17 Cree, Inc. Group iii-nitride transistors with back barrier structures and buried p-type layers and methods thereof
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3873846T2 (de) * 1987-07-16 1993-03-04 Texas Instruments Inc Behandlungsapparat und verfahren.
JP3116731B2 (ja) * 1994-07-25 2000-12-11 株式会社日立製作所 格子不整合系積層結晶構造およびそれを用いた半導体装置
JP3177951B2 (ja) * 1997-09-29 2001-06-18 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP2000058454A (ja) * 1998-08-05 2000-02-25 Sony Corp 横方向エピタキシャル成長用マスクの形成方法および横方向エピタキシャル成長方法
GB9916549D0 (en) * 1999-07-14 1999-09-15 Arima Optoelectronics Corp Epitaxial growth method of semiconductors on highly lattice mismatched substrates using the buffer layer with solid-liquid phase transition
US6355561B1 (en) 2000-11-21 2002-03-12 Micron Technology, Inc. ALD method to improve surface coverage
JP3836697B2 (ja) * 2000-12-07 2006-10-25 日本碍子株式会社 半導体素子
JP3670628B2 (ja) * 2002-06-20 2005-07-13 株式会社東芝 成膜方法、成膜装置、および半導体装置の製造方法
JP2005268507A (ja) * 2004-03-18 2005-09-29 Furukawa Electric Co Ltd:The 電界効果トランジスタ及びその製造方法
JP2005322668A (ja) * 2004-05-06 2005-11-17 Renesas Technology Corp 成膜装置および成膜方法
JP2006185962A (ja) * 2004-12-24 2006-07-13 Tokyo Institute Of Technology 半導体成長用基板および半導体膜の製造方法

Also Published As

Publication number Publication date
WO2008032873A1 (fr) 2008-03-20
KR101359094B1 (ko) 2014-02-05
US7951685B2 (en) 2011-05-31
KR20090057117A (ko) 2009-06-03
JP2008098603A (ja) 2008-04-24
US20100084742A1 (en) 2010-04-08
GB0906330D0 (en) 2009-05-20
DE112007002162T5 (de) 2009-08-13
TW200823315A (en) 2008-06-01
GB2456437A (en) 2009-07-22
CN101517715B (zh) 2010-12-22
CN101517715A (zh) 2009-08-26
TWI417414B (zh) 2013-12-01

Similar Documents

Publication Publication Date Title
JP5311765B2 (ja) 半導体エピタキシャル結晶基板およびその製造方法
JP5543076B2 (ja) 電界効果トランジスタ用エピタキシャル基板
JP2008072029A (ja) 半導体エピタキシャル結晶基板の製造方法
CN103545361B (zh) 化合物半导体器件及其制造方法、电源装置和高频放大器
CN102197468B (zh) 化合物半导体器件及其制造方法
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
JP2010239034A (ja) 半導体装置の製造方法および半導体装置
US9312341B2 (en) Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same
CN111406306B (zh) 半导体装置的制造方法、半导体装置
JP6993562B2 (ja) 化合物半導体装置及びその製造方法
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
CN109599329B (zh) 一种硅衬底上生长氮极性iii族氮化物半导体层的方法
JP2017085058A (ja) 化合物半導体装置及びその製造方法
JP6028970B2 (ja) 半導体装置の製造方法およびエッチング方法
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP2016219590A (ja) 半導体基板の製造方法、及び半導体装置の製造方法
KR100413523B1 (ko) 이차원 전자가스의 전자밀도가 증가된 고전자이동도트랜지스터의 제조방법
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置
JP5455875B2 (ja) エピタキシャル基板の製造方法
JP2012124530A (ja) 半導体エピタキシャル結晶基板及びその製造方法
WO2018123664A1 (ja) 半導体基板および電子デバイス
JP2021520643A (ja) 核生成層の堆積方法
WO2018196948A1 (en) Interlayer barrier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120312

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130702

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5311765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees