JP3216277B2 - 高能率符号化装置および復号化装置 - Google Patents
高能率符号化装置および復号化装置Info
- Publication number
- JP3216277B2 JP3216277B2 JP31713992A JP31713992A JP3216277B2 JP 3216277 B2 JP3216277 B2 JP 3216277B2 JP 31713992 A JP31713992 A JP 31713992A JP 31713992 A JP31713992 A JP 31713992A JP 3216277 B2 JP3216277 B2 JP 3216277B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- packing
- block
- bits
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＡＤＲＣ符号化処理
後の符号化データをシンクブロック内にパッキングした
後にパリティを付加して伝送する高能率符号化装置およ
び復号化装置に関する。
後の符号化データをシンクブロック内にパッキングした
後にパリティを付加して伝送する高能率符号化装置およ
び復号化装置に関する。
【０００２】
【従来の技術】図２は、ディジタルＶＴＲのシステム構
成例を示している。
成例を示している。
【０００３】図において、入力端子に供給されるビデオ
信号ＳＶｉはＡ／Ｄ変換器１２でディジタル信号に変換
されてブロック化回路１３に供給される。ブロック化回
路１３は後述するＡＤＲＣエンコーダ１４のために設け
られており、このブロック化回路１３では画面が分割さ
れて単位ブロックが多数形成される。
信号ＳＶｉはＡ／Ｄ変換器１２でディジタル信号に変換
されてブロック化回路１３に供給される。ブロック化回
路１３は後述するＡＤＲＣエンコーダ１４のために設け
られており、このブロック化回路１３では画面が分割さ
れて単位ブロックが多数形成される。
【０００４】ブロック化回路１３より出力される各ブロ
ックのデータはＡＤＲＣエンコーダ１４に供給されてＡ
ＤＲＣ符号化処理される。図３は、ＡＤＲＣエンコーダ
の一例を示している。
ックのデータはＡＤＲＣエンコーダ１４に供給されてＡ
ＤＲＣ符号化処理される。図３は、ＡＤＲＣエンコーダ
の一例を示している。
【０００５】図において、ブロック化回路１３より出力
される各ブロックのデータＤＩは最大値検出回路１４１
および最小値検出回路１４２に順次供給される。最大値
検出回路１４１では、各ブロック毎に最大値ＭＡＸが検
出され、この最大値ＭＡＸは減算回路１４３に供給され
る。また、最小値検出回路１４２では、各ブロック毎に
最小値ＭＩＮが検出され、この最小値ＭＩＮは減算回路
１４３および１４４に供給される。減算回路１４３で
は、最大値ＭＡＸより最小値ＭＩＮが減算され、（ＭＡ
Ｘ−ＭＩＮ）で表わされるブロックのダイナミックレン
ジＤＲが求められる。
される各ブロックのデータＤＩは最大値検出回路１４１
および最小値検出回路１４２に順次供給される。最大値
検出回路１４１では、各ブロック毎に最大値ＭＡＸが検
出され、この最大値ＭＡＸは減算回路１４３に供給され
る。また、最小値検出回路１４２では、各ブロック毎に
最小値ＭＩＮが検出され、この最小値ＭＩＮは減算回路
１４３および１４４に供給される。減算回路１４３で
は、最大値ＭＡＸより最小値ＭＩＮが減算され、（ＭＡ
Ｘ−ＭＩＮ）で表わされるブロックのダイナミックレン
ジＤＲが求められる。
【０００６】また、データＤＩは遅延回路１４５を介し
て減算回路１４４に供給される。遅延回路１４５は、最
大値ＭＡＸおよび最小値ＭＩＮを検出するのに必要な時
間だけ各ブロックのデータＤＩを遅延させるものであ
る。減算回路１４４では、データＤＩより最小値ＭＩＮ
が減算され、最小値除去後のデータＰＤＩが形成され
る。
て減算回路１４４に供給される。遅延回路１４５は、最
大値ＭＡＸおよび最小値ＭＩＮを検出するのに必要な時
間だけ各ブロックのデータＤＩを遅延させるものであ
る。減算回路１４４では、データＤＩより最小値ＭＩＮ
が減算され、最小値除去後のデータＰＤＩが形成され
る。
【０００７】減算回路１４４より出力される最小値除去
後のデータＰＤＩは量子化回路１４６に供給される。量
子化回路１４６には、減算回路１４３からのダイナミッ
クレンジＤＲが供給され、ダイナミックレンジＤＲに適
応した量子化がなされる。量子化ビット数としては、元
のビット数（例えば８ビット）より少ないビット数例え
ば４ビットが使用される。簡単のため、量子化ビット数
を２ビットとすると、ダイナミックレンジＤＲを４等分
したレベル範囲が設定され、データＰＤＩがどのレベル
範囲に属するかによって２ビットのコード信号が割り当
てられる。
後のデータＰＤＩは量子化回路１４６に供給される。量
子化回路１４６には、減算回路１４３からのダイナミッ
クレンジＤＲが供給され、ダイナミックレンジＤＲに適
応した量子化がなされる。量子化ビット数としては、元
のビット数（例えば８ビット）より少ないビット数例え
ば４ビットが使用される。簡単のため、量子化ビット数
を２ビットとすると、ダイナミックレンジＤＲを４等分
したレベル範囲が設定され、データＰＤＩがどのレベル
範囲に属するかによって２ビットのコード信号が割り当
てられる。
【０００８】図２に戻って、ＡＤＲＣエンコーダ１４よ
り出力されるブロック毎の最小値ＭＩＮおよびダイナミ
ックレンジＤＲと、画素毎のコード信号ＤＴが圧縮デー
タとしてパッキング回路１５に供給される。図４に、Ａ
ＤＲＣ符号化処理後の１ブロック当りのデータを示して
いる。
り出力されるブロック毎の最小値ＭＩＮおよびダイナミ
ックレンジＤＲと、画素毎のコード信号ＤＴが圧縮デー
タとしてパッキング回路１５に供給される。図４に、Ａ
ＤＲＣ符号化処理後の１ブロック当りのデータを示して
いる。
【０００９】ここで、１ブロック（１シンクブロック）
当りの圧縮データは、ダイナミックレンジＤＲ＝Ｌ1ビ
ット、最小値ＭＩＮ＝Ｌ2ビット、ビットプレーン＝ｋ
ビット×ｎ（ｋは量子化ビット数、ｎは１ブロックを構
成する画素数）となる。パッキング回路１５では、各ブ
ロック毎の圧縮データが、例えば８ビット（１バイト）
単位でパッキングされる。
当りの圧縮データは、ダイナミックレンジＤＲ＝Ｌ1ビ
ット、最小値ＭＩＮ＝Ｌ2ビット、ビットプレーン＝ｋ
ビット×ｎ（ｋは量子化ビット数、ｎは１ブロックを構
成する画素数）となる。パッキング回路１５では、各ブ
ロック毎の圧縮データが、例えば８ビット（１バイト）
単位でパッキングされる。
【００１０】図５は、従来のパッキング処理を示してい
る。ただし、Ｌ1＝Ｌ2＝８とした例である。最初に付加
データを構成するダイナミックレンジＤＲと最小値ＭＩ
Ｎが配置され、これに続いてビットプレーンを構成する
ｎ個のコード信号ＤＴが順次パッキングされる。この場
合、各コード信号ＤＴの方向はバイト方向、つまりバイ
ト単位を構成するビットの列方向と直交する方向とされ
る。
る。ただし、Ｌ1＝Ｌ2＝８とした例である。最初に付加
データを構成するダイナミックレンジＤＲと最小値ＭＩ
Ｎが配置され、これに続いてビットプレーンを構成する
ｎ個のコード信号ＤＴが順次パッキングされる。この場
合、各コード信号ＤＴの方向はバイト方向、つまりバイ
ト単位を構成するビットの列方向と直交する方向とされ
る。
【００１１】パッキング回路１５でパッキングされた圧
縮データは、パリティ付加回路１６に供給されてバイト
単位でパリティが付加され、変調回路１７で変調処理が
行なわれた後、記録アンプ１８を介して記録ヘッド１９
に供給されて、磁気テープ（図示せず）に記録される。
縮データは、パリティ付加回路１６に供給されてバイト
単位でパリティが付加され、変調回路１７で変調処理が
行なわれた後、記録アンプ１８を介して記録ヘッド１９
に供給されて、磁気テープ（図示せず）に記録される。
【００１２】次に、再生ヘッド２０で磁気テープより再
生される信号は再生アンプ２１を介して復調回路２２に
供給されて復調処理された後、エラー訂正回路２３に供
給されて記録系で付加されたパリティを使用してエラー
訂正処理が行なわれる。
生される信号は再生アンプ２１を介して復調回路２２に
供給されて復調処理された後、エラー訂正回路２３に供
給されて記録系で付加されたパリティを使用してエラー
訂正処理が行なわれる。
【００１３】エラー訂正回路２３より出力される圧縮デ
ータはデパッキング回路２４で上述した記録系のパッキ
ング回路１５におけるパッキング処理とは逆のデパッキ
ング処理が行なわれた後、ＡＤＲＣデコーダ２５で上述
した記録系のＡＤＲＣエンコーダ１４におけるＡＤＲＣ
符号化処理とは逆のＡＤＲＣ復号化処理が行なわれる。
ータはデパッキング回路２４で上述した記録系のパッキ
ング回路１５におけるパッキング処理とは逆のデパッキ
ング処理が行なわれた後、ＡＤＲＣデコーダ２５で上述
した記録系のＡＤＲＣエンコーダ１４におけるＡＤＲＣ
符号化処理とは逆のＡＤＲＣ復号化処理が行なわれる。
【００１４】ＡＤＲＣデコーダ２５より出力されるデー
タはブロック分解回路２６に供給されて記録系のブロッ
ク化回路１３とは逆のブロック分解処理が行なわれ後、
Ｄ／Ａ変換器２７でアナログ信号に変換されて、出力端
子２８にビデオ信号ＳＶｏが出力される。
タはブロック分解回路２６に供給されて記録系のブロッ
ク化回路１３とは逆のブロック分解処理が行なわれ後、
Ｄ／Ａ変換器２７でアナログ信号に変換されて、出力端
子２８にビデオ信号ＳＶｏが出力される。
【００１５】
【発明が解決しようとする課題】図２に示したディジタ
ルＶＴＲの記録系のパッキング回路１５では、上述した
ようにビットプレーンをパッキングする際、各コード信
号ＤＴの方向がバイト方向と直交する方向とされるた
め、ビットプレーンがパッキングされている部分でエラ
ーフラグが立つと（図５参照）、ＡＤＲＣ復号化処理後
は８ビット単位の１個のエラーフラグが８サンプルの画
像データに伝播する問題点があった。
ルＶＴＲの記録系のパッキング回路１５では、上述した
ようにビットプレーンをパッキングする際、各コード信
号ＤＴの方向がバイト方向と直交する方向とされるた
め、ビットプレーンがパッキングされている部分でエラ
ーフラグが立つと（図５参照）、ＡＤＲＣ復号化処理後
は８ビット単位の１個のエラーフラグが８サンプルの画
像データに伝播する問題点があった。
【００１６】そこで、この発明では、１個のエラーフラ
グが伝播する画像データのサンプル数を少なく抑えるこ
とを目的とする。
グが伝播する画像データのサンプル数を少なく抑えるこ
とを目的とする。
【００１７】
【課題を解決するための手段】この発明は、ブロック毎
のダイナミックレンジに適応した量子化による符号化処
理された後の画素毎のコード信号をシンクブロック内に
再配列するパッキング手段を有し、シンクブロックのバ
イト単位でパリティを付加して伝送する高能率符号化装
置において、パッキング手段は、付加コードに続いてコ
ード信号をバイト単位を構成するビットの列方向に順次
詰めてパッキングするものである。
のダイナミックレンジに適応した量子化による符号化処
理された後の画素毎のコード信号をシンクブロック内に
再配列するパッキング手段を有し、シンクブロックのバ
イト単位でパリティを付加して伝送する高能率符号化装
置において、パッキング手段は、付加コードに続いてコ
ード信号をバイト単位を構成するビットの列方向に順次
詰めてパッキングするものである。
【００１８】
【作用】この発明においては、ビットプレーンを構成す
るコード信号をバイト単位を構成するビットの列方向に
順次詰めてパッキングするため、１個のエラーフラグが
伝播する画像データのサンプル数を少なく抑えることが
可能となる。
るコード信号をバイト単位を構成するビットの列方向に
順次詰めてパッキングするため、１個のエラーフラグが
伝播する画像データのサンプル数を少なく抑えることが
可能となる。
【００１９】
【実施例】以下、図面を参照しながら、この発明の一実
施例について説明する。
施例について説明する。
【００２０】本例のディジタルＶＴＲも、基本的には図
２に示すように構成される。そして、記録系のパッキン
グ回路１５では、各ブロック毎の圧縮データ（ダイナミ
ックレンジＤＲ、最小値ＭＩＮおよびｎ個のコード信号
ＤＴ）が、８ビット（１バイト）単位でパッキングされ
るが、上述した従来例とは異なるパッキング処理が行な
われる。
２に示すように構成される。そして、記録系のパッキン
グ回路１５では、各ブロック毎の圧縮データ（ダイナミ
ックレンジＤＲ、最小値ＭＩＮおよびｎ個のコード信号
ＤＴ）が、８ビット（１バイト）単位でパッキングされ
るが、上述した従来例とは異なるパッキング処理が行な
われる。
【００２１】図１は、本例のパッキング処理を示してい
る。ここでは、ダイナミックレンジＤＲのビット数Ｌ1
および最小値ＭＩＮのビット数Ｌ2がそれぞれ８ビッ
ト、コード信号ＤＴのビット数ｋが３ビットである例を
示している。
る。ここでは、ダイナミックレンジＤＲのビット数Ｌ1
および最小値ＭＩＮのビット数Ｌ2がそれぞれ８ビッ
ト、コード信号ＤＴのビット数ｋが３ビットである例を
示している。
【００２２】本例においては、最初に付加データを構成
するダイナミックレンジＤＲと最小値ＭＩＮが配置さ
れ、これに続いてビットプレーンを構成するｎ個のコー
ド信号ＤＴが順次パッキングされる。この場合、各コー
ド信号ＤＴはバイト方向、つまりバイト単位を構成する
ビットの列方向に順次詰めて配される。
するダイナミックレンジＤＲと最小値ＭＩＮが配置さ
れ、これに続いてビットプレーンを構成するｎ個のコー
ド信号ＤＴが順次パッキングされる。この場合、各コー
ド信号ＤＴはバイト方向、つまりバイト単位を構成する
ビットの列方向に順次詰めて配される。
【００２３】なお、パッキング回路１５で上述したよう
なパッキング処理が行なわれるため、再生系のデパッキ
ング回路２４（図２参照）では、その逆のデパッキング
処理が行なわれることになる。
なパッキング処理が行なわれるため、再生系のデパッキ
ング回路２４（図２参照）では、その逆のデパッキング
処理が行なわれることになる。
【００２４】本例は以上のように構成され、その他は図
２の例と同様に構成される。
２の例と同様に構成される。
【００２５】本例においては、パッキング回路１５での
パッキング処理の際の、ビットプレーンを構成するｎ個
のコード信号ＤＴがバイト方向に順次詰めてパッキング
される。この場合、各バイトを構成する８ビットに含ま
れるコード信号ＤＴの個数は４個以下となる。そのた
め、ビットプレーンがパッキングされている部分でエラ
ーフラグが立っても（図１参照）、ＡＤＲＣ復号化処理
後は８ビット単位の１個のエラーフラグは４サンプル以
下の画像データに伝播するのみである。したがって、本
例によれば、従来例と比較して、１個のエラーフラグが
伝播する画像データのサンプル数を少なく抑えることが
できる。
パッキング処理の際の、ビットプレーンを構成するｎ個
のコード信号ＤＴがバイト方向に順次詰めてパッキング
される。この場合、各バイトを構成する８ビットに含ま
れるコード信号ＤＴの個数は４個以下となる。そのた
め、ビットプレーンがパッキングされている部分でエラ
ーフラグが立っても（図１参照）、ＡＤＲＣ復号化処理
後は８ビット単位の１個のエラーフラグは４サンプル以
下の画像データに伝播するのみである。したがって、本
例によれば、従来例と比較して、１個のエラーフラグが
伝播する画像データのサンプル数を少なく抑えることが
できる。
【００２６】なお、上述実施例においては、コード信号
ＤＴのビット数ｋが３ビットである場合を示したが、そ
の他のビット数とする固定長ＡＤＲＣ符号化処理を行な
う場合にもこの発明を同様に適用することができる。ま
た、ダイナミックレンジＤＲの範囲に応じて異なるビッ
ト数で量子化する可変長ＡＤＲＣ符号化処理を行なう場
合にもこの発明を同様に適用できることは勿論である。
ＤＴのビット数ｋが３ビットである場合を示したが、そ
の他のビット数とする固定長ＡＤＲＣ符号化処理を行な
う場合にもこの発明を同様に適用することができる。ま
た、ダイナミックレンジＤＲの範囲に応じて異なるビッ
ト数で量子化する可変長ＡＤＲＣ符号化処理を行なう場
合にもこの発明を同様に適用できることは勿論である。
【００２７】
【発明の効果】この発明によれば、ビットプレーンを構
成するコード信号をバイト単位を構成するビットの列方
向に順次詰めてパッキングするため、１個のエラーフラ
グが伝播する画像データのサンプル数を少なく抑えるこ
とができる。
成するコード信号をバイト単位を構成するビットの列方
向に順次詰めてパッキングするため、１個のエラーフラ
グが伝播する画像データのサンプル数を少なく抑えるこ
とができる。
【図１】この発明の実施例におけるパッキング処理を説
明するための図である。
明するための図である。
【図２】ディジタルＶＴＲのシステム構成例を示すブロ
ック図である。
ック図である。
【図３】ＡＤＲＣエンコーダの構成を示すブロック図で
ある。
ある。
【図４】ＡＤＲＣ符号化処理後の１ブロック当りのデー
タを示す図である。
タを示す図である。
【図５】従来のパッキング処理を説明するための図であ
る。
る。
１１ 入力端子 １３ ブロック化回路 １４ ＡＤＲＣエンコーダ １５ パッキング回路 １６ パリティ付加回路 １７ 変調回路 ２２ 復調回路 ２３ エラー訂正回路 ２４ デパッキング回路 ２５ ＡＤＲＣデコーダ ２６ ブロック分解回路 ２８ 出力端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−89782（ＪＰ，Ａ) 特開 平３−24885（ＪＰ，Ａ) 特開 平４−245881（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/91 - 5/956 H04N 7/24
Claims (2)
- 【請求項１】 ブロック毎のダイナミックレンジに適応
した量子化による符号化処理された後の画素毎のコード
信号をシンクブロック内に再配列するパッキング手段を
有し、 上記シンクブロックのバイト単位でパリティを付加して
伝送する高能率符号化装置において、 上記パッキング手段は、付加コードに続いて上記コード
信号を上記バイト単位を構成するビットの列方向に順次
詰めてパッキングすることを特徴とする高能率符号化装
置。 - 【請求項２】 請求項１記載の高能率符号化装置より伝
送されるデータに対して、付加されたパリティでエラー
訂正をすると共にデパッキング処理をした後に、復号化
処理をすることを特徴とする復号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31713992A JP3216277B2 (ja) | 1992-11-26 | 1992-11-26 | 高能率符号化装置および復号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31713992A JP3216277B2 (ja) | 1992-11-26 | 1992-11-26 | 高能率符号化装置および復号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06165143A JPH06165143A (ja) | 1994-06-10 |
| JP3216277B2 true JP3216277B2 (ja) | 2001-10-09 |
Family
ID=18084884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31713992A Expired - Fee Related JP3216277B2 (ja) | 1992-11-26 | 1992-11-26 | 高能率符号化装置および復号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3216277B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012109889A (ja) * | 2010-11-19 | 2012-06-07 | Sony Corp | 送信装置、送信方法、受信装置、受信方法、プログラム、および伝送システム |
| JP6398241B2 (ja) * | 2014-03-20 | 2018-10-03 | 富士ゼロックス株式会社 | パケット生成装置及びプログラム |
-
1992
- 1992-11-26 JP JP31713992A patent/JP3216277B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06165143A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100296527B1 (ko) | 디지탈영상신호를가변길이인코딩및전송하는장치및방법 | |
| US5970207A (en) | Television system for transmitting pictures in a digital form | |
| JPH0690430A (ja) | デジタル映像信号記録／再生装置及びその方法 | |
| JP3385623B2 (ja) | ディジタル情報信号の伝送装置 | |
| JP3089475B2 (ja) | ディジタル画像信号の符号化装置 | |
| JP3216277B2 (ja) | 高能率符号化装置および復号化装置 | |
| JPH05344162A (ja) | データ伝送装置 | |
| JP2522261B2 (ja) | ディジタル画像信号の符号化装置及び符号化方法 | |
| JP2827790B2 (ja) | ビデオデータ圧縮装置 | |
| JPH0837643A (ja) | 量子化コントロール回路 | |
| US5668677A (en) | Apparatus for recording and reproducing variable length codes | |
| US6393197B2 (en) | Digital video signal recording/reproducing apparatus and method thereof | |
| US6009227A (en) | HDTV digital recorder with compressed image data inserted in a video signal that corresponds to a video interface standard | |
| JP3291785B2 (ja) | ブロック変換符号化データの伝送装置 | |
| US5949949A (en) | Digital video signal processor | |
| US6704356B1 (en) | Processing of block units, generated from a digital video signal, using block number information and color field information | |
| JP3326828B2 (ja) | ディジタル画像信号受信／再生装置 | |
| JP3125471B2 (ja) | ディジタルビデオ信号記録装置におけるフレーム化装置 | |
| US6208803B1 (en) | Recording and/or reproducing apparatus which produces main information and historical information with respect to signal processing performed on the main information | |
| JP3353317B2 (ja) | ディジタル画像信号の記録装置 | |
| JP2696950B2 (ja) | データ伝送装置 | |
| JP3161110B2 (ja) | ディジタルビデオ信号の高能率符号化装置 | |
| JP2985586B2 (ja) | 記録再生装置 | |
| JP2979551B2 (ja) | 情報データ処理装置 | |
| JP3158603B2 (ja) | ディジタル画像信号の伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |