JP3213528B2

JP3213528B2 - 多結晶半導体膜の製造方法

Info

Publication number: JP3213528B2
Application number: JP31144195A
Authority: JP
Inventors: 洋一郎綾; 朋幸納田; 景一佐野
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1994-11-29
Filing date: 1995-11-29
Publication date: 2001-10-02
Anticipated expiration: 2015-11-29
Also published as: JPH08213637A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、多結晶半導体膜
の製造方法、その製造方法によって形成された多結晶半
導体膜を用いた、駆動デバイス等に用いられる薄膜トラ
ンジスタ（Thin Film Transistor、以下、ＴＦＴと略記
する。）及び該薄膜トランジスタを用いた表示装置に関
する。

【０００２】

【従来の技術】近年、高画質・高精細の実現を目的とし
て、その画素あるいは周辺回路の駆動デバイスであるＴ
ＦＴの種々の高性能化技術が開発されている。例えば、
デバイス特性を左右する活性層材料の高品質化技術とし
て、非晶質シリコン膜を出発材料とし、エキシマレーザ
アニール法によって薄膜多結晶シリコン膜を形成する技
術が開発されている。

【０００３】図１２に従い、上記多結晶シリコン膜の形
成方法につき説明する。まず、図１２（ａ）に示すよう
に、ガラス等からなる絶縁性基板１１１上に化学気相反
応（ＣＶＤ）法により、非晶質シリコン膜１１２を成膜
する。次に、図１２（ｂ）に示すように、上記非晶質シ
リコン薄膜１１２上にレジストパターン１１３をマスク
として、図１２（ｃ）に示すように、異方性エッチング
により、非晶質シリコンからなるアイランド１１６を形
成する。続いて、図１２（ｄ）に示すように、レジスト
１１３を除去した後、真空中でエキシマレーザ１１７を
照射し、非晶質シリコン薄膜を溶融して再結晶化させる
ことにより、アイランド状の多結晶シリコン膜１１８を
形成する。

【０００４】ところで、上記方法によれば、Ｊｐｎ．
Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３２（１９９３）ｐ
ｐ．Ｌ１４８５−Ｌ１４８８の「ＳｅｌｆＯｒｇａｎ
ｉｚｅｄＧｒａｉｎＧｒｏｗｔｈＬａｓｅｒｔ
ｈａｎ１μｍｔｈｒｏｕｇｈＰｕｌｓｅｄ−Ｌａ
ｓｅｒ−ＩｎｄｕｃｅｄＭｅｌｔｉｎｇｏｆＳｉ
ｌｉｃｏｎＦｉｌｍｓ」に記載されているように、結
晶粒径が大きくなるに従って、表面凹凸も大きくなると
いう問題があった。

【０００５】この理由につき、図１３に従い説明する。
図１３は、真空中でのエキシマレーザアニールによる再
結晶化の状態を示す模式図である。尚、同図（ａ−１）
〜（ａ−３）は、再結晶化の状態を、（ｂ−１）〜（ｂ
−３）は、その状態における温度分布を示している。同
図（ａ−１）に示すように、レーザが照射される非晶質
シリコン表面は平坦であるので、同図（ｂ−１）に示す
ように、レーザ照射直後の温度は均一に上昇し溶融温度
（Ｔ_M）以上となり、非晶質シリコンが溶融する。この
時、基板は真空中に保持しているので、溶融シリコンの
持つ熱は主に基板方向へ逃げる。このため同図（ｂ−
２）に示すように、アイランド中央部は左右方向と基板
方向に熱を伝えるので早く熱が下がり低温となり、端部
では基板方向にのみ熱が伝わるので中央部よりも高温と
なる。また同時に、溶融シリコンと基板との間のぬれ性
により、溶融シリコンは端部に集まり、同図（ａ−２）
に示すように、中央部が凹み端部が盛り上がった形とな
る。さらに時間を経ると、同図（ｂ−３）に示すよう
に、中央部と端部での温度差は大きくなり、この間での
熱的歪みが大きくなる。そして熱的歪みが大きい分だ
け、端部では溶融温度（Ｔ_M）以上の状態が長く続き、
結晶粒の成長が促進される。

【０００６】以上の結果、同図（ａ−３）に示すよう
に、中央部が凹み、表面が凹凸となるとともに、両端部
の結晶粒径が大きい膜が形成される。また上記方法で
は、両端部は結晶粒径が大きくなるが、中央部分の結晶
粒径は小さく、全体として均一な粒径とならない。この
ため、移動度等の特性が大きくばらついていた。

【０００７】

【発明が解決しようとする課題】上述したように、通常
のアイランド化を行った後、レーザアニールにより再結
晶化した多結晶半導体薄膜では、表面の凹凸が増大し、
膜全体で均一な粒径を得られないため移動度等の特性が
大きくばらついてしまうという問題があった。引いて
は、その通常のアイランド化を行った多結晶半導体薄膜
を能動層としたＴＦＴを用いた表示装置においては、良
好な表示が得られないという問題があった。

【０００８】更に、前記アイランドを用いて、特性のそ
ろったＴＦＴを形成する場合、再結晶化後に平坦化を行
う必要があり、製造工程が複雑になると共に歩留まりの
低下、さらにこれらに伴うコストの上昇という問題があ
った。この発明は、上述した従来の問題点を解決するた
めになされたものであり、表面が平坦にしてかつ結晶粒
径の均一化を行うことにより特性の均一化が図れる多結
晶半導体膜の製造方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】請求項１の多結晶半導体
膜の製造方法は、基板上に設けられたアイランド状の非
晶質半導体薄膜の端部に傾斜部を形成した後、レーザビ
ームを照射し、前記非晶質半導体薄膜を結晶化させて多
結晶半導体膜を形成するものであって、前記非晶質半導
体薄膜の断面形状は、四角形の上部両角部が前記傾斜部
を設けることによって切り取られた六角形を呈し、前記
六角形の最上辺と最下辺との比が０．８以下であり、前
記レーザビームの出力を２００ｍＪ／ｃｍ²〜４００ｍ
Ｊ／ｃｍ²に制御することをその要旨とする。

【００１０】請求項２の多結晶半導体膜の製造方法は、
請求項１の発明において、前記レーザビームの出力を２
１０ｍＪ／ｃｍ ² 〜３８０ｍＪ／ｃｍ ² に制御することを
その要旨とする。

【００１１】

【００１２】すなわち、アイランドの端部に傾斜部を形
成することで、この表面にレーザビームを照射すると、
傾斜部では単位面積当たりの入射エネルギー量が平坦部
より小さくなり、表面温度は端部が低い状態となる。溶
融後は中央部の方が熱が逃げやすいので、中央部と端部
の間の温度差は小さくなり、熱的歪みが小さくなる。従
って、結晶化は膜全体で均一に進むことになる。

【００１３】さらに、基板との間のぬれ性により端部に
押し出された溶融シリコンは傾斜部に吸収され、結晶化
後の表面は平坦になる。更にまた、この発明は、多結晶
半導体薄膜の表面が平坦になり、膜全体で均一な粒径を
得ることができるので、移動度やＴＦＴのオフ電流が均
一になる。またそれによって、画素電極への書き込み電
圧や画像信号保持時間が均一となり、表示装置のコント
ラスト向上などが図れ良好な表示が得られる。

【００１４】

【発明の実施の形態】以下、この発明の実施例につき、
図１ないし図５に従い説明する。図１（ａ）に示すよう
に、導電性基板１上にＳｉＯ₂、ＳｉＮ_X等を５ｎｍ〜１
μｍ成膜し絶縁層２を形成する。この絶縁層２が形成さ
れた基板１上に、シラン（ＳｉＨ₄）またはジシラン
（Ｓｉ₂Ｈ₆）若しくはシラン化合物を用いてＣＶＤ法に
より、非晶質シリコン膜（以下、ａ−Ｓｉ膜と略記す
る。）４を形成する。この時の反応温度は３００〜６０
０℃、ａ−Ｓｉ膜４の膜厚は目標とする膜厚よりも数％
厚めに成膜する（２０ｎｍ〜１００ｎｍ程度）。

【００１５】次に、図１（ｂ）に示すように、レジスト
からなるアイランドパターン５を形成し、このアイラン
ドパターン５をマスクとしてウェット又はドライエッチ
ングによりａ−Ｓｉからなるアイランド６を形成する。
そして、このアイランド６に傾斜部を形成するために、
アイランドパターン５の両端部分のレジスト５’を除去
し、ウェット又はドライエッチングにより、アイランド
６に傾斜部６ａを形成し、アイランド６の断面形状が六
角形又はドーム状になるようにエッチング制御を行う。
この実施例では断面形状が六角形になるように、アイラ
ンドを形成する。このアイランド６をドライエッチング
を用いて形成するには、エッチングガスの種類、流量及
び圧力を選択することにより、容易に図に示すような断
面形状に制御できる。具体的には、レジストを用い、Ｒ
ＩＥ（ＣＦ₄）にてアイランド形成した後、レジストと
ａーＳｉの選択比が例えば、２：１となる条件（反応圧
力を高くするとともに酸素を導入する）で等方性エッチ
ングを行うことにより、形成できる。

【００１６】続いて、図１（ｃ）に示すように、ａ−Ｓ
ｉ膜からなるアイランド６表面にレーザビーム７を照射
し、ａ−Ｓｉ膜の再結晶化を行い、多結晶シリコン薄膜
８を形成する。この時、レーザとして高エネルギー密度
の短パルスレーザ、例えば、Ｆ₂、ＡｒＦ、ＫｒＦ、Ｘ
ｅＦ等のエキシマレーザを用いることで、スループット
を向上させる。

【００１７】図２に、この実施例におけるエキシマレー
ザアニールによる再結晶化状態を示す。同図（ａ−１）
〜（ａ−３）は再結晶化の状態を、（ｂ−１）〜（ｂ−
３）は、その状態における温度分布を示している。この
レーザビームによる再結晶化においては、図２（ａ−
１）に示すように、レーザビームの照射でアイランド形
状が六角形であるため、同図（ｂ−１）に示すように、
表面温度に溶融温度（Ｔ_M）を越えて端部の温度が低い
凸状の分布が出現できる。すなわち、レーザビームによ
る熱集中が生じる部位の表面が、レーザビームの照射方
向に対して傾斜を有することで、表面温度に溶融温度
（Ｔ_M）を越えて端部の温度が低い凸状の分布が出現す
る。

【００１８】そして、熱伝導により、図２（ｂ−２）の
ように熱的歪みが少ないように温度分布が生じる。同時
に基板との間のぬれ性により端部に押し出された溶融シ
リコンは端部の傾斜部に吸収され、同図（ａ−２）に示
すように、基板表面は平坦化される。そして、図２（ｂ
−３）に示すように、温度が溶融温度以下になったとこ
ろから結晶化が急速に進むが、全体的に均一な温度なの
で、全体が大粒経化し易やすく、平均の結晶粒経が向上
するとともに、図２（ａ−３）に示すように、表面の凹
凸が抑制できる。

【００１９】図３に、ａ−Ｓｉからなるアイランドを図
１に示すように、断面形状を六角形とした場合の再結晶
化した後の表面の凹凸と、六角形の最上辺と最下辺の比
に対する依存性を測定した結果を示す。この図１におい
て、最上辺をｌ_O’、最下辺をｌ_Oとし、再結晶化前のア
イランドの一番高い場所の膜厚をｈ_O、再結晶化の同じ
く一番高い場所の膜厚をｈ’とし、それぞれの比を測定
した。

【００２０】この図３より、表面の凹凸は最上辺と最下
辺の比に依存し、ｌ_O’／ｌ_Oが約０．８程度から急激に
凹凸が大きくなることがわかる。そして、従来のアイラ
ンド（ｌ_O’／ｌ_O＝１）の場合には、表面の凹凸が約４
倍になっているのに対し、ｌ_O’／ｌ_O＝０.５では、
ｈ’／ｈ_O＝１になり、略表面の凹凸がなくなり、平坦
な多結晶シリコン膜が得られることがわかる。

【００２１】図４に、従来の形状のアイランドと、
ｌ_O’／ｌ_Oを０.５にしたこの実施例におけるアイラン
ド形状のものにおいて、表面凹凸とレーザビームのエネ
ルギー密度の依存性を測定した結果を示す。図４より、
従来のアイランドでは、表面の凹凸は照射するレーザビ
ームのエネルギー密度にも依存し、約３５０ｍＪ／ｃｍ
²に急峻なピークを有することが分かる。これに対し
て、この実施例のものでは、測定エネルギー範囲内にお
いては顕著な表面凹凸は見られなかった。

【００２２】図５は、図４に示したものと同じ形状の従
来例と、この実施例におけるアイランドを用いて、レー
ザビームによる再結晶化させた場合のエネルギービーム
と平均粒経との関係を示す。尚、平均粒経は、結晶化し
た多結晶シリコン膜全体の平均をとったものであり、図
５においては、最大の平均粒経を１とし、その比で表し
ている。

【００２３】図５に示すように、従来のアイランド形状
では、照射するレーザビームエネルギー密度に対応して
エネルギー密度の増加に伴い平均粒経が増大し、約３５
０ｍＪ／ｃｍ²に急峻なピークを持ち、それ以上のエネ
ルギーでは急激に減少している。これに対し、この実施
例のものでは、約２００〜４００ｍＪ／ｃｍ²にブロー
ドなピークを持っている。特に約２１０〜３８０ｍＪ／
ｃｍ²の範囲では、平均粒経はほぼ一定である。

【００２４】尚、上述した実施例においては、基板とし
て導電性基板上に絶縁層を形成した物を用いているが、
石英ガラス、低融点ガラス等の絶縁性基板をもちいても
同様の効果が得られる。ここで、上記のように本願の多
結晶シリコン膜の製造方法によって製造された多結晶シ
リコンＴＦＴ及びそのＴＦＴを画素駆動素子として用い
た透過型のＬＣＤ（Liquid Crystal Display）の画素部
の製造方法を図に従って説明する。

【００２５】図６は画素部周辺の具体的な平面構造図で
あり、図７は図６中の切断線Ａ−Ａに沿った方向からの
断面構造図である。画素部は、駆動素子としてのＴＦＴ
と、液晶セル及び補助容量ＣＳから構成される。ゲート
配線ＧmにはＴＦＴのゲートＧが接続され、ドレイン配
線ＤnにはＴＦＴのドレインＤが接続されている。そし
て、ＴＦＴのソースには、液晶セルの表示電極２２と補
助容量ＣＳとが接続されている。この液晶セルと補助容
量とにより信号蓄積素子が構成される。

【００２６】図７（ａ）に示すように、全面に絶縁膜２
を形成した基板１上に、本願製造方法にて、ＴＦＴの能
動層となる六角形の多結晶シリコン膜８を形成する。さ
らに、図７（ｂ）に示すように、前記多結晶シリコン膜
８上に常圧ＣＶＤ（ＡＰ−ＣＶＤ）法、減圧ＣＶＤ（Ｌ
Ｐ−ＣＶＤ）法などを用いてゲート絶縁膜９、その上に
熱ＣＶＤ法を用いて多結晶シリコン膜１０を形成する。

【００２７】その後、図７（ｃ）に示すように、前記多
結晶シリコン膜１０上にレジスト１１をパターニング
し、多結晶シリコン膜をエッチングしてゲート電極１２
を形成する。なお、このゲート電極１２は、金属、例え
ばアルミニウム、クロムなどを蒸着法またはスパッタ法
によって形成してもよい。また、ゲート絶縁膜９の形成
方法としては、常圧ＣＶＤ（ＡＰ−ＣＶＤ）法、減圧Ｃ
ＶＤ（ＬＰ−ＣＶＤ）法などが用いられる。ゲート絶縁
膜の材質としては、シリコン酸化膜、シリケートガラ
ス、シリコン窒化膜などが用いられる。

【００２８】そして、図７（ｄ）に示すように、ゲート
絶縁膜９上にパターニング１３して、異方性エッチング
を用いてゲート絶縁膜中に開口部１４を形成し、イオン
シャワードーピング法などによりリンなどのｎ型不純物
をドープ１５する。更に、図８（ｅ）に示すように、多
結晶シリコン膜中にｎ型のドレイン領域１６及びソース
領域１７が形成される。同時に、ゲート電極中にもリン
などのｎ型不純物がドープされる。これにより、ゲート
電極の低抵抗化が図られる。

【００２９】図８（ｆ）に示すように、基板の画素領域
上に、インジウム錫酸化物（ＩＴＯ：Indium Thin Oxid
e）ＩＴＯなどからなる補助容量電極１８を形成する。
さらに、スパッタ法によりゲート電極の上にモリブデン
などの金属、あるいは金属シリサイド、または多結晶シ
リコン膜などからなるゲート配線１９を形成する。更
に、図８（ｇ）に示すように、基板上の全面に窒化シリ
コンなどからなる層間絶縁膜２０を形成する。そして、
エッチングにより層間絶縁膜２０を部分的に除去し、ド
レイン領域１６及びソース領域１７の上方にコンタクト
ホール２１を形成する。

【００３０】そして、図８（ｈ）に示すように、スパッ
タ法により、画素部に位置する層間絶縁膜の上に、ＩＴ
Ｏからなる表示電極２２を形成する。表示電極２２の一
部は、コンタクトホール２１を通してソース領域に電気
的に接続されている。さらに、全面に導電材料を形成し
た後、パターニングし、各々ドレイン領域１６及びソー
ス領域１７に接続されるドレイン電極２３及びソース電
極２４を形成する。

【００３１】以上の工程を経ることにより、多結晶シリ
コン膜を能動層としたＴＦＴが完成する。ところで、上
述のＴＦＴを画素駆動素子としたＬＣＤの画素部は、図
９に示すように、多結晶シリコンＴＦＴが形成された透
明絶縁基板２５と、表面に共通電極２６が形成された透
明絶縁基板２７とを相対向させ、各基板の間に液晶を封
入して液晶層２８を形成することで完成する。

【００３２】図１０に、本実施例のアクティブマトリッ
クス方式のＬＣＤブロック構成を示す。画素部２９には
各走査線（ゲート配線）Ｇ1・・・Ｇn,Ｇn+1・・・Ｇmと各デ
ータ線（ドレイン配線）Ｄ1・・・Ｄn,Ｄn+1・・・Ｄmとが配
置されている。各ゲート配線と各ドレイン配線とはそれ
ぞれ直交し、その直交部分に画素３０が設けられてい
る。そして、各ゲート配線はゲートドライバ３１に接続
され、ゲート信号（走査信号）が印加されるようになっ
ている。また、各ドレイン配線はドレインドライバ（デ
ータドライバ）３２に接続され、データ信号（ビデオ信
号）が印加されるようになっている。これらのドライバ
によって周辺駆動回路３３が構成されている。そして、
各ドライバのうち少なくともいずれか一方を画素部２９
と同一基板上に形成したＬＣＤは、一般にドライバ一体
型（ドライバ内蔵型）ＬＣＤと呼ばれる。尚、ゲートド
ライバ３１が、画素部２９の両側に設けられている場合
もある。また、ドレインドライバ３２が、画素部２９の
両側に設けられている場合もある。

【００３３】図１１にゲート配線Ｇnとドレイン配線Ｄn
との直交部分に設けられている画素の等価回路を示す。
画素は、画素駆動素子としてのＴＦＴ、液晶セルＬＣ、
補助容量から構成される。ゲート配線Ｇnには、ＴＦＴ
のゲートが接続され、ドレイン配線ＤnにはＴＦＴのド
レインが接続されている。そして、ＴＦＴのソースに
は、液晶セルＬＣの表示電極（画素電極）と補助容量
（蓄積容量または付加容量）とが接続されている。この
液晶セルＬＣと補助容量とにより、前記信号蓄積素子が
構成される。液晶セルＬＣの共通電極（補助容量電極の
反対側の電極）には電圧Ｖcomが印加されている。一
方、補助容量において、ＴＦＴのソースと接続される側
の電極の反対側の電極には定電圧ＶRが印加されてい
る。この液晶セルＬＣの共通電極は、文字どおり全ての
画素に対して共通した電極となっている。そして、液晶
セルＬＣの表示電極と共通電極との間には静電容量が形
成されている。尚、補助容量において、ＴＦＴのソース
と接続される側の電極の反対側の電極は、隣のゲート配
線Ｇn+1と接続されている場合もある。

【００３４】このように構成された画素において、ゲー
ト配線Ｇnを正電圧にしてＴＦＴのゲートに正電圧を印
加すると、ＴＦＴがオンとなる。すると、ドレイン配線
Ｄnに印加されたデータ信号で、液晶セルＬＣの静電容
量と補助容量とが充電される。反対に、ゲート配線Ｇn
を負電圧にしてＴＦＴのゲートに負電圧を印加すると、
ＴＦＴがオフとなり、その時点でドレイン配線Ｄnに印
加されていた電圧が、液晶セルＬＣの静電容量と補助容
量とによって保持される。このように、画素へ書き込み
たいデータ信号をドレイン配線Ｄnに与えてゲート配線
Ｇnの電圧を制御することにより、画素に任意のデータ
信号を保持させておくことができる。その画素の保持し
ているデータ信号に応じて液晶セルＬＣの透過率が変化
し、画像が表示される。

【００３５】

【発明の効果】以上説明したように、この発明によれ
ば、表面が平坦で且つ結晶粒経の均一な多結晶半導体膜
を再現性よく形成することができる。また、レーザビー
ムエネルギー密度のマージンが大きく取れるため、結晶
化に用いる装置のコストを低減することができる。

【００３６】さらに、表面の凹凸の発生を抑制できるた
め、平坦化工程を省略することができ、製造コストを削
減できると共に、歩留まりの向上が図れる。

【図面の簡単な説明】

【図１】本発明の多結晶半導体膜の製造方法を工程別に
示す断面図である。

【図２】本発明の再結晶化の状態と、温度分布との関係
を示す模式図である。

【図３】アイランドの断面形状と表面の凹凸との関係を
示す特性図である。

【図４】本発明の実施例と従来例のエネルギー密度によ
り表面の凹凸の依存性を測定した結果を示す図である。

【図５】本発明の実施例と従来例のエネルギー密度と平
均粒経の関係を示す断面図である。

【図６】画素部周辺の具体的な平面構造図である。

【図７】図６中の切断線Ａ−Ａに沿った方向からの断面
構造図である。

【図８】図６中の切断線Ａ−Ａに沿った方向からの断面
構造図である。

【図９】上述のＴＦＴを画素駆動素子としたＬＣＤの画
素部の断面図である。

【図１０】本実施例のアクティブマトリックス方式のＬ
ＣＤブロック構成図である。

【図１１】ゲート配線Ｇnとドレイン配線Ｄnとの直交部
分に設けられている画素の等価回路図である。

【図１２】従来の多結晶半導体膜の製造方法を工程別に
示す断面図である。

【図１３】従来の再結晶化の状態と、温度分布との関係
を示す模式図である。

【符号の説明】

１基板４ａ−Ｓｉ膜６ａ傾斜部７レーザビーム８多結晶シリコン膜

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平６−314698（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/20 H01L 21/336

Claims

(57)【特許請求の範囲】

【請求項１】基板上に設けられたアイランド状の非晶
質半導体薄膜の端部に傾斜部を形成した後、レーザビー
ムを照射し、前記非晶質半導体薄膜を結晶化させて多結
晶半導体膜を形成するものであって、前記非晶質半導体
薄膜の断面形状は、四角形の上部両角部が前記傾斜部を
設けることによって切り取られた六角形を呈し、前記六
角形の最上辺と最下辺との比が０．８以下であり、前記
レーザビームの出力を２００ｍＪ／ｃｍ²〜４００ｍＪ
／ｃｍ²に制御することを特徴とする多結晶半導体膜の
製造方法。
【請求項２】前記レーザビームの出力を２１０ｍＪ／
ｃｍ²〜３８０ｍＪ／ｃｍ²に制御することを特徴とする
請求項１に記載の多結晶半導体膜の製造方法。