JP2900525B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2900525B2 JP2900525B2 JP14572390A JP14572390A JP2900525B2 JP 2900525 B2 JP2900525 B2 JP 2900525B2 JP 14572390 A JP14572390 A JP 14572390A JP 14572390 A JP14572390 A JP 14572390A JP 2900525 B2 JP2900525 B2 JP 2900525B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- polyimide
- thin film
- polyimide resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に層間絶縁
膜に形成されたコンクタクトホールへ金属層を選択的に
埋め込み平坦化する方法に関する。
膜に形成されたコンクタクトホールへ金属層を選択的に
埋め込み平坦化する方法に関する。
従来、半導体装置の製造工程における平坦化技術は第
４図に示すようなプロセスフローを有していた。
４図に示すようなプロセスフローを有していた。
まず第４図（Ａ）に示すように、拡散層３及び配線４
が形成された半導体基板１上にポリイミド系樹脂膜５を
回転塗布し焼き締めた後、ドライエッチング法にてコン
タクトホール６を開孔する。次に第４図（Ｂ）に示すよ
うに、タングステン膜７を10〜100Pa,200〜400℃程度の
雰囲気でコンタクトホール６内に選択成長させる。
が形成された半導体基板１上にポリイミド系樹脂膜５を
回転塗布し焼き締めた後、ドライエッチング法にてコン
タクトホール６を開孔する。次に第４図（Ｂ）に示すよ
うに、タングステン膜７を10〜100Pa,200〜400℃程度の
雰囲気でコンタクトホール６内に選択成長させる。
次に第４図（Ｃ）に示すように、フォトレジスト膜８
を回転塗布し、リフローして平坦化する。次に第４図
（Ｄ）に示すように、フォトレジスト膜8,タングステン
膜7,ポリイミド系樹脂膜５のエッチングレートがほぼ等
しいエッチング条件でポリイミド系樹脂膜５の一部まで
エッチバックする。
を回転塗布し、リフローして平坦化する。次に第４図
（Ｄ）に示すように、フォトレジスト膜8,タングステン
膜7,ポリイミド系樹脂膜５のエッチングレートがほぼ等
しいエッチング条件でポリイミド系樹脂膜５の一部まで
エッチバックする。
このエッチングの条件としては一例を掲げると、枚葉
形プラズマ・エッチング装置を用いる場合、高周波電
力:175W,エッチング圧力:0.4Torr,トータルガス流量:75
sccm,ガスとして80％のSF6と20％のArを用いることで、
タングステン膜７及びフォトレジスト膜８のエッチング
レートは約7500Å/minとなる。なお第４図において２は
フィールド酸化膜である。
形プラズマ・エッチング装置を用いる場合、高周波電
力:175W,エッチング圧力:0.4Torr,トータルガス流量:75
sccm,ガスとして80％のSF6と20％のArを用いることで、
タングステン膜７及びフォトレジスト膜８のエッチング
レートは約7500Å/minとなる。なお第４図において２は
フィールド酸化膜である。
従来のこの種の平坦化技術は、層間絶縁膜であるポリ
イミド系樹脂膜５と平坦化用のフォトレジスト膜８が、
ドライエッチングにおいて広範囲のエッチング条件下で
ほぼ等しいエッチングレートを示す事を利用したもので
ある。しかし、組成的に類似した有機膜である両者は、
プラズマ中の発光スペクトルを用いたエッチングの終点
検出法では極めて終点検出が困難である。
イミド系樹脂膜５と平坦化用のフォトレジスト膜８が、
ドライエッチングにおいて広範囲のエッチング条件下で
ほぼ等しいエッチングレートを示す事を利用したもので
ある。しかし、組成的に類似した有機膜である両者は、
プラズマ中の発光スペクトルを用いたエッチングの終点
検出法では極めて終点検出が困難である。
また、タングステン膜７のエッチングが開始される事
によって発生する発光スペクトル、一例を掲げると前述
のエッチング条件を用いた場合であればWF6 *（＊は励起
状態を示す）等のタングステンとエッチングガスの反応
により生成する物質の発光スペクトルの検出時を終点の
目やすとすることも考えられるが、コンタクトホール６
内へのタングステン膜７等の金属材料の選択成長の場
合、ウェーハ表面でのタングステン膜等の金属材料の占
有面積が微小な為、発光スペクトル強度が弱く検出が困
難である。この為層間のポリイミド系樹脂膜５をかなり
厚く形成し、エッチバック時に多目のオーバーエッチン
グを行なう必要があるため、エッチングチャンバー内の
汚染が急速に進む等の問題点があった。
によって発生する発光スペクトル、一例を掲げると前述
のエッチング条件を用いた場合であればWF6 *（＊は励起
状態を示す）等のタングステンとエッチングガスの反応
により生成する物質の発光スペクトルの検出時を終点の
目やすとすることも考えられるが、コンタクトホール６
内へのタングステン膜７等の金属材料の選択成長の場
合、ウェーハ表面でのタングステン膜等の金属材料の占
有面積が微小な為、発光スペクトル強度が弱く検出が困
難である。この為層間のポリイミド系樹脂膜５をかなり
厚く形成し、エッチバック時に多目のオーバーエッチン
グを行なう必要があるため、エッチングチャンバー内の
汚染が急速に進む等の問題点があった。
本発明の半導体装置の製造方法は、配線が形成された
半導体基板上にポリイミド系樹脂膜と無機薄膜とポリイ
ミド系樹脂膜とを順次形成する工程と、この三層構造膜
にコンタクトホールを開孔する工程ト、このコンタクト
ホール内へ選択的に金属層を成長させる工程と、この金
属層を含む全面に有機塗布膜を形成する工程と、ドライ
エッチング法により上記有機塗布膜及び一部の金属層及
び上記三層構造膜のポリイミド系樹脂薄膜と無機薄膜と
一部のポリイミド系樹脂膜とを除去し平坦化する工程と
を含んで構成される。
半導体基板上にポリイミド系樹脂膜と無機薄膜とポリイ
ミド系樹脂膜とを順次形成する工程と、この三層構造膜
にコンタクトホールを開孔する工程ト、このコンタクト
ホール内へ選択的に金属層を成長させる工程と、この金
属層を含む全面に有機塗布膜を形成する工程と、ドライ
エッチング法により上記有機塗布膜及び一部の金属層及
び上記三層構造膜のポリイミド系樹脂薄膜と無機薄膜と
一部のポリイミド系樹脂膜とを除去し平坦化する工程と
を含んで構成される。
次に、本発明について図面を参照して説明する。第１
図（Ａ）〜（Ｇ）は本発明の第１の実施例を説明するた
めの工程順に示した半導体チップの断面図である。
図（Ａ）〜（Ｇ）は本発明の第１の実施例を説明するた
めの工程順に示した半導体チップの断面図である。
まず第１図（Ａ）に示すように、拡散層3,フィールド
酸化膜２及び配線４を形成した半導体基板１上に、ポリ
イミド系樹脂膜５を回転塗布し焼き締める。次に第１図
（Ｂ）に示すように、スパッタ法により無機薄膜９とし
てタングステン薄膜を500〜1000Åの暑さに形成する。
酸化膜２及び配線４を形成した半導体基板１上に、ポリ
イミド系樹脂膜５を回転塗布し焼き締める。次に第１図
（Ｂ）に示すように、スパッタ法により無機薄膜９とし
てタングステン薄膜を500〜1000Åの暑さに形成する。
次に第１図（Ｃ）に示すように、ポリイミド系樹脂薄
膜10を1000〜2000Åの暑さに回転塗布して焼き締める。
次に第１図（Ｄ）に示すように、上述のようにして形成
した三層膜にドライエッチング法にてコンタクトホール
６を開孔する。
膜10を1000〜2000Åの暑さに回転塗布して焼き締める。
次に第１図（Ｄ）に示すように、上述のようにして形成
した三層膜にドライエッチング法にてコンタクトホール
６を開孔する。
次に第１図（Ｅ）に示すように、タングステン膜７を
10〜100Pa,200〜400℃の雰囲気で選択成長する。次に第
１図（Ｆ）に示すように、フォトレジスト膜８を回転塗
布しリフローして平坦化する。次に第１図（Ｇ）に示す
ように、フォトレジスト膜8,タングステン膜７及びポリ
イミド系樹脂膜５のエッチングレートがほぼ等しいエッ
チング条件、一例を掲げると、第３図で説明した条件、
すなわち高周波電力:175W,エッチング圧力:0.4Torr,ト
ータルガス流量:75sccm,80％SF6と20％Arガスを用いる
条件で、終点検出機構を動作させてエッチバックする。
10〜100Pa,200〜400℃の雰囲気で選択成長する。次に第
１図（Ｆ）に示すように、フォトレジスト膜８を回転塗
布しリフローして平坦化する。次に第１図（Ｇ）に示す
ように、フォトレジスト膜8,タングステン膜７及びポリ
イミド系樹脂膜５のエッチングレートがほぼ等しいエッ
チング条件、一例を掲げると、第３図で説明した条件、
すなわち高周波電力:175W,エッチング圧力:0.4Torr,ト
ータルガス流量:75sccm,80％SF6と20％Arガスを用いる
条件で、終点検出機構を動作させてエッチバックする。
なお無機薄膜９はタングステン薄膜以外にもエッチパ
ックに用いるエッチング条件においてフォトレジスト膜
８とポリイミド系樹脂膜５のエッチングレートと等しい
か又はそれ以上のエッチングレートを有する膜で、ポリ
イミド系樹脂膜との密着性に問題の無い無機材料、例え
ばタングステンシリサイドやMo等であれば何でも良い。
但し、エッチバック時の終点検出用にモニターする発光
スペクトルは、各々の無機材料とエッチングガスとの反
応により生成される励起種に応じて選択することが必要
である。
ックに用いるエッチング条件においてフォトレジスト膜
８とポリイミド系樹脂膜５のエッチングレートと等しい
か又はそれ以上のエッチングレートを有する膜で、ポリ
イミド系樹脂膜との密着性に問題の無い無機材料、例え
ばタングステンシリサイドやMo等であれば何でも良い。
但し、エッチバック時の終点検出用にモニターする発光
スペクトルは、各々の無機材料とエッチングガスとの反
応により生成される励起種に応じて選択することが必要
である。
又第１図（Ｆ）にて有機塗布膜として用いられるフォ
トレジスト膜８をポリイミド系樹脂膜に替えることで、
エッチバック時のエッチングレートの合わせ込みはより
容易にすることができる。
トレジスト膜８をポリイミド系樹脂膜に替えることで、
エッチバック時のエッチングレートの合わせ込みはより
容易にすることができる。
無機薄膜９としてタングステンのような金属材料を使
用した場合、コンタクトホール６内に露出した無機薄膜
９の表面上からもタングステン膜７の選択成長が始まる
為、コンタクトホール６のアスペクト比が極端に大きい
場合、第１の実施例では第２図に示すように、コンタク
トホール６に空洞11の生じる恐れがある。このような場
合の対策を第２の実施例として第３図を併用して説明す
る。
用した場合、コンタクトホール６内に露出した無機薄膜
９の表面上からもタングステン膜７の選択成長が始まる
為、コンタクトホール６のアスペクト比が極端に大きい
場合、第１の実施例では第２図に示すように、コンタク
トホール６に空洞11の生じる恐れがある。このような場
合の対策を第２の実施例として第３図を併用して説明す
る。
まず第１図（Ａ）〜（Ｄ）に示したように、第１の実
施例と同様の操作により半導体基板１上にフィールド酸
化膜2,拡散層3,配線４を形成したのち、ポリイミド系樹
脂膜5,無機膜９及びポリイミド系樹脂薄膜10を形成す
る。次でコンクトホール６を形成する。
施例と同様の操作により半導体基板１上にフィールド酸
化膜2,拡散層3,配線４を形成したのち、ポリイミド系樹
脂膜5,無機膜９及びポリイミド系樹脂薄膜10を形成す
る。次でコンクトホール６を形成する。
次に第３図（Ａ）に示すように、コンタクトホールの
形成後、無機薄膜９のエッチングレートがポリイミド系
樹脂膜５のエッチングレートより大きいプラズマエッチ
ング条件、例えば同軸タイプの枚葉形プラズマエッチン
グ装置においては、高周波出力:200W,エッチング圧力:
0.45Torr,トータルガス流量:85sccm,ウェハーステージ
温度:80℃,80％CF4と20％O2ガスで、エッチング選択比
が３以上が得られる条件で無機薄膜９に1500Å程度のア
ンダーカットを発生させる。
形成後、無機薄膜９のエッチングレートがポリイミド系
樹脂膜５のエッチングレートより大きいプラズマエッチ
ング条件、例えば同軸タイプの枚葉形プラズマエッチン
グ装置においては、高周波出力:200W,エッチング圧力:
0.45Torr,トータルガス流量:85sccm,ウェハーステージ
温度:80℃,80％CF4と20％O2ガスで、エッチング選択比
が３以上が得られる条件で無機薄膜９に1500Å程度のア
ンダーカットを発生させる。
次に第３図（Ｂ）に示すように、タングステン膜７の
選択成長を行なうと、アスペクト比が極端に大きなコン
タクトホール６内にも空洞11が発生することなくタング
ステン膜７を選択成長することができる。以下第１図
（Ｆ），（Ｇ）と同様の操作により平坦化を行なう。
選択成長を行なうと、アスペクト比が極端に大きなコン
タクトホール６内にも空洞11が発生することなくタング
ステン膜７を選択成長することができる。以下第１図
（Ｆ），（Ｇ）と同様の操作により平坦化を行なう。
以上説明したように本発明は、半導体装置の製造方法
において、層間絶縁膜にポリイミド系樹脂を用い、コン
タクトホールに金属材料を選択成長させるプロセスでは
困難であったエッチバック時の終点検出を、ポリイミド
系樹脂膜の表面近傍に、エッチバック時のエッチングレ
ートが、ポリイミド系樹脂膜及び金属材料とほぼ同等又
はそれ以上になる無機薄膜を形成することにより終点検
出が容易になるため、過剰なオーバーエッチングを防止
できるという効果を有する。このためエッチングチャン
バーの汚染を少くできるという効果もある。
において、層間絶縁膜にポリイミド系樹脂を用い、コン
タクトホールに金属材料を選択成長させるプロセスでは
困難であったエッチバック時の終点検出を、ポリイミド
系樹脂膜の表面近傍に、エッチバック時のエッチングレ
ートが、ポリイミド系樹脂膜及び金属材料とほぼ同等又
はそれ以上になる無機薄膜を形成することにより終点検
出が容易になるため、過剰なオーバーエッチングを防止
できるという効果を有する。このためエッチングチャン
バーの汚染を少くできるという効果もある。
第１図は本発明の第１の実施例を説明するための半導体
チップの断面図、第２図及び第３図は本発明の第２の実
施例を説明するための半導体チップの断面図、第４図は
従来例を説明するための半導体チップの断面図である。 １…半導体基板、２…フィールド酸化膜、３…拡散層、
４…配線、５…ポリイミド系樹脂膜、６…コンタクトホ
ール、７…タングステン膜、８…フォトレジスト膜、９
…無機薄膜、10…ポリイミド系樹脂薄膜、11…空洞。
チップの断面図、第２図及び第３図は本発明の第２の実
施例を説明するための半導体チップの断面図、第４図は
従来例を説明するための半導体チップの断面図である。 １…半導体基板、２…フィールド酸化膜、３…拡散層、
４…配線、５…ポリイミド系樹脂膜、６…コンタクトホ
ール、７…タングステン膜、８…フォトレジスト膜、９
…無機薄膜、10…ポリイミド系樹脂薄膜、11…空洞。
Claims (3)
- 【請求項１】配線が形成された半導体基板上にポリイミ
ド系樹脂膜と無機薄膜とポリイミド系樹脂薄膜とを順次
形成する工程と、この三層構造膜にコンタクトホールを
開孔する工程と、このコンタクトホール内へ選択的に金
属層を成長させる工程と、この金属層を含む全面に有機
塗布膜を形成する工程と、ドライエッチング法により上
記有機塗布膜及び一部の金属層及び上記三層構造膜のポ
リイミド系樹脂薄膜と無機薄膜と一部のポリイミド系樹
脂膜とを除去し平坦化する工程とを含むことを特徴とす
る半導体装置の製造方法。 - 【請求項２】有機塗布膜がフォトレジスト或いはポリイ
ミド系樹脂からなり又、形成される無機薄膜がフォトレ
ジスト膜，ポリイミド系樹脂膜と同等又はそれ以上のエ
ッチングレートを有する請求項１記載の半導体装置の製
造方法。 - 【請求項３】ドライエッチング法による平坦化を有機塗
布膜と金属層とポリイミド系樹脂膜の等速エッチング条
件で行なう請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14572390A JP2900525B2 (ja) | 1990-06-04 | 1990-06-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14572390A JP2900525B2 (ja) | 1990-06-04 | 1990-06-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0438832A JPH0438832A (ja) | 1992-02-10 |
| JP2900525B2 true JP2900525B2 (ja) | 1999-06-02 |
Family
ID=15391645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14572390A Expired - Lifetime JP2900525B2 (ja) | 1990-06-04 | 1990-06-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2900525B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505602B1 (ko) * | 1998-05-12 | 2005-09-26 | 삼성전자주식회사 | 반도체소자 제조에 사용되는 반사방지막 및 이를 포함한 다층막전면식각방법 |
| DE102010003556B4 (de) | 2010-03-31 | 2012-06-21 | Globalfoundries Dresden Module One Llc & Co. Kg | Verfahren zur Herstellung von Kontaktelementen eines Halbleiterbauelements durch stromloses Plattieren und Entfernung von überschüssigem Material mit geringeren Scherkräften |
-
1990
- 1990-06-04 JP JP14572390A patent/JP2900525B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0438832A (ja) | 1992-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5160407A (en) | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer | |
| JPH06140372A (ja) | 半導体装置の製造方法 | |
| JPS6323337A (ja) | 半導体基板の平坦化方法 | |
| JP2006013190A (ja) | 半導体装置の製造方法 | |
| JPH04137751A (ja) | バイア・ホールの形成方法 | |
| JP2959758B2 (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| US20220020642A1 (en) | Ald (atomic layer deposition) liner for via profile control and related applications | |
| JPH0555181A (ja) | 半導体装置の製造方法 | |
| JP2000277610A (ja) | 半導体装置の製造方法 | |
| JP2891952B2 (ja) | 半導体装置の製造方法 | |
| JP2900525B2 (ja) | 半導体装置の製造方法 | |
| JP2000252359A (ja) | 絶縁膜のエッチング方法および配線層の形成方法 | |
| JP3192903B2 (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JP2005032851A (ja) | 半導体装置の製造方法 | |
| JPH10177997A (ja) | Ｂａｒｃおよび窒化物のその場エッチングプロセス | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JP2000223477A (ja) | 半導体装置の製造方法 | |
| JP3877461B2 (ja) | 半導体装置の製造方法 | |
| JP3376965B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09260485A (ja) | 半導体装置の製造方法 | |
| JP2004119754A (ja) | 配線、配線の製造方法、半導体装置及びその製造方法 | |
| JPH088231A (ja) | 膜の平坦化方法 | |
| KR20030002822A (ko) | 반도체소자의 제조방법 | |
| KR100680502B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2000156367A (ja) | ドライエッチング方法 |