JPH0425157A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0425157A
JPH0425157A JP13066990A JP13066990A JPH0425157A JP H0425157 A JPH0425157 A JP H0425157A JP 13066990 A JP13066990 A JP 13066990A JP 13066990 A JP13066990 A JP 13066990A JP H0425157 A JPH0425157 A JP H0425157A
Authority
JP
Japan
Prior art keywords
film
wiring
forming
metal
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13066990A
Other languages
English (en)
Inventor
Isao Miyanaga
績 宮永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13066990A priority Critical patent/JPH0425157A/ja
Publication of JPH0425157A publication Critical patent/JPH0425157A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関するものである。
従来の技術 半導体装置の微細化が進むにつれて、金属多層配線パタ
ーンの微細化も進へ それにともなって金属配線の層間
を接続するために形成されるスルーホールと言われる連
結部の開口部寸法も微細化される傾向にある。その結果
、連結部の開口径がスルーホールの深さと比べて小さく
なり、つまりアスペクト比か大きくなり、金属配線層間
の接続が困難になってきた この様な信頼性上の問題に
対し 多くの改良がなされてきた その中でも下層金属
配線に凸部を形成して上層金属配線との連結を行う製造
方法[特開昭64−59935]が提案されている。こ
の製造方法を第3図に基づいて説明する。同図(a)で
はシリコン基板100」二に形成された下地1の上に 
下層金属配線膜を配線に必要な厚さ(2A)に 後工程
同図(d)の層間絶縁膜4Aと同程度の上層金属配線と
の接続に必要な厚さ(2B)を加えた厚さに堆積する。
同図(b)では任意の配線パターンにエツチングした後
、下層金属配線2A上で上層配線との接続を必要とする
領域にレジスト3を形成する。同図(C)ではレジスト
3をマスクとして用いるエツチングにより、下層金属配
線膜の2B部分を選択的に除去し 上層金属配線との連
結に必要な凸部2Cを形成する。同図(d)ではレジス
ト3をそのまま残し 層間絶縁膜4Aを堆積する。この
とき層間絶縁膜4Bも同時に堆積される。同図(e)で
はレジスト3を剥離するとき、同時に層間絶縁膜4Bを
も除去するいわゆるリフトオフ法を用いて、下層配線と
上層配線を連結する凸部2Cの表面を露出さ+i(更に
上層金属配線膜5を形成する。この様な製造方法により
、平坦な金属配線層間接続が可能になる。
発明が解決しようとする課題 上記に示したような従来の方法で(よ 以下のような問
題点がある。
(1)第3図(d)で層間絶縁膜4A及び4Bを堆積す
るとき、 レジスト3の側壁にも層間絶縁膜が堆積し 
残置してレジスト3を被(\ その後の工程でレジスト
3が剥離されずに凸部2Cが露出しなくなる可能性があ
る。
(2)レジスト3を剥離したとき層間絶縁膜4Bかダス
トとして半導体装置上に残置するので、構成素子の微細
化 集積化が進につれ 歩留まり低下の大きな原因にな
る。
(3)レジスト3を形成するとき、マスクずれにより下
層配線上から配線幅方向にはみ出すと、その部分には層
間絶縁膜4Aが形成されないので短絡の原因になりやす
く、それを避けるためにはレジスト3の寸法を配線幅の
寸法より小さくする必要があり、微細化を妨げる原因に
なる。
本発明ζ友 下層金属配線幅の方向について自己整合的
に下層配線幅の寸法を持つ連結部を形成すると共に極め
てアスペクト比の小さい開口部を歩留まり良く形成して
カバレッジの良い上層金属配線を形成する半導体装置の
製造方法を提供することを目的とする。
課題を解決するための手段 本発明は上述の課題を解決するたム 下層配線となる金
属膜を、配線に必要な膜厚に上層配線との層間絶縁膜程
度の厚さを加えた膜厚で形成する工程と、前記金属膜上
に被膜を形成する工程と、前記金属膜および前記被膜に
おいて配線パターンを形成する工程と、上層配線との連
結部を形成する領域の前記被膜上に前記下層金属配線幅
方向にマージンを持たせ少なくも配線幅の寸法を持つ連
結部形状の第1のフォトレジスト膜を形成する工程と、
前記第1のフォトレジスト膜をマスクとして用υ\ 上
層配線との連結部となる領域以外の前記被膜を選択的に
除去し さらに必要な厚さまで前記下層金属配線膜をエ
ツチングして上層配線との連結部となる凸部を形成する
工程と、前記第1のフォトレジストを除去した後、半導
体装置全面に層間絶縁膜を形成し さらに前記層間絶縁
膜」二に第2のフォトレジスト膜を平坦に形成する工程
と、前記層間絶縁膜と前記第2のフォトレジスト膜をエ
ツチング速度が等しい条件で、前記連結部表面または連
結部上の前記被膜が露出するまでエツチングする工程と
、前記金属配線連結部上の前記被膜を選択的に除去した
後、上層配線を形成する工程とを備えた半導体装置の製
造方法である。
イ乍用 本発明は上述の構成によって、パターンを形成した下層
金属配線及び被膜上の上層配線との連結部領域に 前記
下層金属配線幅方向には前記下層金属配線幅寸法にマー
ジンを持たせたコンタクトパターンの第1のフォトレジ
ストを被若さセミ  その他の領域の被膜を除去し さ
らに必要な厚さまで前記下層配線をエツチングして上層
配線と連結するための凸部を形成する。前記第1のフォ
トレジストを除去した後、半導体装置全面に層間絶縁膜
を堆積し その上に平坦化のために第2のフォトレジス
トを堆積し エツチング速度が等しい条件で前記層間絶
縁膜と前記第2のフォトレジストをエツチングすること
により前記連結部表面のみを露出させる。このllI敞
  下地の段差のため、または連結部上の被膜のエツチ
ング速度が層間絶縁膜のエツチング速度より遅いために
層間絶縁膜を所定の厚さまでエツチングしても連結部表
面が露出しない場合が生じる力丈 次に連結部上の被膜
を選択的に除去することにより、自己整合的に下層配線
幅の寸法を持つ連結部を確実に形成することが出来 し
かもアスペクト比が極めて小さい開口部を形成すること
が出来る。
実施例 (実施例1) 第1図(よ 本発明の第1の実施例を説明するための半
導体装置の製造方法を示す工程図である。
同図(a)ではシリコン基板100上に形成された下地
1の上に 第1層金属配線膜8としてアルミニウムを配
線に必要な膜束 例えば800nmに層間絶縁膜11程
度の厚さ、例えば800nmを加えた膜厚に堆積し そ
の上に被膜として3i3N4膜9をCVD法を用いて2
00nm程度堆積した後、第1層金属配線パターンを形
成する。このとき5i3Nz膜9を堆積するの(よ 後
の工程で層間絶縁膜をエッチバックしたとき、エツチン
グのバラツキ、下地の段差などで連結部が露出しなくて
もSi3N 4膜9を選択的に除去することにより確実
に連結部を形成させるためである。同図(b)は上面図
で、配線形状にパターン形成された第1層金属配線膜8
及び5isNa膜9上に配線幅方向には配線幅寸法にマ
ージンを持たせたコンタクトパターンのレジスト10を
堆積する。これにより、配線の長さ方向ではレジストの
パターン寸法で連結部の寸法が決定される力(配線幅方
向には自己整合的に配線幅の寸法を持つ連Q− 結電を形成することが出来 連結部の大口径化がはかれ
る。同図(c)及び同図(d)はそれぞれ同図(bH:
1mおけるX + −X 2、Y + −Y 2方向の
断面図である。同図(e)では連結部領域以外の5i3
Na膜9を除去し さらに第1層金属配線膜8を必要な
厚さ800nmまでエツチングして第2層金属配線との
連結部になる凸部を形成する。その後、 レジスト10
を除去し 半導体装置全面にわたり層間絶縁膜としてS
i○2膜11を堆積し その上にレジスト12を堆積し
平坦化を行なう。同図(f)ではレジスI・12とSi
O2膜11のエツチング速度が等しい条(生例えばCH
F3と02の混合ガスを用いてエッヂバックし 連結部
または5j31’J<膜9を露出させる。
上記のエツチング方法ではSiO2膜11と5j3N4
膜9のエツチング選択比が大きくないので5j31’J
a膜9をもエツチングすることができる。またこのエツ
チング方法によって第1層金属配線膜8のアルミニウム
が腐食される心配はない。同図(g)では連結部」二の
Si3N を膜9を選択的に除去l−第2層金属配線膜
13を堆積し 多層配線の連結を行なっている。
(実施例2) 第2図8i、本発明の第2の実施例を説明するための半
導体装置の製造方法を示す工程面図である。
同図(a)ではシリコン基板100上に形成された下地
1の」二(二 第1層金属配線膜14としてアルミニウ
ムを配線に必要な膜束 例えば800nmに堆積し第1
層金属配線膜14上に第1層金属配線膜14とは異なる
種類の金属膜として例えばタングステン膜15を層間絶
縁膜11程度の厚さ、例えば800nmの膜厚に堆積す
る。タングステン膜15をエツチングするとき、第1層
金属配線膜14のアルミニウム膜がエツチングストパー
となり、膜厚の制御が簡単になる。その後、タングステ
ン膜15上に被膜として513N4膜9をC,VD法を
用いて200nm程度堆積した後、第1層金属配線パタ
ーンを形成する。このとき5isN4膜9を堆積するの
は 第1の実施例と同様の理由である。同図(b)は上
面図て 配線形状にパターン形成された第1層金属配線
膜8及びSis N 4膜9上に配線幅方向には配線幅
1] 寸法にマージンを持たせたコンタクトパターンのレジス
ト10を堆積する。これにより、配線の長さ方向ではレ
ジストのパターン寸法で連結部の寸法が決定される力(
配線幅方向には自己整合的に配線幅の寸法を持つ連結部
を形成することが出来、連結部の大口径化がはかれる。
同図(c)及び同図(d)はそれぞ゛れ同図(b)i:
おけルX1−X2、Y+−Y2方向の断面図である。同
図(e)ではレジスト10をマスクとして用いるエツチ
ングにより、連結部領域以外のSi3N 4膜9を除去
し さらに連結部領域以外のタングステン膜15を第1
層金属配線膜14のアルミニウムをエツチングストッパ
ーにして除去L−第2層金属配線との連結部になる凸部
を形成する。その後、レジスト10を除去し 半導体装
置全面にわたり層間絶縁膜としてSiO2膜11を堆積
し その」二にレジスト12を堆積し平坦化を行なう。
同図(f)ではレジスト12とSj。02膜11のエツ
チング速度が等しい条体 例えばCHF3と02の混合
ガスを用いてエッチバックし 連結部または5j3Nz
膜9を露出させる。同図(g)では連結部」二のSi3
N 4膜9を選択的に除去し 第2層金属配線膜13を
堆積し 多層配線の連結を行なっている。
な壮 本実施例では被膜としてSj、sNz膜を用いた
力(アモルファスシリコン膜、ボロイミド等の被膜を用
いても同様の効果を有する。
発明の効果 以上の説明から明らかなよう(ζ 本発明によれば 下
層金属配線の幅の方向に自己整合的に連結部を形成して
連結部の面積を大きくすることが可能で、 さらに著し
くアスペクト比の小さい開口部を形成して連結部でのカ
バレッジを向上させることか出来るという効果を有する
ものである。
【図面の簡単な説明】
第1図は本発明の第1の実施例における半導体装置の製
造方法を示す工程断面医 第2図は本発明の第2の実施
例における半導体装置の製造方法を示す工程断面@ 第
3図は従来の技術を用いた多層配線の断面図である。 1・・・下地 2A、2B・・・下層金属配a  2C
・・・連結部R,a、1o、x2・・・レジスト、 3
・・・レジスト、 4A、4B、11・・・層間絶縁膜
 5・・・」二層金属配g!8.14・・・第1層金属
配風 9・・・5i3Nz風 13・・・第2層金属配
線 15・・・タングステン風 代理人の氏名 弁理士 粟野重孝 はか1名城 暴4 一一 一 ハ ぐつ 法

Claims (2)

    【特許請求の範囲】
  1. (1)下層配線となる金属膜を、配線に必要な膜厚に上
    層配線との層間絶縁膜程度の厚さを加えた膜厚で形成す
    る工程と、前記金属膜上に被膜を形成する工程と、前記
    金属膜および前記被膜において配線パターンを形成する
    工程と、上層配線との連結部を形成する領域の前記被膜
    上に前記下層金属配線幅方向にマージンを持たせ少なく
    も配線幅の寸法を持つ連結部形状の第1のフォトレジス
    ト膜を形成する工程と、前記第1のフォトレジスト膜を
    マスクとして用い、上層配線との連結部となる領域以外
    の前記被膜を選択的に除去し、さらに必要な厚さまで前
    記下層金属配線膜をエッチングして上層配線との連結部
    となる凸部を形成する工程と、前記第1のフォトレジス
    トを除去した後、半導体装置全面に層間絶縁膜を形成し
    、さらに前記層間絶縁膜上に第2のフォトレジスト膜を
    平坦に形成する工程と、前記層間絶縁膜と前記第2のフ
    ォトレジスト膜をエッチング速度が等しい条件で、前記
    連結部表面または連結部上の前記被膜が露出するまでエ
    ッチングする工程と、前記金属配線連結部上の前記被膜
    を選択的に除去した後、上層配線を形成する工程とを備
    えた半導体装置の製造方法。
  2. (2)下層配線となる第1の金属膜を形成する工程と、
    前記第1の金属膜上に少なくとも層間絶縁膜の厚さを持
    つ前記第1の金属膜とは異なる種類の第2の金属膜を形
    成する工程と、前記第2の金属膜上に被膜を形成する工
    程と、前記第1、第2の金属膜及び前記被膜を配線とな
    る領域を残して除去する工程と、上層配線との連結部を
    形成する領域の前記被膜上に前記第1の金属配線幅方向
    にマージンを持たせ少なくも配線幅の寸法を持つ連結部
    形状の第1のフォトレジスト膜を形成する工程と、前記
    第1のフォトレジスト膜をマスクとして用いて上層配線
    との連結部になる領域を残し、他の領域の前記被膜及び
    前記第2の金属膜を除去する工程と、前記第1のフォト
    レジスト膜を除去した後、半導体装置全面に層間絶縁膜
    を形成し、さらに前記層間絶縁膜上に第2のフォトレジ
    スト膜を平坦に形成する工程と、前記層間絶縁膜と前記
    第2のフォトレジスト膜をエッチング速度が等しい条件
    で、前記第2の金属膜表面または前記第2の金属膜上の
    前記被膜が露出するまでエッチングする工程と、前記被
    膜を選択的に除去した後、上層配線を形成する工程とを
    備えた半導体装置の製造方法。
JP13066990A 1990-05-21 1990-05-21 半導体装置の製造方法 Pending JPH0425157A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13066990A JPH0425157A (ja) 1990-05-21 1990-05-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13066990A JPH0425157A (ja) 1990-05-21 1990-05-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0425157A true JPH0425157A (ja) 1992-01-28

Family

ID=15039786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13066990A Pending JPH0425157A (ja) 1990-05-21 1990-05-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0425157A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0747768A2 (en) 1995-06-05 1996-12-11 Fuji Photo Film Co., Ltd. Chemically amplified positive resist composition
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure
US5946799A (en) * 1991-10-24 1999-09-07 Kawasaki Steel Corporation Multilevel interconnect method of manufacturing
EP0747768A2 (en) 1995-06-05 1996-12-11 Fuji Photo Film Co., Ltd. Chemically amplified positive resist composition

Similar Documents

Publication Publication Date Title
US6323118B1 (en) Borderless dual damascene contact
US6821687B2 (en) Photo mask for fabricating semiconductor device having dual damascene structure
JPH0418701B2 (ja)
JPH0425157A (ja) 半導体装置の製造方法
JPS6360539B2 (ja)
JPH0653334A (ja) 半導体装置の製造方法
JP2570735B2 (ja) 多層配線形成方法
JPH0570301B2 (ja)
JPH05109719A (ja) 半導体装置の製造方法
JPS5833854A (ja) 半導体装置の製造方法
JPH06244286A (ja) 半導体装置の製造方法
JPH0794490A (ja) エッチング方法
JPH03108359A (ja) 配線構造及びその形成方法
JP3191769B2 (ja) 半導体装置の製造方法
JPS6331115A (ja) 半導体装置の製造方法
JPH02170553A (ja) 半導体装置の製造方法
JPH0123944B2 (ja)
JPH05109729A (ja) 半導体装置
JPH0488634A (ja) 薄膜配線の形成方法
JPH0373526A (ja) パターン形成方法
JPH0481323B2 (ja)
JPH04346222A (ja) コンタクトホール形成方法
JPS6065548A (ja) 多層配線形成法
JPH08153785A (ja) 半導体装置の製造方法
JPS5893260A (ja) 半導体装置の製造方法