JP3190800B2 - 転送速度切り替え機能付き非同期転送回路 - Google Patents
転送速度切り替え機能付き非同期転送回路Info
- Publication number
- JP3190800B2 JP3190800B2 JP05531595A JP5531595A JP3190800B2 JP 3190800 B2 JP3190800 B2 JP 3190800B2 JP 05531595 A JP05531595 A JP 05531595A JP 5531595 A JP5531595 A JP 5531595A JP 3190800 B2 JP3190800 B2 JP 3190800B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- data storage
- register
- transfer
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
- G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
- G06F5/14—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations for overflow or underflow handling, e.g. full or empty flags
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータに使用さ
れる転送速度切り替え機能付き非同期転送回路に関す
る。
れる転送速度切り替え機能付き非同期転送回路に関す
る。
【０００２】
【従来の技術】従来、この種の転送速度切り替え機能付
き非同期転送回路は、相互に非同期で動作する２つの装
置間で送り側のデータ転送速度が受け側のデータ受付速
度よりも速い場合にデータがあふれてしまうのを防ぐた
めに、例えば、特開昭６１−７０８３６号公報にも記載
されているように、データ転送開始時に送り側から受け
側に対し速度問い合わせを行い、受け側が送り側よりも
低速度である場合に受け側がデータ受付を完了するまで
送り側が一時的に次データの送出を停止して、送り側の
データ送信の間隔を一時的に空けるように制御すること
により、非同期異速度装置間のデータ転送を可能にして
いる。
き非同期転送回路は、相互に非同期で動作する２つの装
置間で送り側のデータ転送速度が受け側のデータ受付速
度よりも速い場合にデータがあふれてしまうのを防ぐた
めに、例えば、特開昭６１−７０８３６号公報にも記載
されているように、データ転送開始時に送り側から受け
側に対し速度問い合わせを行い、受け側が送り側よりも
低速度である場合に受け側がデータ受付を完了するまで
送り側が一時的に次データの送出を停止して、送り側の
データ送信の間隔を一時的に空けるように制御すること
により、非同期異速度装置間のデータ転送を可能にして
いる。
【０００３】
【発明が解決しようとする課題】この従来の非同期転送
回路では、データ転送開始時に受け側に速度問い合わせ
を行うため、データ転送開始までのロス時間がかかり高
速転送ができないという問題がある。
回路では、データ転送開始時に受け側に速度問い合わせ
を行うため、データ転送開始までのロス時間がかかり高
速転送ができないという問題がある。
【０００４】
【課題を解決するための手段】本発明の非同期転送回路
は、相互のクロックが非同期に動作する複数の装置間で
データ転送を行い、かつデータの受け側装置の動作速度
がデータの送り側装置の動作速度と同じかあるいは遅い
場合に転送速度を切り替える非同期転送回路であって、
前記送り側装置の転送データを該送り側装置の動作速度
に応じて格納する送出データ格納バッファと、前記送出
データ格納バッファを読み出すためのアドレスを保持す
る読み出しアドレスレジスタと、前記読み出しアドレス
レジスタが指示する前記送出データ格納バッファのワー
ドに格納されているデータを格納する送出データ格納レ
ジスタと、初期値を設定してから０になるまで一定時間
間隔毎に１を減算していく減算カウンタと、複数の初期
定数の中から前記受け側装置の動作速度に応じた初期定
数を選択する初期定数選択手段と、前記初期定数選択手
段によって選択された初期定数を前記減算カウンタに設
定することを指示する初期定数設定手段と、前記読み出
しアドレスレジスタを更新するアドレスレジスタ更新手
段と、前記減算カウンタの値が特定数になると前記アド
レスレジスタ更新手段に対しアドレスの更新を指示する
アドレスレジスタ更新指示手段とを含む。
は、相互のクロックが非同期に動作する複数の装置間で
データ転送を行い、かつデータの受け側装置の動作速度
がデータの送り側装置の動作速度と同じかあるいは遅い
場合に転送速度を切り替える非同期転送回路であって、
前記送り側装置の転送データを該送り側装置の動作速度
に応じて格納する送出データ格納バッファと、前記送出
データ格納バッファを読み出すためのアドレスを保持す
る読み出しアドレスレジスタと、前記読み出しアドレス
レジスタが指示する前記送出データ格納バッファのワー
ドに格納されているデータを格納する送出データ格納レ
ジスタと、初期値を設定してから０になるまで一定時間
間隔毎に１を減算していく減算カウンタと、複数の初期
定数の中から前記受け側装置の動作速度に応じた初期定
数を選択する初期定数選択手段と、前記初期定数選択手
段によって選択された初期定数を前記減算カウンタに設
定することを指示する初期定数設定手段と、前記読み出
しアドレスレジスタを更新するアドレスレジスタ更新手
段と、前記減算カウンタの値が特定数になると前記アド
レスレジスタ更新手段に対しアドレスの更新を指示する
アドレスレジスタ更新指示手段とを含む。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明の一実施例を示すブロック図であ
り、送出データのデータパスを形成する送出データ格納
バッファ１及び送出データ格納レジスタ２と、送出デー
タ格納バッファ１を制御する受け側装置速度指示レジス
タ４０，第１の選択回路４１，第２の選択回路５１，第
３の選択回路３１，１減算器５２，１加算器３２，送出
ステージ表示レジスタ５０，アドレスカウントアップ指
示信号発生回路６，データ転送指示信号発生回路７及び
送出データ格納バッファ読み出しアドレスレジスタ３０
とから構成される。
る。図１は、本発明の一実施例を示すブロック図であ
り、送出データのデータパスを形成する送出データ格納
バッファ１及び送出データ格納レジスタ２と、送出デー
タ格納バッファ１を制御する受け側装置速度指示レジス
タ４０，第１の選択回路４１，第２の選択回路５１，第
３の選択回路３１，１減算器５２，１加算器３２，送出
ステージ表示レジスタ５０，アドレスカウントアップ指
示信号発生回路６，データ転送指示信号発生回路７及び
送出データ格納バッファ読み出しアドレスレジスタ３０
とから構成される。
【０００６】送出データ格納バッファ１には、転送しよ
うとするデータがＦＩＦＯ方式（Ｆｉｒｓｔ−Ｉｎ Ｆ
ｉｒｓｔ−Ｏｕｔ方式）で、送り側装置から格納され
る。送出データ格納レジスタ２には、送出データ格納バ
ッファ読み出しアドレスレジスタ３０に格納されたアド
レスが指示する送出データ格納バッファ１のワードから
読み出されたデータが格納され、受け側装置へ送出され
る。送出データ格納バッファ１にデータを格納すると、
送出ステージ表示レジスタ５０の保持内容が“０”のと
き、送り側装置からの起動信号に応答して、データ転送
指示信号発生回路７はデータ転送指示信号を発生させ
る。
うとするデータがＦＩＦＯ方式（Ｆｉｒｓｔ−Ｉｎ Ｆ
ｉｒｓｔ−Ｏｕｔ方式）で、送り側装置から格納され
る。送出データ格納レジスタ２には、送出データ格納バ
ッファ読み出しアドレスレジスタ３０に格納されたアド
レスが指示する送出データ格納バッファ１のワードから
読み出されたデータが格納され、受け側装置へ送出され
る。送出データ格納バッファ１にデータを格納すると、
送出ステージ表示レジスタ５０の保持内容が“０”のと
き、送り側装置からの起動信号に応答して、データ転送
指示信号発生回路７はデータ転送指示信号を発生させ
る。
【０００７】一方、受け側装置速度指示レジスタ４０に
は、システム構成時に診断プロセッサにより受け側装置
の速度が設定され、第１の選択回路４１は、受け側装置
速度指示レジスタ４０にセットされた値によって、予め
決められた複数の定数値の中から、送出ステージ初期値
を選択する。
は、システム構成時に診断プロセッサにより受け側装置
の速度が設定され、第１の選択回路４１は、受け側装置
速度指示レジスタ４０にセットされた値によって、予め
決められた複数の定数値の中から、送出ステージ初期値
を選択する。
【０００８】第２の選択回路５１は、上述のデータ転送
指示信号が有るときは第１の選択回路４１を選択し、デ
ータ転送指示信号が無いときは、送出ステージ表示レジ
スタ５０の保持内容が“０”なら送出ステージ表示レジ
スタ５０の出力を選択（つまり送出ステージ表示レジス
タ５０を保持）し、“０”でなければ１減算器５２の出
力を選択する。従って、送出ステージ表示レジスタ５０
に送出ステージ初期値がセットされた後、１減算器５２
によって１クロックサイクル毎に１ずつ減算された値が
第２の選択回路５１で選択され送出ステージ表示レジス
タ５０にセットされる。
指示信号が有るときは第１の選択回路４１を選択し、デ
ータ転送指示信号が無いときは、送出ステージ表示レジ
スタ５０の保持内容が“０”なら送出ステージ表示レジ
スタ５０の出力を選択（つまり送出ステージ表示レジス
タ５０を保持）し、“０”でなければ１減算器５２の出
力を選択する。従って、送出ステージ表示レジスタ５０
に送出ステージ初期値がセットされた後、１減算器５２
によって１クロックサイクル毎に１ずつ減算された値が
第２の選択回路５１で選択され送出ステージ表示レジス
タ５０にセットされる。
【０００９】送出ステージ表示レジスタ５０の値が予め
決められた定数値、例えば１になると、アドレスカウン
トアップ指示信号発生回路６は、送出データ格納バッフ
ァ読み出しアドレスレジスタ３０のアドレスカウントア
ップ指示信号を１クロックサイクル間発生する。このと
き、送出データ格納バッファ読み出しアドレスレジスタ
３０には１加算器３２によって１が加算された値がこの
アドレスカウントアップ指示信号によって第３の選択回
路３１で選択されセットされる。第３の選択回路３１
は、上述のアドレスカウントアップ指示信号が無いとき
は、送出データ格納バッファ読み出しアドレスレジスタ
３０の保持内容を選択して、これをホールドする。
決められた定数値、例えば１になると、アドレスカウン
トアップ指示信号発生回路６は、送出データ格納バッフ
ァ読み出しアドレスレジスタ３０のアドレスカウントア
ップ指示信号を１クロックサイクル間発生する。このと
き、送出データ格納バッファ読み出しアドレスレジスタ
３０には１加算器３２によって１が加算された値がこの
アドレスカウントアップ指示信号によって第３の選択回
路３１で選択されセットされる。第３の選択回路３１
は、上述のアドレスカウントアップ指示信号が無いとき
は、送出データ格納バッファ読み出しアドレスレジスタ
３０の保持内容を選択して、これをホールドする。
【００１０】次に、本実施例の動作について、図２に示
す波形図を参照しながら説明する。
す波形図を参照しながら説明する。
【００１１】いま、送出データ格納バッファ１のワード
ａに転送しようとするデータが格納されると、データ転
送指示信号発生回路７はデータ転送指示信号を発生させ
る。データ転送指示信号が発生すると、送出ステージ表
示レジスタ５０にセットされている値が０ならば、送出
ステージ初期値が第１の選択回路４１からセットされ
る。送出ステージ表示レジスタ５０にセットされている
値が０でないならば、０になってから送出ステージ初期
値がセットされる。
ａに転送しようとするデータが格納されると、データ転
送指示信号発生回路７はデータ転送指示信号を発生させ
る。データ転送指示信号が発生すると、送出ステージ表
示レジスタ５０にセットされている値が０ならば、送出
ステージ初期値が第１の選択回路４１からセットされ
る。送出ステージ表示レジスタ５０にセットされている
値が０でないならば、０になってから送出ステージ初期
値がセットされる。
【００１２】この送出ステージ初期値は、予め決められ
た複数の定数値の中から受け側装置速度指示レジスタ４
０にセットされた値によって、第１の選択回路４１で選
択されて得られる値である。本タイムチャートでは、受
け側装置速度指示レジスタ４０にセットされる値は、受
け側装置の速度に応じて送り側装置の初期設定時にセッ
トされることを想定している。しかしながら、受け側装
置や第三者的装置から動的に変更することも考えられ
る。図２に示すタイムチャート上では送出ステージ初期
値として２が選択されている。
た複数の定数値の中から受け側装置速度指示レジスタ４
０にセットされた値によって、第１の選択回路４１で選
択されて得られる値である。本タイムチャートでは、受
け側装置速度指示レジスタ４０にセットされる値は、受
け側装置の速度に応じて送り側装置の初期設定時にセッ
トされることを想定している。しかしながら、受け側装
置や第三者的装置から動的に変更することも考えられ
る。図２に示すタイムチャート上では送出ステージ初期
値として２が選択されている。
【００１３】送出ステージ表示レジスタ５０にセットさ
れている値が０でないときは、１減算器５２によって１
クロックサイクル毎に１ずつ減算された値が送出ステー
ジ表示レジスタ５０にセットされる。本タイムチャート
では、２がセットされた次のクロックサイクルで１がセ
ットされ、その次のクロックサイクルで０がセットされ
ることになっている。送出ステージ表示レジスタ５０に
セットされている値が０になったときに、送出データ格
納バッファ１に格納されているデータが何もない場合に
は、データ転送指示信号は発生しなくなる。送出ステー
ジ表示レジスタ５０にセットされている値が０になった
ときに、送出データ格納バッファ１に格納されているデ
ータが残っている場合には、データ転送指示信号は発生
し続け、送出ステージ表示レジスタ５０には再び送出ス
テージ初期値がセットされる。
れている値が０でないときは、１減算器５２によって１
クロックサイクル毎に１ずつ減算された値が送出ステー
ジ表示レジスタ５０にセットされる。本タイムチャート
では、２がセットされた次のクロックサイクルで１がセ
ットされ、その次のクロックサイクルで０がセットされ
ることになっている。送出ステージ表示レジスタ５０に
セットされている値が０になったときに、送出データ格
納バッファ１に格納されているデータが何もない場合に
は、データ転送指示信号は発生しなくなる。送出ステー
ジ表示レジスタ５０にセットされている値が０になった
ときに、送出データ格納バッファ１に格納されているデ
ータが残っている場合には、データ転送指示信号は発生
し続け、送出ステージ表示レジスタ５０には再び送出ス
テージ初期値がセットされる。
【００１４】送出ステージ表示レジスタ５０の値が予め
決められた定数値、本タイムチャートでは１になると、
アドレスカウントアップ指示信号発生回路６は送出デー
タ格納バッファ読み出しアドレスレジスタ３０のアドレ
スカウントアップ指示信号を１クロックサイクル間発生
する。この送出データ格納バッファ読み出しアドレスレ
ジスタ３０には、１加算器３２によって１が加算された
値であるワードｂを示す値が、このアドレスカウントア
ップ指示信号によって第３の選択回路３１で選択されセ
ットされる。
決められた定数値、本タイムチャートでは１になると、
アドレスカウントアップ指示信号発生回路６は送出デー
タ格納バッファ読み出しアドレスレジスタ３０のアドレ
スカウントアップ指示信号を１クロックサイクル間発生
する。この送出データ格納バッファ読み出しアドレスレ
ジスタ３０には、１加算器３２によって１が加算された
値であるワードｂを示す値が、このアドレスカウントア
ップ指示信号によって第３の選択回路３１で選択されセ
ットされる。
【００１５】送出データ格納レジスタ２には、送出デー
タ格納バッファ読み出しアドレスレジスタ３０に格納さ
れたアドレスが、指示する送出データ格納バッファ１の
ワードから読み出されたデータが格納されるので、送出
ステージ表示レジスタ５０が２、１、０となる３クロッ
クサイクル間、送出データ格納バッファ１のワードａの
値Ａが読み出され送出データ格納レジスタ２にセットさ
れることになる。同様にして、送出データ格納バッファ
１のワードｂ、ワードｃについても３クロックサイクル
間読み出され送出データ格納レジスタ２に値Ｂ、値Ｃが
３クロックサイクル間セットされる。送出データ格納レ
ジスタ２にセットされた送出データは、そのまま受け側
装置へ転送される。
タ格納バッファ読み出しアドレスレジスタ３０に格納さ
れたアドレスが、指示する送出データ格納バッファ１の
ワードから読み出されたデータが格納されるので、送出
ステージ表示レジスタ５０が２、１、０となる３クロッ
クサイクル間、送出データ格納バッファ１のワードａの
値Ａが読み出され送出データ格納レジスタ２にセットさ
れることになる。同様にして、送出データ格納バッファ
１のワードｂ、ワードｃについても３クロックサイクル
間読み出され送出データ格納レジスタ２に値Ｂ、値Ｃが
３クロックサイクル間セットされる。送出データ格納レ
ジスタ２にセットされた送出データは、そのまま受け側
装置へ転送される。
【００１６】受け側装置速度指示レジスタ４０のビット
数は、受け側装置として接続する可能性のある装置の速
度の種類に応じて決定することができる。例えば、受け
側装置として送り側装置と同速度の装置と１．５倍の速
度の装置の２種類のみが接続されるとすると、受け側装
置速度指示レジスタ４０のビット数は１ビットでよいこ
とになる。
数は、受け側装置として接続する可能性のある装置の速
度の種類に応じて決定することができる。例えば、受け
側装置として送り側装置と同速度の装置と１．５倍の速
度の装置の２種類のみが接続されるとすると、受け側装
置速度指示レジスタ４０のビット数は１ビットでよいこ
とになる。
【００１７】本タイムチャートでは、転送データの最小
単位を２クロックサイクル間で転送するものとしてい
る。受け側装置が送り側装置と同速度の場合は送出ステ
ージ初期値として１が選択されるようにすると、送出ス
テージ表示レジスタ５０にセットされる値は送出データ
格納バッファ１が空になるまで１と０を繰り返すことに
なる。
単位を２クロックサイクル間で転送するものとしてい
る。受け側装置が送り側装置と同速度の場合は送出ステ
ージ初期値として１が選択されるようにすると、送出ス
テージ表示レジスタ５０にセットされる値は送出データ
格納バッファ１が空になるまで１と０を繰り返すことに
なる。
【００１８】また、受け側装置速度が送り側装置速度の
１．５倍の速度の場合は送出ステージ初期値として２が
選択されるようにすると、送出ステージ表示レジスタ５
０にセットされる値は送出データ格納バッファが空にな
るまで２、１、０、２、１、０、・・・という繰り返し
となる。
１．５倍の速度の場合は送出ステージ初期値として２が
選択されるようにすると、送出ステージ表示レジスタ５
０にセットされる値は送出データ格納バッファが空にな
るまで２、１、０、２、１、０、・・・という繰り返し
となる。
【００１９】このとき、送出データ格納バッファ読み出
しアドレスレジスタ３０は、送出ステージ表示レジスタ
５０の値が１になったときにカウントアップされるよう
にすると、転送データの最小単位を前者では２クロック
サイクル間、後者では３クロックサイクル間、送出デー
タ格納レジスタ２にセットすることになる。従って、前
者では送り側装置の速度と同じ速度で、後者では送り側
装置の速度の１．５倍で受け側装置へのデータ転送を行
うことができる。
しアドレスレジスタ３０は、送出ステージ表示レジスタ
５０の値が１になったときにカウントアップされるよう
にすると、転送データの最小単位を前者では２クロック
サイクル間、後者では３クロックサイクル間、送出デー
タ格納レジスタ２にセットすることになる。従って、前
者では送り側装置の速度と同じ速度で、後者では送り側
装置の速度の１．５倍で受け側装置へのデータ転送を行
うことができる。
【００２０】また、転送データの最小単位を転送するク
ロックサイクル数と送出ステージ初期値の組み合わせ
を、送り側装置と受け側装置の速度比によって調節する
ことで任意の異速度装置間の非同期転送が可能となる。
ロックサイクル数と送出ステージ初期値の組み合わせ
を、送り側装置と受け側装置の速度比によって調節する
ことで任意の異速度装置間の非同期転送が可能となる。
【００２１】
【発明の効果】以上説明したように、本発明による転送
速度切り替え機能付き非同期転送回路は、データ送り側
装置の初期設定時に設定し受け側装置の速度に応じた初
期値を選択するための受け側装置速度指示レジスタを設
けることによって、データ転送の度に受け側装置に対し
速度問い合わせをする必要がなく、高速非同期データ転
送が可能となる。
速度切り替え機能付き非同期転送回路は、データ送り側
装置の初期設定時に設定し受け側装置の速度に応じた初
期値を選択するための受け側装置速度指示レジスタを設
けることによって、データ転送の度に受け側装置に対し
速度問い合わせをする必要がなく、高速非同期データ転
送が可能となる。
【図１】本発明の一実施例を示したブロック図である。
【図２】図１に示した実施例の動作を示した波形図であ
る。
る。
１ 送出データ格納バッファ ２ 送出データ格納レジスタ ６ アドレスカウントアップ指示信号発生回路 ７ データ転送指示信号発生回路 ３０ 送出データ格納バッファ読み出しアドレスレジ
スタ ３１ 第３の選択回路 ３２ １加算器 ４０ 受け側装置速度指示レジスタ ４１ 第１の選択回路 ５０ 送出ステージ表示レジスタ ５１ 第２の選択回路 ５２ １減算器
スタ ３１ 第３の選択回路 ３２ １加算器 ４０ 受け側装置速度指示レジスタ ４１ 第１の選択回路 ５０ 送出ステージ表示レジスタ ５１ 第２の選択回路 ５２ １減算器
Claims (1)
- 【請求項１】 相互のクロックが非同期に動作する複数
の装置間でデータ転送を行い、かつデータの受け側装置
の動作速度がデータの送り側装置の動作速度と同じかあ
るいは遅い場合に転送速度を切り替える非同期転送回路
において、 前記送り側装置の転送データを該送り側装置の動作速度
に応じて格納する送出データ格納バッファと、 前記送出データ格納バッファを読み出すためのアドレス
を保持する読み出しアドレスレジスタと、 前記読み出しアドレスレジスタが指示する前記送出デー
タ格納バッファのワードに格納されているデータを格納
する送出データ格納レジスタと、 初期値を設定してから０になるまで一定時間間隔毎に１
を減算していく減算カウンタと、 複数の初期定数の中から前記受け側装置の動作速度に応
じた初期定数を選択する初期定数選択手段と、 前記初期定数選択手段によって選択された初期定数を前
記減算カウンタに設定することを指示する初期定数設定
手段と、 前記読み出しアドレスレジスタを更新するアドレスレジ
スタ更新手段と、 前記減算カウンタの値が特定数になると前記アドレスレ
ジスタ更新手段に対しアドレスの更新を指示するアドレ
スレジスタ更新指示手段とから構成されることを特徴と
する転送速度切り替え機能付き非同期転送回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05531595A JP3190800B2 (ja) | 1995-03-15 | 1995-03-15 | 転送速度切り替え機能付き非同期転送回路 |
| US08/613,578 US5901290A (en) | 1995-03-15 | 1996-03-12 | Data transfer apparatus for transferring data fixedly in predetermined time interval without a transmitter checking a signal from a receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05531595A JP3190800B2 (ja) | 1995-03-15 | 1995-03-15 | 転送速度切り替え機能付き非同期転送回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08249273A JPH08249273A (ja) | 1996-09-27 |
| JP3190800B2 true JP3190800B2 (ja) | 2001-07-23 |
Family
ID=12995131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05531595A Expired - Fee Related JP3190800B2 (ja) | 1995-03-15 | 1995-03-15 | 転送速度切り替え機能付き非同期転送回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5901290A (ja) |
| JP (1) | JP3190800B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3200876U (ja) * | 2015-07-31 | 2015-11-12 | 株式会社 カジメイク | ツールポケット付ズボン |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020091792A1 (en) * | 2001-01-09 | 2002-07-11 | International Business Machines Corporation | Method and apparatus for client sharing of cached content |
| GB2398701A (en) * | 2003-02-22 | 2004-08-25 | Alps Electric | Controlling bandwidth by introducing variable delay in transmission path |
| US7872934B2 (en) * | 2007-12-14 | 2011-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for writing data into memory |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4229815A (en) * | 1978-11-20 | 1980-10-21 | Bell Telephone Laboratories, Incorporated | Full duplex bit synchronous data rate buffer |
| US4288860A (en) * | 1979-08-02 | 1981-09-08 | Sperry Corporation | Dynamic storage synchronizer using variable oscillator and FIFO buffer |
| FR2465269B1 (fr) * | 1979-09-12 | 1985-12-27 | Cii Honeywell Bull | Selecteur de demandes asynchrones dans un systeme de traitement de l'information |
| FR2519822A1 (fr) * | 1982-01-11 | 1983-07-18 | Philips Ind Commerciale | Recuperation preventive des erreurs dans un reseau de communications |
| JPS63192152A (ja) * | 1987-02-04 | 1988-08-09 | Nec Corp | デ−タ伝送方式 |
| US4866609A (en) * | 1988-06-22 | 1989-09-12 | International Business Machines Corporation | Byte count handling in serial channel extender with buffering for data pre-fetch |
| JPH02129746A (ja) * | 1988-11-09 | 1990-05-17 | Mitsubishi Electric Corp | 入出力チャネル装置 |
| JPH0387909A (ja) * | 1989-05-10 | 1991-04-12 | Seiko Epson Corp | 情報処理装置およびマイクロプロセッサ |
| US5513326A (en) * | 1989-06-12 | 1996-04-30 | Quantum Corporation | System for optimizing data transfer |
| US5058054A (en) * | 1990-02-06 | 1991-10-15 | Analogic Corporation | Data transmission device for interfacing between a first rate data acquisition system and a second rate data processing system |
| EP0574598A1 (de) * | 1992-06-13 | 1993-12-22 | International Business Machines Corporation | Datenpufferspeicher |
| US5592629A (en) * | 1992-12-28 | 1997-01-07 | At&T Global Information Solutions Company | Apparatus and method for matching data rates to transfer data between two asynchronous devices |
| DE69433351T2 (de) * | 1993-10-05 | 2004-05-27 | Hitachi, Ltd. | Datenübertragungssteuerungssystem |
| JP3392494B2 (ja) * | 1994-02-04 | 2003-03-31 | ブラザー工業株式会社 | 映像再生装置 |
| US5619544A (en) * | 1994-06-03 | 1997-04-08 | Texas Instruments Incorporated | Universal asynchronous receive/transmit circuit with flow control |
| US5592627A (en) * | 1994-10-11 | 1997-01-07 | Emprise Technologies, L.P. | Pipelined, sliding-window, flow control for end-to-end communication sessions |
-
1995
- 1995-03-15 JP JP05531595A patent/JP3190800B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-12 US US08/613,578 patent/US5901290A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3200876U (ja) * | 2015-07-31 | 2015-11-12 | 株式会社 カジメイク | ツールポケット付ズボン |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08249273A (ja) | 1996-09-27 |
| US5901290A (en) | 1999-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5918073A (en) | System and method for equalizing data buffer storage and fetch rates of peripheral devices | |
| JPS6051750B2 (ja) | データ転送システム | |
| JPH037300B2 (ja) | ||
| US4396995A (en) | Adapter for interfacing between two buses | |
| JP3190800B2 (ja) | 転送速度切り替え機能付き非同期転送回路 | |
| JPH05265943A (ja) | シリアルデータ転送装置 | |
| JPH04312152A (ja) | ネットワーク用入出力装置 | |
| US5179688A (en) | Queue system with uninterrupted transfer of data through intermediate locations to selected queue location | |
| US6266746B1 (en) | Control apparatus for random access memories | |
| KR0170213B1 (ko) | 선입선출 버퍼 메모리 장치 및 그 상태 플래그 발생방법 | |
| JP2752806B2 (ja) | セル位相乗換回路 | |
| JPH0546535A (ja) | データ転送インタフエース装置 | |
| JP2613971B2 (ja) | シリアル転送方式 | |
| JPS6379439A (ja) | シリアル通信装置 | |
| JP2597041B2 (ja) | Ｆｉｆｏメモリ装置 | |
| JP2923891B2 (ja) | 連続セル受信情報転送方法および連続セル受信情報転送システム | |
| JPH10513590A (ja) | データ語列転送の最適化方法及び装置 | |
| KR100192523B1 (ko) | 공유형 팩스 및 그 정보 전달 방법 | |
| JP2625396B2 (ja) | 受信データ処理装置 | |
| JPS61136400A (ja) | タイムスロツト変換装置 | |
| JPH04270521A (ja) | 多重化チャネル受信装置 | |
| JPS6129242A (ja) | 通信制御装置 | |
| KR19980016797A (ko) | 동기회로 | |
| JPH09289532A (ja) | バーストデータ転送システム | |
| JPH10164087A (ja) | データ受信装置及びバッファ管理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |