JP3181771B2 - 液晶パネルの駆動方法 - Google Patents
液晶パネルの駆動方法Info
- Publication number
- JP3181771B2 JP3181771B2 JP26917093A JP26917093A JP3181771B2 JP 3181771 B2 JP3181771 B2 JP 3181771B2 JP 26917093 A JP26917093 A JP 26917093A JP 26917093 A JP26917093 A JP 26917093A JP 3181771 B2 JP3181771 B2 JP 3181771B2
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- signal
- lines
- data
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置に関する。
より詳しくは、ＳＴＮ液晶等を用いた単純マトリクスパ
ネルの駆動方式に関する。さらに詳しくは、複数ライン
同時選択方式に適した駆動方法に関する。
より詳しくは、ＳＴＮ液晶等を用いた単純マトリクスパ
ネルの駆動方式に関する。さらに詳しくは、複数ライン
同時選択方式に適した駆動方法に関する。
【０００２】
【従来の技術】液晶表示装置は小型、軽量、薄型、低消
費電力を特徴としており、他の表示装置と比べて優位性
がある為近年実用化が強力に進められている。液晶表示
装置は大きくアクティブマトリクス型と単純マトリクス
型に分けられる。前者は各画素毎に薄膜トランジスタ等
の三端子素子あるいはＭＩＭ等の二端子素子を付けて液
晶を駆動する方式であり、画素の分割数が増えてもスタ
ティック駆動と変わらないコントラストが得られる。し
かしながら、各画素毎に薄膜半導体素子を形成する為構
造が複雑になり大面積化する程製造コストが高くなる。
これに対して、後者は行状の走査電極と列状の信号電極
間にＴＮ液晶やＳＴＮ液晶を保持したものであり、製造
コストが比較的低いという利点がある。しかしながら、
電圧平均化法により時分割駆動を行なう為、分割数が多
くなるとＯＮ時とＯＦＦ時の実効値の差が小さくなりコ
ントラストが低下してくる。
費電力を特徴としており、他の表示装置と比べて優位性
がある為近年実用化が強力に進められている。液晶表示
装置は大きくアクティブマトリクス型と単純マトリクス
型に分けられる。前者は各画素毎に薄膜トランジスタ等
の三端子素子あるいはＭＩＭ等の二端子素子を付けて液
晶を駆動する方式であり、画素の分割数が増えてもスタ
ティック駆動と変わらないコントラストが得られる。し
かしながら、各画素毎に薄膜半導体素子を形成する為構
造が複雑になり大面積化する程製造コストが高くなる。
これに対して、後者は行状の走査電極と列状の信号電極
間にＴＮ液晶やＳＴＮ液晶を保持したものであり、製造
コストが比較的低いという利点がある。しかしながら、
電圧平均化法により時分割駆動を行なう為、分割数が多
くなるとＯＮ時とＯＦＦ時の実効値の差が小さくなりコ
ントラストが低下してくる。
【０００３】参考の為、単純マトリクス型液晶表示装置
の駆動法として従来より採用されている電圧平均化法に
ついて簡潔に説明する。この方法は各走査電極を順次１
本ずつ選択し、選択されるタイミングに合わせて全信号
電極にＯＮ／ＯＦＦに相当するデータ信号を与えるもの
である。その結果、各画素に印加される電圧は、全走査
電極（Ｎ本）を選択する１フレーム期間の中で１回（１
／Ｎ分の時間）高い印加電圧となり、残りの時間（（Ｎ
−１）／Ｎ分）は一定のバイアス電圧となる。使用され
る液晶材料の応答速度が遅い場合には、１フレーム期間
における印加電圧波形の実効値に応じた輝度の変化が得
られる。しかしながら、分割数を大きくとりフレーム周
波数が下がると、１フレーム期間と液晶の応答時間との
差が小さくなり、液晶は印加されるパルス毎に応答しフ
レーム応答現象と呼ばれる輝度のちらつきが現われコン
トラストが低下する。図１５はこのフレーム応答現象を
示すグラフであり、走査電極が選択された時に透過率が
上昇し、その後の非選択期間では透過率が減少してしま
う。
の駆動法として従来より採用されている電圧平均化法に
ついて簡潔に説明する。この方法は各走査電極を順次１
本ずつ選択し、選択されるタイミングに合わせて全信号
電極にＯＮ／ＯＦＦに相当するデータ信号を与えるもの
である。その結果、各画素に印加される電圧は、全走査
電極（Ｎ本）を選択する１フレーム期間の中で１回（１
／Ｎ分の時間）高い印加電圧となり、残りの時間（（Ｎ
−１）／Ｎ分）は一定のバイアス電圧となる。使用され
る液晶材料の応答速度が遅い場合には、１フレーム期間
における印加電圧波形の実効値に応じた輝度の変化が得
られる。しかしながら、分割数を大きくとりフレーム周
波数が下がると、１フレーム期間と液晶の応答時間との
差が小さくなり、液晶は印加されるパルス毎に応答しフ
レーム応答現象と呼ばれる輝度のちらつきが現われコン
トラストが低下する。図１５はこのフレーム応答現象を
示すグラフであり、走査電極が選択された時に透過率が
上昇し、その後の非選択期間では透過率が減少してしま
う。
【０００４】電圧平均化法におけるフレーム応答現象の
問題に対処する方策として、高電圧パルスの幅を狭めた
「高周波数化」と、高電圧パルスとバイアス電圧の電位
差を小さくする「バイアスレベル最適化」が提案されて
いる。図１６は高周波数化を行なった場合の透過率変化
を示したグラフである。図１５のグラフに比べ、パルス
幅を縮小した分フレーム周波数が上がる。選択時の高電
圧パルスが短い周期で印加される為に透過率が下がりき
らないうちに次の高電圧パルスが供給され全体の透過率
が上昇する。しかしながら、この高周波数化方式には限
界があり、印加波形の歪の増大によって画像の均一性を
著しく損なう。
問題に対処する方策として、高電圧パルスの幅を狭めた
「高周波数化」と、高電圧パルスとバイアス電圧の電位
差を小さくする「バイアスレベル最適化」が提案されて
いる。図１６は高周波数化を行なった場合の透過率変化
を示したグラフである。図１５のグラフに比べ、パルス
幅を縮小した分フレーム周波数が上がる。選択時の高電
圧パルスが短い周期で印加される為に透過率が下がりき
らないうちに次の高電圧パルスが供給され全体の透過率
が上昇する。しかしながら、この高周波数化方式には限
界があり、印加波形の歪の増大によって画像の均一性を
著しく損なう。
【０００５】一方、図１７はバイアスレベル最適化を行
なった場合における透過率の変化を示したグラフであ
る。非選択期間のバイアス電圧レベルを大きくする事に
より選択時と非選択時の実効値の差が小さくなり、図１
５のグラフに比べ非選択時の透過率の低下が減少してい
る。しかしながら、このバイアスレベル最適化方式にも
限界があり、バイアスレベルの変更はＯＮ／ＯＦＦの電
圧比を低下させコントラストの悪化を伴なう。
なった場合における透過率の変化を示したグラフであ
る。非選択期間のバイアス電圧レベルを大きくする事に
より選択時と非選択時の実効値の差が小さくなり、図１
５のグラフに比べ非選択時の透過率の低下が減少してい
る。しかしながら、このバイアスレベル最適化方式にも
限界があり、バイアスレベルの変更はＯＮ／ＯＦＦの電
圧比を低下させコントラストの悪化を伴なう。
【０００６】こうした電圧平均化法の問題点に対し、矛
盾のない解決策として「複数ライン同時選択法(Multipl
e Line Selection）」が提案されている。例えば、ＳＩ
Ｄ１９９２においてオプトレックス社により報告がある
(SID '92 DIGEST pp232-235,1992）。又、これと類似す
る方式として米国イン・フォーカス・システムズ社が
「全ライン同時選択法（Active Addressing Method）」
を発表している(SID '92DIGEST pp228-231,1992)。これ
らの同時選択法は高周波数化の原理に基くが、従来の１
ライン毎の選択ではなく、複数ラインを同時に選択する
事によって、見掛け上高周波数化と同等の効果を得るも
のである。１ライン毎の選択ではなく複数のラインを同
時に選択するので、任意の表示を得る為には工夫が必要
になる。即ち、元の画像信号を演算処理して信号電極に
供給する必要がある。その基本的な演算方法は、T. N.
Ruckmongathanが１９８８年に発表している（1988 IDR
C, pp80-85, 1988）。
盾のない解決策として「複数ライン同時選択法(Multipl
e Line Selection）」が提案されている。例えば、ＳＩ
Ｄ１９９２においてオプトレックス社により報告がある
(SID '92 DIGEST pp232-235,1992）。又、これと類似す
る方式として米国イン・フォーカス・システムズ社が
「全ライン同時選択法（Active Addressing Method）」
を発表している(SID '92DIGEST pp228-231,1992)。これ
らの同時選択法は高周波数化の原理に基くが、従来の１
ライン毎の選択ではなく、複数ラインを同時に選択する
事によって、見掛け上高周波数化と同等の効果を得るも
のである。１ライン毎の選択ではなく複数のラインを同
時に選択するので、任意の表示を得る為には工夫が必要
になる。即ち、元の画像信号を演算処理して信号電極に
供給する必要がある。その基本的な演算方法は、T. N.
Ruckmongathanが１９８８年に発表している（1988 IDR
C, pp80-85, 1988）。
【０００７】さらに上述した複数ライン同時選択法と組
み合わせ可能な「単純マトリクスのパルス電圧変調によ
る階調方法（Pulse-Height Modulation(PHM) Gray Shad
ingMethods for Passive Matrix）」が提案されてい
る。例えば、JAPAN DISPLAY 1992において米国イン・フ
ォーカス・システムズ社により報告がある（JAPAN DISP
LAY 1992-69)。このパルス電圧変調階調方法では、現実
の複数走査ラインに加えて仮想の走査ラインを設けてい
る。仮想ラインに位置する画素に対して仮想の表示デー
タが与えられる。この仮想データは、現実の画素に与え
られる表示データ（ドットデータ）に基いて演算され
る。一方、各信号ラインに供給する信号波形は、上述し
た複数ライン同時選択法に従い現実の表示データ及び仮
想表示データを演算処理して求められる。この様に仮想
ラインを設ける事により、各画素に対して表示データに
応じた正しい実効電圧が印加される。換言すると、仮想
ラインは表示データに応じた正しい実効電圧を印加する
為に調整用として設けられたものであり、実際の液晶パ
ネル電極構成に含まれるものではない。
み合わせ可能な「単純マトリクスのパルス電圧変調によ
る階調方法（Pulse-Height Modulation(PHM) Gray Shad
ingMethods for Passive Matrix）」が提案されてい
る。例えば、JAPAN DISPLAY 1992において米国イン・フ
ォーカス・システムズ社により報告がある（JAPAN DISP
LAY 1992-69)。このパルス電圧変調階調方法では、現実
の複数走査ラインに加えて仮想の走査ラインを設けてい
る。仮想ラインに位置する画素に対して仮想の表示デー
タが与えられる。この仮想データは、現実の画素に与え
られる表示データ（ドットデータ）に基いて演算され
る。一方、各信号ラインに供給する信号波形は、上述し
た複数ライン同時選択法に従い現実の表示データ及び仮
想表示データを演算処理して求められる。この様に仮想
ラインを設ける事により、各画素に対して表示データに
応じた正しい実効電圧が印加される。換言すると、仮想
ラインは表示データに応じた正しい実効電圧を印加する
為に調整用として設けられたものであり、実際の液晶パ
ネル電極構成に含まれるものではない。
【０００８】
【発明が解決しようとする課題】ところで上述した複数
ライン同時選択法を単純マトリクス型液晶パネルの駆動
に適用する為、実用的且つ効率的な回路構成を具体化す
る事が課題となっている。そこで、本発明は複数ライン
同時選択法に適した駆動回路構成を提供する事を第一目
的とする。
ライン同時選択法を単純マトリクス型液晶パネルの駆動
に適用する為、実用的且つ効率的な回路構成を具体化す
る事が課題となっている。そこで、本発明は複数ライン
同時選択法に適した駆動回路構成を提供する事を第一目
的とする。
【０００９】複数ライン同時選択法は、行状の走査電極
群と列状の信号電極群との間に液晶層を介在してなるマ
トリクスパネルをドットデータに基きコモンドライバ及
びセグメントドライバを介して駆動する場合、直交信号
の組を逐次コモンドライバに供給し走査電極群を所定の
ライン数毎に組順次で選択駆動するとともに、ドットデ
ータの組と直交信号の組の積和演算により得られた積和
信号をセグメントドライバに供給し組順次走査に同期し
て信号電極群を駆動するものである。コモンドライバは
所定の電圧レベルを有する直交信号の組を走査信号とし
て走査電極に印加する。セグメントドライバは表示パタ
ンを表わすドットデータに応じて変動する電圧レベルを
有する積和信号を受け入れ、これをデータ信号として信
号電極に供給する。この際、ハードウェア構成上の利点
及びドライバ用ＩＣ部品の共通化を図る上で、コモンド
ライバとセグメントドライバとの間で耐圧の均衡をとる
事が課題となっている。そこで本発明はかかる耐圧の均
衡を図る事を第二目的とする。
群と列状の信号電極群との間に液晶層を介在してなるマ
トリクスパネルをドットデータに基きコモンドライバ及
びセグメントドライバを介して駆動する場合、直交信号
の組を逐次コモンドライバに供給し走査電極群を所定の
ライン数毎に組順次で選択駆動するとともに、ドットデ
ータの組と直交信号の組の積和演算により得られた積和
信号をセグメントドライバに供給し組順次走査に同期し
て信号電極群を駆動するものである。コモンドライバは
所定の電圧レベルを有する直交信号の組を走査信号とし
て走査電極に印加する。セグメントドライバは表示パタ
ンを表わすドットデータに応じて変動する電圧レベルを
有する積和信号を受け入れ、これをデータ信号として信
号電極に供給する。この際、ハードウェア構成上の利点
及びドライバ用ＩＣ部品の共通化を図る上で、コモンド
ライバとセグメントドライバとの間で耐圧の均衡をとる
事が課題となっている。そこで本発明はかかる耐圧の均
衡を図る事を第二目的とする。
【００１０】複数ライン同時選択法では、走査電極群に
印加される直交信号はどの様な波形でも基本的には良い
が、同時選択したラインを全て同一極性の電圧パルスで
走査する場合が必ず半サイクルの中に１回生じる。一方
各信号電極線に印加されるデータ信号波形は、前述した
様にドットデータの組と直交信号の組の積和演算により
求められる。従って、ドットデータが任意の表示パタン
であれば非選択期間のバイアス電圧は半サイクル中任意
に加わる事になるが、表示パタンが全点灯又は全消灯の
場合、非選択期間のバイアス電圧は同時選択したライン
が全て同一極性の電圧パルスで走査する期間に集中して
加わる事になる。この為光学応答にむらが発生し表示パ
タンに依存してコントラストに差が出るという課題があ
る。そこで、本発明はかかる表示パタンに依存する光学
応答のむらを改善する事を第三目的とする。
印加される直交信号はどの様な波形でも基本的には良い
が、同時選択したラインを全て同一極性の電圧パルスで
走査する場合が必ず半サイクルの中に１回生じる。一方
各信号電極線に印加されるデータ信号波形は、前述した
様にドットデータの組と直交信号の組の積和演算により
求められる。従って、ドットデータが任意の表示パタン
であれば非選択期間のバイアス電圧は半サイクル中任意
に加わる事になるが、表示パタンが全点灯又は全消灯の
場合、非選択期間のバイアス電圧は同時選択したライン
が全て同一極性の電圧パルスで走査する期間に集中して
加わる事になる。この為光学応答にむらが発生し表示パ
タンに依存してコントラストに差が出るという課題があ
る。そこで、本発明はかかる表示パタンに依存する光学
応答のむらを改善する事を第三目的とする。
【００１１】複数ライン同時選択法においては走査電極
線に印加される電圧は、同時選択したラインの波形が異
なった波形でなくてはならない為、前述した様に直交信
号を用いる。従って同時に選択するライン数が増えるに
従って、走査電極線に印加する波形で同時に選択した１
本目のラインと最後のラインとの周波数の差が大きくな
ってしまう。一方信号電極線に印加されるデータ信号は
ドットデータと直交信号の積和により計算され、実際に
液晶に印加されるバイアス電圧は直交信号とデータ信号
との合成になる。同時選択ライン数ｎが全ライン数Ｎの
平方根より小さい場合、信号電極線の電圧に比べ走査電
極線の電圧が高くなり合成された波形の周波数は走査電
極線側の波形が支配的になる。逆に同時選択ライン数が
Ｎの平方根より大きい場合、走査電極線より信号電極線
の電圧が表示パタンに依存して高くなり合成された波形
の周波数は信号電極側の波形が支配的になる。一般的に
液晶を駆動する場合、周波数特性があり周波数の差によ
って透過率が変化してしまう。以上の事から同時選択ラ
イン数ｎが全ライン数Ｎに比べ比較的小さい場合、同時
に選択した１本目のラインと最後のラインとでは透過率
の差が出てしまい画面上に同時に選択した本数の幅で横
に縞模様のむらが出てしまうという課題がある。そこ
で、本発明はかかる周波数依存性に起因する縞模様のむ
らを改善する事を第四目的とする。
線に印加される電圧は、同時選択したラインの波形が異
なった波形でなくてはならない為、前述した様に直交信
号を用いる。従って同時に選択するライン数が増えるに
従って、走査電極線に印加する波形で同時に選択した１
本目のラインと最後のラインとの周波数の差が大きくな
ってしまう。一方信号電極線に印加されるデータ信号は
ドットデータと直交信号の積和により計算され、実際に
液晶に印加されるバイアス電圧は直交信号とデータ信号
との合成になる。同時選択ライン数ｎが全ライン数Ｎの
平方根より小さい場合、信号電極線の電圧に比べ走査電
極線の電圧が高くなり合成された波形の周波数は走査電
極線側の波形が支配的になる。逆に同時選択ライン数が
Ｎの平方根より大きい場合、走査電極線より信号電極線
の電圧が表示パタンに依存して高くなり合成された波形
の周波数は信号電極側の波形が支配的になる。一般的に
液晶を駆動する場合、周波数特性があり周波数の差によ
って透過率が変化してしまう。以上の事から同時選択ラ
イン数ｎが全ライン数Ｎに比べ比較的小さい場合、同時
に選択した１本目のラインと最後のラインとでは透過率
の差が出てしまい画面上に同時に選択した本数の幅で横
に縞模様のむらが出てしまうという課題がある。そこ
で、本発明はかかる周波数依存性に起因する縞模様のむ
らを改善する事を第四目的とする。
【００１２】複数ライン同時選択法においてパルス電圧
変調により階調表示を行なう場合、仮想ラインに割り当
てられる仮想の表示ドットデータは現実のドットデータ
に基き計算される。ドットデータは階調表示の場合例え
ば−１〜＋１まで連続した値をとる。パルス電圧変調方
式では仮想ドットデータの値は表示ドットデータが０の
時最大となり全ライン数Ｎの平方根値に等しい。従っ
て、全ライン数Ｎが大きくなるに従って仮想ドットデー
タの値も大きくなる。この為表示パタンが丁度全点灯状
態と全消灯状態の中間レベルになると、仮想ラインを含
む最後の複数ラインを同時選択した時にパルス性の高い
電圧が信号電極線に印加される事になる。以上の様に、
表示パタンによっては信号電極線にパルス性の高い電圧
が加わる為、液晶に加わるバイアス電圧の周波数特性が
変化し透過率の差が出てしまうという課題がある。そこ
で本発明は、パルス電圧変調による階調表示を行なった
場合に生じるパルス性の高い電圧を分散化し液晶の周波
数依存性に起因する透過率の差を抑制する事を第五目的
とする。
変調により階調表示を行なう場合、仮想ラインに割り当
てられる仮想の表示ドットデータは現実のドットデータ
に基き計算される。ドットデータは階調表示の場合例え
ば−１〜＋１まで連続した値をとる。パルス電圧変調方
式では仮想ドットデータの値は表示ドットデータが０の
時最大となり全ライン数Ｎの平方根値に等しい。従っ
て、全ライン数Ｎが大きくなるに従って仮想ドットデー
タの値も大きくなる。この為表示パタンが丁度全点灯状
態と全消灯状態の中間レベルになると、仮想ラインを含
む最後の複数ラインを同時選択した時にパルス性の高い
電圧が信号電極線に印加される事になる。以上の様に、
表示パタンによっては信号電極線にパルス性の高い電圧
が加わる為、液晶に加わるバイアス電圧の周波数特性が
変化し透過率の差が出てしまうという課題がある。そこ
で本発明は、パルス電圧変調による階調表示を行なった
場合に生じるパルス性の高い電圧を分散化し液晶の周波
数依存性に起因する透過率の差を抑制する事を第五目的
とする。
【００１３】
【課題を解決するための手段】図１を参照して本発明の
基本的な構成を説明する。図示する様に、本発明にかか
る液晶表示装置は一般的な構成要素としてマトリクスパ
ネル１とコモンドライバ２とセグメントドライバ３とを
備えている。マトリクスパネル１は行状の走査電極群４
と列状の信号電極群５との間に液晶層を介在させた構造
を有している。液晶層としては例えばＳＴＮ液晶を用い
る事ができる。コモンドライバ２は走査電極群４に接続
されておりこれを駆動する。セグメントドライバ３は信
号電極群５に接続されておりこれを駆動する。
基本的な構成を説明する。図示する様に、本発明にかか
る液晶表示装置は一般的な構成要素としてマトリクスパ
ネル１とコモンドライバ２とセグメントドライバ３とを
備えている。マトリクスパネル１は行状の走査電極群４
と列状の信号電極群５との間に液晶層を介在させた構造
を有している。液晶層としては例えばＳＴＮ液晶を用い
る事ができる。コモンドライバ２は走査電極群４に接続
されておりこれを駆動する。セグメントドライバ３は信
号電極群５に接続されておりこれを駆動する。
【００１４】本発明の第一目的を達成する為、フレーム
メモリ６と直交信号発生手段７と積和演算手段８と同期
手段９とを具備している。フレームメモリ６は入力され
たドットデータをフレーム毎に保持する。なお、ドット
データは走査電極群４と信号電極群５の交差部に規定さ
れる画素（ドット）に対応する画像データである。直交
信号発生手段７は互いに直交関係にある複数の直交信号
を発生し、これを逐次適当な組み合わせパタンでコモン
ドライバ２に供給し、この組み合わせパタンに応じて走
査電極群を所定の組順次で選択駆動する。図では、模式
的に３本の走査電極を１組とし同時に駆動する例を表わ
している。積和演算手段８はフレームメモリ６から逐次
読み出されるドットデータの組と直交信号発生手段７か
ら転送される直交信号の組との間で所定の積和演算を行
ない、その結果をセグメントドライバ３に供給して信号
電極群５の駆動を行なう。同期手段９はフレームメモリ
６からのドットデータ読み出しタイミングと直交信号発
生手段７からの信号転送タイミングを互いに同期させ
る。１サイクルで組順次走査を複数回繰り返す事により
所望の画像表示が得られる。なお、本発明にかかる液晶
表示装置はフレームメモリ６に対するドットデータの書
き込み／読み出しを制御する為Ｒ／Ｗアドレス手段１０
を備えている。このアドレス手段１０は同期手段９によ
り制御され、所定の読み出しアドレス信号をフレームメ
モリ６に供給する。加えて、駆動制御手段１１を含んで
おり、同期手段９の制御を受けてコモンドライバ２及び
セグメントドライバ３に所定のクロック信号を供給す
る。
メモリ６と直交信号発生手段７と積和演算手段８と同期
手段９とを具備している。フレームメモリ６は入力され
たドットデータをフレーム毎に保持する。なお、ドット
データは走査電極群４と信号電極群５の交差部に規定さ
れる画素（ドット）に対応する画像データである。直交
信号発生手段７は互いに直交関係にある複数の直交信号
を発生し、これを逐次適当な組み合わせパタンでコモン
ドライバ２に供給し、この組み合わせパタンに応じて走
査電極群を所定の組順次で選択駆動する。図では、模式
的に３本の走査電極を１組とし同時に駆動する例を表わ
している。積和演算手段８はフレームメモリ６から逐次
読み出されるドットデータの組と直交信号発生手段７か
ら転送される直交信号の組との間で所定の積和演算を行
ない、その結果をセグメントドライバ３に供給して信号
電極群５の駆動を行なう。同期手段９はフレームメモリ
６からのドットデータ読み出しタイミングと直交信号発
生手段７からの信号転送タイミングを互いに同期させ
る。１サイクルで組順次走査を複数回繰り返す事により
所望の画像表示が得られる。なお、本発明にかかる液晶
表示装置はフレームメモリ６に対するドットデータの書
き込み／読み出しを制御する為Ｒ／Ｗアドレス手段１０
を備えている。このアドレス手段１０は同期手段９によ
り制御され、所定の読み出しアドレス信号をフレームメ
モリ６に供給する。加えて、駆動制御手段１１を含んで
おり、同期手段９の制御を受けてコモンドライバ２及び
セグメントドライバ３に所定のクロック信号を供給す
る。
【００１５】以下、複数ライン選択法において４本の走
査電極を同時に選択する場合を説明する。図２は４ライ
ン同時駆動の波形図である。Ｆ1 （ｔ）〜Ｆ8 （ｔ）は
各走査電極に印加される電圧波形を示し、Ｇ1 （ｔ）〜
Ｇ3 （ｔ）は各信号電極に印加する電圧波形を示してい
る。走査信号波形は（０，１）において完備な正規直交
関数であるＷａｌｓｈ関数に基いて設定されている。０
の場合を−Ｖｒ、１の場合を＋Ｖｒ、非選択期間を０Ｖ
とする。上から４本ずつ１組として選択し、下に向って
組順次走査する。４回の走査でＷａｌｓｈ関数の１周期
に相当し前半サイクルが終了する。次の１周期では極性
を反転して後半サイクルを行ない直流成分が入らない様
にする。
査電極を同時に選択する場合を説明する。図２は４ライ
ン同時駆動の波形図である。Ｆ1 （ｔ）〜Ｆ8 （ｔ）は
各走査電極に印加される電圧波形を示し、Ｇ1 （ｔ）〜
Ｇ3 （ｔ）は各信号電極に印加する電圧波形を示してい
る。走査信号波形は（０，１）において完備な正規直交
関数であるＷａｌｓｈ関数に基いて設定されている。０
の場合を−Ｖｒ、１の場合を＋Ｖｒ、非選択期間を０Ｖ
とする。上から４本ずつ１組として選択し、下に向って
組順次走査する。４回の走査でＷａｌｓｈ関数の１周期
に相当し前半サイクルが終了する。次の１周期では極性
を反転して後半サイクルを行ない直流成分が入らない様
にする。
【００１６】一方、各信号電極に印加される電圧波形に
ついては個々のドットデータをＩij（ｉはマトリクスの
行番号を表わし、ｊは同じく列番号を表わす）とし、画
素がＯＮの時はＩij＝−１、ＯＦＦの時はＩij＝＋１と
すると、各信号電極に与えられるデータ信号Ｇj （ｔ）
は基本的に以下の積和演算処理を行なう事により設定さ
れる。
ついては個々のドットデータをＩij（ｉはマトリクスの
行番号を表わし、ｊは同じく列番号を表わす）とし、画
素がＯＮの時はＩij＝−１、ＯＦＦの時はＩij＝＋１と
すると、各信号電極に与えられるデータ信号Ｇj （ｔ）
は基本的に以下の積和演算処理を行なう事により設定さ
れる。
【００１７】
【数７】
【００１８】但し、非選択期間における走査信号電圧は
０レベルである事から、上記式における和算処理は選択
ラインのみの合計となる。従って、４ライン同時選択の
場合、データ信号が取り得る電位は５レベルとなる。つ
まりデータ信号に必要な電位レベルは（同時選択数＋
１）個となる。
０レベルである事から、上記式における和算処理は選択
ラインのみの合計となる。従って、４ライン同時選択の
場合、データ信号が取り得る電位は５レベルとなる。つ
まりデータ信号に必要な電位レベルは（同時選択数＋
１）個となる。
【００１９】図３はＷａｌｓｈ関数を示す波形図であ
る。４ライン同時選択の場合、例えば上から４個のＷａ
ｌｓｈ関数を用いて走査信号波形を作成する。図２と図
３を対比すれば理解される様に、例えばＦ1 （ｔ）は１
番目のＷａｌｓｈ関数Ｗ１に対応している。Ｗ１は１周
期に渡って全てハイレベルとなっているので、Ｆ1
（ｔ）の４個のパルスは（１，１，１，１）の様に配列
される。Ｆ2 （ｔ）は２番目のＷａｌｓｈ関数Ｗ２に対
応している。Ｗ２は１周期のうち前半でハイレベルとな
り後半でローレベルとなる。これに応じてＦ2 （ｔ）に
含まれるパルスは（１，１，０，０）の様に配列され
る。同様に、Ｆ3 （ｔ）は３番目のＷａｌｓｈ関数Ｗ３
に対応しており、そのパルスは（１，０，０，１）の様
に配列される。さらに、Ｆ4 （ｔ）は４番目のＷａｌｓ
ｈ関数Ｗ４に対応しており、そのパルスは（１，０，
１，０）の様に配列される。以上の説明から明らかな様
に、１組の走査電極に印加される走査信号は直交関係に
基く適当な組み合わせパタン（１，１，１，１），
（１，１，０，０），（１，０，０，１），（１，０，
１，０）で表わされる。図２の場合には、２番目の組に
対しても同一の組み合わせパタンに従って直交信号Ｆ5
（ｔ）〜Ｆ8 （ｔ）が印加される。以下同様に、３番目
以降の組に対しても同一の組み合わせパタンに従い所定
の走査信号が印加される。
る。４ライン同時選択の場合、例えば上から４個のＷａ
ｌｓｈ関数を用いて走査信号波形を作成する。図２と図
３を対比すれば理解される様に、例えばＦ1 （ｔ）は１
番目のＷａｌｓｈ関数Ｗ１に対応している。Ｗ１は１周
期に渡って全てハイレベルとなっているので、Ｆ1
（ｔ）の４個のパルスは（１，１，１，１）の様に配列
される。Ｆ2 （ｔ）は２番目のＷａｌｓｈ関数Ｗ２に対
応している。Ｗ２は１周期のうち前半でハイレベルとな
り後半でローレベルとなる。これに応じてＦ2 （ｔ）に
含まれるパルスは（１，１，０，０）の様に配列され
る。同様に、Ｆ3 （ｔ）は３番目のＷａｌｓｈ関数Ｗ３
に対応しており、そのパルスは（１，０，０，１）の様
に配列される。さらに、Ｆ4 （ｔ）は４番目のＷａｌｓ
ｈ関数Ｗ４に対応しており、そのパルスは（１，０，
１，０）の様に配列される。以上の説明から明らかな様
に、１組の走査電極に印加される走査信号は直交関係に
基く適当な組み合わせパタン（１，１，１，１），
（１，１，０，０），（１，０，０，１），（１，０，
１，０）で表わされる。図２の場合には、２番目の組に
対しても同一の組み合わせパタンに従って直交信号Ｆ5
（ｔ）〜Ｆ8 （ｔ）が印加される。以下同様に、３番目
以降の組に対しても同一の組み合わせパタンに従い所定
の走査信号が印加される。
【００２０】以上、複数ライン同時選択法によれば、高
電圧パルス間の間隔が減少し、パルス幅を小さくする事
なく高周波数化と同等の効果が得られる。又、高電圧パ
ルスとバイアス電圧との電位差が減少し、ＯＮ／ＯＦＦ
選択比を悪化せずにバイアス電圧の増大が可能になり、
フレーム応答によるコントラストの悪化を抑制する事が
可能になる。図４は、１／２４０Ｄｕｔｙ駆動におけ
る、走査電極の行選択期間に対するコントラスト比の依
存性を示すグラフである。図から明らかな様に、電圧平
均化法に比べ複数ライン同時選択法のコントラスト比が
改善されている。複数同時選択法の特徴は、高速駆動液
晶表示装置におけるフレーム応答の抑制、表示品位の均
一性向上、供給電圧の低減化、直流成分の除去等が挙げ
られる。
電圧パルス間の間隔が減少し、パルス幅を小さくする事
なく高周波数化と同等の効果が得られる。又、高電圧パ
ルスとバイアス電圧との電位差が減少し、ＯＮ／ＯＦＦ
選択比を悪化せずにバイアス電圧の増大が可能になり、
フレーム応答によるコントラストの悪化を抑制する事が
可能になる。図４は、１／２４０Ｄｕｔｙ駆動におけ
る、走査電極の行選択期間に対するコントラスト比の依
存性を示すグラフである。図から明らかな様に、電圧平
均化法に比べ複数ライン同時選択法のコントラスト比が
改善されている。複数同時選択法の特徴は、高速駆動液
晶表示装置におけるフレーム応答の抑制、表示品位の均
一性向上、供給電圧の低減化、直流成分の除去等が挙げ
られる。
【００２１】次に、本発明の第二目的を達成する為の手
段を説明する。即ち、単純マトリクス型液晶パネルの複
数ライン同時駆動方法において、組毎に同時選択される
走査電極のライン数を最適化するという手段を講じて、
セグメントドライバの耐圧とコモンドライバの耐圧との
間の均衡を図った。具体的には、走査電極群の全ライン
数をＮとすると、各部に含まれる走査電極のライン数ｎ
をＮの平方根の近傍に設定する。一般に、組毎に同時選
択される走査電極のライン数が大きくなると直交信号の
次数もこれに応じて高くなる。即ち、１サイクルに含ま
れる選択パルス個数が多くなる為電圧の分散化が進み、
直交信号のパルス電圧レベルは低くなる。従って、同時
選択ライン数が大きくなる程コモンドライバに要求され
る耐圧は低くなる。一方、同時選択ライン数が多くなる
程積和信号は複雑化し必要な電圧レベル数が増大する。
この結果同時選択ライン数が増加すると積和信号のレベ
ルは上昇し、セグメントドライバに要求される耐圧は高
くなる。従って、コモンドライバとセグメントドライバ
の耐圧は同時選択ライン数ｎに関し互いに逆の関係にあ
る。そこで、本発明ではこの同時選択ライン数ｎを最適
化する事により、セグメントドライバの耐圧とコモンド
ライバの耐圧との間の均衡を図る様にしている。
段を説明する。即ち、単純マトリクス型液晶パネルの複
数ライン同時駆動方法において、組毎に同時選択される
走査電極のライン数を最適化するという手段を講じて、
セグメントドライバの耐圧とコモンドライバの耐圧との
間の均衡を図った。具体的には、走査電極群の全ライン
数をＮとすると、各部に含まれる走査電極のライン数ｎ
をＮの平方根の近傍に設定する。一般に、組毎に同時選
択される走査電極のライン数が大きくなると直交信号の
次数もこれに応じて高くなる。即ち、１サイクルに含ま
れる選択パルス個数が多くなる為電圧の分散化が進み、
直交信号のパルス電圧レベルは低くなる。従って、同時
選択ライン数が大きくなる程コモンドライバに要求され
る耐圧は低くなる。一方、同時選択ライン数が多くなる
程積和信号は複雑化し必要な電圧レベル数が増大する。
この結果同時選択ライン数が増加すると積和信号のレベ
ルは上昇し、セグメントドライバに要求される耐圧は高
くなる。従って、コモンドライバとセグメントドライバ
の耐圧は同時選択ライン数ｎに関し互いに逆の関係にあ
る。そこで、本発明ではこの同時選択ライン数ｎを最適
化する事により、セグメントドライバの耐圧とコモンド
ライバの耐圧との間の均衡を図る様にしている。
【００２２】続いて、本発明の第三目的を達成する為の
手段を説明する。複数ライン選択法においては、通常、
画面の上から複数本ずつ同時に選択し下に向って走査す
る。その時、複数本同時に選択した時の走査電極に与え
る走査信号波形の位相を、直前に選択された信号波形の
位相からずらす事によって、全ＯＮ・ＯＦＦを表示した
時に非選択期間に液晶にかかるバイアス電圧が、１／２
サイクル中の１回フレーム走査期間内に集中しないで分
散する様にする。位相の差は、１回フレーム走査する期
間内に、走査電極線に与える波形の関数を最低１周期分
ずれる様にする。従って必ずしも隣り合った複数ライン
間の位相をずらさなくても、何回か選択する毎に１位相
ずらして１回フレーム走査期間内に１周期ずれる様にし
ても良い。又画面の上から下へ向って走査せずに画面上
を下から上へ又はランダムに順次選択した場合も同様で
ある。複数ライン選択法では前述した通り、表示パタン
によってコントラストに差が出るが走査電極線の波形の
位相をずらす事により光学応答が一様になり全ＯＮ・Ｏ
ＦＦ時のフレーム応答及びコントラストを向上すること
ができる。
手段を説明する。複数ライン選択法においては、通常、
画面の上から複数本ずつ同時に選択し下に向って走査す
る。その時、複数本同時に選択した時の走査電極に与え
る走査信号波形の位相を、直前に選択された信号波形の
位相からずらす事によって、全ＯＮ・ＯＦＦを表示した
時に非選択期間に液晶にかかるバイアス電圧が、１／２
サイクル中の１回フレーム走査期間内に集中しないで分
散する様にする。位相の差は、１回フレーム走査する期
間内に、走査電極線に与える波形の関数を最低１周期分
ずれる様にする。従って必ずしも隣り合った複数ライン
間の位相をずらさなくても、何回か選択する毎に１位相
ずらして１回フレーム走査期間内に１周期ずれる様にし
ても良い。又画面の上から下へ向って走査せずに画面上
を下から上へ又はランダムに順次選択した場合も同様で
ある。複数ライン選択法では前述した通り、表示パタン
によってコントラストに差が出るが走査電極線の波形の
位相をずらす事により光学応答が一様になり全ＯＮ・Ｏ
ＦＦ時のフレーム応答及びコントラストを向上すること
ができる。
【００２３】さらに、本発明の第四目的を達成する為の
手段を説明する。複数ライン選択法においては、通常、
画面の上から複数本ずつ同時に選択し下に向って走査
し、複数回上から下まで走査する事により直交関数の１
周期が終わる。その時、複数本同時に選択した時の走査
電極に与える走査信号波形を、直前の１サイクルと次の
１サイクルとで用いる、同時に選択した各ラインの波形
パタンを入れ替える事により、各ラインの周波数を均一
にして、同時に選択した本数の幅で出る横縞模様のむら
をなくす。波形パタンの入れ替えはサイクル毎に、２本
目のパタンを１本目、３本目のパタンを２本目という様
にずらしていって、１本のラインに直交関数のパタンが
均等に現われる様にするのが一番良いが、周波数の高い
ラインと低いラインとを交互に入れ替えるだけでもある
程度の効果がある。又、走査電極に加える波形の周波数
を平均化する為なので、各ラインの波形パタンを入れ替
えるのは、１サイクル毎とは限らず、数サイクル毎に入
れ替えても良く、直流成分が液晶に印加されない様に波
形パタンを選べば１／２サイクルでも良い。上記方法は
画面の上から下へ向って走査せずに画面を下から上へ又
はランダムに順次選択した場合も同様である。従来の複
数ライン選択法では前述した通り、同時に選択した本数
の幅で横方向に縞模様のむらが生じるが、本発明による
走査電極線の波形パタンを直交関数の周期を単位として
入れ替える事により、各ラインの周波数が平均化して、
横縞模様がなくなり画面が均一になる。
手段を説明する。複数ライン選択法においては、通常、
画面の上から複数本ずつ同時に選択し下に向って走査
し、複数回上から下まで走査する事により直交関数の１
周期が終わる。その時、複数本同時に選択した時の走査
電極に与える走査信号波形を、直前の１サイクルと次の
１サイクルとで用いる、同時に選択した各ラインの波形
パタンを入れ替える事により、各ラインの周波数を均一
にして、同時に選択した本数の幅で出る横縞模様のむら
をなくす。波形パタンの入れ替えはサイクル毎に、２本
目のパタンを１本目、３本目のパタンを２本目という様
にずらしていって、１本のラインに直交関数のパタンが
均等に現われる様にするのが一番良いが、周波数の高い
ラインと低いラインとを交互に入れ替えるだけでもある
程度の効果がある。又、走査電極に加える波形の周波数
を平均化する為なので、各ラインの波形パタンを入れ替
えるのは、１サイクル毎とは限らず、数サイクル毎に入
れ替えても良く、直流成分が液晶に印加されない様に波
形パタンを選べば１／２サイクルでも良い。上記方法は
画面の上から下へ向って走査せずに画面を下から上へ又
はランダムに順次選択した場合も同様である。従来の複
数ライン選択法では前述した通り、同時に選択した本数
の幅で横方向に縞模様のむらが生じるが、本発明による
走査電極線の波形パタンを直交関数の周期を単位として
入れ替える事により、各ラインの周波数が平均化して、
横縞模様がなくなり画面が均一になる。
【００２４】最後に、本発明の第五目的を達成する為の
手段を説明する。即ち、複数ライン選択法において電圧
変調により階調表示を行なう場合、Ｎ＋１本目に仮想ラ
インを設けるのではなく、複数本選択する毎に仮想ライ
ンを設けて、Ｎ＋１本目に集中していた実効値を波形全
体に分散させる事により信号電極線にパルス性の高い電
圧が加わらない様にする。実際には、Ｖ(L+1) のデータ
を以下の数式８に従って計算し、信号電極線に印加され
るデータ信号Ｇi （ｔ）は以下の数式９に従って計算す
る。つまり複数本選択毎に仮想データであるＶ(L+1) を
加える事により信号電極線の電圧が決まる。この時Ｖ
(L+1) はＶ(N+1) の場合の√Ｌ／Ｎ倍になっている為、
√Ｌ程度になり高い電圧は加わらない事となる。
手段を説明する。即ち、複数ライン選択法において電圧
変調により階調表示を行なう場合、Ｎ＋１本目に仮想ラ
インを設けるのではなく、複数本選択する毎に仮想ライ
ンを設けて、Ｎ＋１本目に集中していた実効値を波形全
体に分散させる事により信号電極線にパルス性の高い電
圧が加わらない様にする。実際には、Ｖ(L+1) のデータ
を以下の数式８に従って計算し、信号電極線に印加され
るデータ信号Ｇi （ｔ）は以下の数式９に従って計算す
る。つまり複数本選択毎に仮想データであるＶ(L+1) を
加える事により信号電極線の電圧が決まる。この時Ｖ
(L+1) はＶ(N+1) の場合の√Ｌ／Ｎ倍になっている為、
√Ｌ程度になり高い電圧は加わらない事となる。
【００２５】
【数８】
【００２６】
【数９】
【００２７】従来の複数ライン選択法で階調表示をした
場合、表示パタンによっては透過率の差が出るが、本発
明では仮想ラインデータを複数本選択毎に分散させて印
加する事により、実際に液晶に印加される波形は表示パ
タンに関係なく走査電極線の周波数が支配的になり、画
面内が均一になる。
場合、表示パタンによっては透過率の差が出るが、本発
明では仮想ラインデータを複数本選択毎に分散させて印
加する事により、実際に液晶に印加される波形は表示パ
タンに関係なく走査電極線の周波数が支配的になり、画
面内が均一になる。
【００２８】又、複数本選択する毎に仮想ラインを設け
る際、Ｎ＋１本目に集中していた実効値をＬ本選択毎に
計算して波形全体に分散させる事により信号電極線にパ
ルス性の高い電圧が加わらない様にしても良い。この場
合には、Ｖkjのデータを以下の数式１０に従って計算
し、信号電極線に印加されるデータ信号Ｇj （ｔ）は以
下の数式１１に従って計算する。つまり複数本選択毎に
仮想データであるＶkjを計算して加える事により信号電
極線の電圧が決まる。この時Ｖkjは最大値で√Ｌになり
高い電圧は加わらない事となる。
る際、Ｎ＋１本目に集中していた実効値をＬ本選択毎に
計算して波形全体に分散させる事により信号電極線にパ
ルス性の高い電圧が加わらない様にしても良い。この場
合には、Ｖkjのデータを以下の数式１０に従って計算
し、信号電極線に印加されるデータ信号Ｇj （ｔ）は以
下の数式１１に従って計算する。つまり複数本選択毎に
仮想データであるＶkjを計算して加える事により信号電
極線の電圧が決まる。この時Ｖkjは最大値で√Ｌになり
高い電圧は加わらない事となる。
【００２９】
【数１０】
【００３０】
【数１１】
【００３１】従来の複数ライン選択法で階調表示をした
場合、表示パタンによっては透過率の差が出るが、本発
明では仮想ラインデータを複数本選択毎に分散させて印
加する事により、実際に液晶に印加される波形は表示パ
タンに関係なく走査電極線の周波数が支配的になり、画
面内が均一になる。
場合、表示パタンによっては透過率の差が出るが、本発
明では仮想ラインデータを複数本選択毎に分散させて印
加する事により、実際に液晶に印加される波形は表示パ
タンに関係なく走査電極線の周波数が支配的になり、画
面内が均一になる。
【００３２】以上説明した様に、複数本選択毎に仮想デ
ータであるＶkjを計算して加える事により信号電極線の
電圧が決まる。この時加えられるＶkjは選択されている
Ｌ本のデータではなく、次の数式１２に示す様に１回又
は数回前に選択されたＬ本のデータにより計算しても良
い。
ータであるＶkjを計算して加える事により信号電極線の
電圧が決まる。この時加えられるＶkjは選択されている
Ｌ本のデータではなく、次の数式１２に示す様に１回又
は数回前に選択されたＬ本のデータにより計算しても良
い。
【００３３】
【数１２】
【００３４】１回又は数回前に選択された時点でメモリ
より読み出されたＬ本のデータから仮想データＶkjの計
算をする事により駆動回路において演算時間を長くとれ
て簡素化できる。
より読み出されたＬ本のデータから仮想データＶkjの計
算をする事により駆動回路において演算時間を長くとれ
て簡素化できる。
【００３５】
【作用】本発明の第１側面によれば、単純マトリクス型
液晶パネルの複数ライン同時選択に適した実用的且つ効
率的な駆動を行なう為、フレームメモリと直交信号発生
手段と積和演算手段と同期手段を備えている。フレーム
メモリは入力されたドットデータをフレーム毎に保持す
る。直交信号発生手段は互いに直交関係にある複数の直
交信号を発生し、これを逐次適当な組み合わせパタンで
コモンドライバに供給し、この組み合わせパタンに応じ
て走査電極群を所定の組順次で選択駆動する。積和演算
手段はドットデータの組と直交信号の組との間で積和演
算を行ない、その結果をセグメントドライバに供給して
信号電極群の駆動を行なう。かかる構成により１サイク
ルで組順次走査を複数回繰り返す事により所望の画像表
示が行なわれる。
液晶パネルの複数ライン同時選択に適した実用的且つ効
率的な駆動を行なう為、フレームメモリと直交信号発生
手段と積和演算手段と同期手段を備えている。フレーム
メモリは入力されたドットデータをフレーム毎に保持す
る。直交信号発生手段は互いに直交関係にある複数の直
交信号を発生し、これを逐次適当な組み合わせパタンで
コモンドライバに供給し、この組み合わせパタンに応じ
て走査電極群を所定の組順次で選択駆動する。積和演算
手段はドットデータの組と直交信号の組との間で積和演
算を行ない、その結果をセグメントドライバに供給して
信号電極群の駆動を行なう。かかる構成により１サイク
ルで組順次走査を複数回繰り返す事により所望の画像表
示が行なわれる。
【００３６】本発明の第２側面によれば、行状の走査電
極群と列状の走査電極群との間に液晶層を介在してなる
マトリクスパネルをドットデータに基きコモンドライバ
及びセグメントドライバを介して駆動する。この時、直
交信号の組を逐次コモンドライバに供給し走査電極群を
所定のライン数毎に組順次で選択駆動する。又、ドット
データの組と直交信号の組の積和演算により得られた積
和信号をセグメントドライバに供給し組順次走査に同期
して信号電極群を駆動する。この場合、組毎に同時選択
される走査電極のライン数を最適化してセグメントドラ
イバの耐圧とコモンドライバの耐圧との間の均衡を図っ
ている。具体的には走査電極群の全ライン数をＮとする
と、各組に含まれる走査電極のライン数ｎをＮの平方根
の近傍に設定すれば良い。
極群と列状の走査電極群との間に液晶層を介在してなる
マトリクスパネルをドットデータに基きコモンドライバ
及びセグメントドライバを介して駆動する。この時、直
交信号の組を逐次コモンドライバに供給し走査電極群を
所定のライン数毎に組順次で選択駆動する。又、ドット
データの組と直交信号の組の積和演算により得られた積
和信号をセグメントドライバに供給し組順次走査に同期
して信号電極群を駆動する。この場合、組毎に同時選択
される走査電極のライン数を最適化してセグメントドラ
イバの耐圧とコモンドライバの耐圧との間の均衡を図っ
ている。具体的には走査電極群の全ライン数をＮとする
と、各組に含まれる走査電極のライン数ｎをＮの平方根
の近傍に設定すれば良い。
【００３７】本発明の第３側面によれば、直交関数の同
じ位相の値を１回走査する期間内全てに用いる代わり
に、複数本同時に選択する毎に直交関数の位相をずらす
事によって、全点灯又は全消灯表示した時非選択期間に
液晶に印加されるバイアス電圧が半サイクル中の１回走
査期間内に集中しない様にする。位相の差は１回走査す
る期間に走査電極線の波形を規定する直交関数が最低１
周期分ずれる様にする。この様に走査電極に印加される
波形の位相を前の選択時の位相と代える事によって、表
示パタンに依存したコントラストの差を抑え、又フレー
ム応答も減少できる。
じ位相の値を１回走査する期間内全てに用いる代わり
に、複数本同時に選択する毎に直交関数の位相をずらす
事によって、全点灯又は全消灯表示した時非選択期間に
液晶に印加されるバイアス電圧が半サイクル中の１回走
査期間内に集中しない様にする。位相の差は１回走査す
る期間に走査電極線の波形を規定する直交関数が最低１
周期分ずれる様にする。この様に走査電極に印加される
波形の位相を前の選択時の位相と代える事によって、表
示パタンに依存したコントラストの差を抑え、又フレー
ム応答も減少できる。
【００３８】本発明の第４側面によれば、同時に選択し
た走査電極の波形をサイクル毎に入れ替える事により、
同時に選択した本数の幅で横方向に出る縞模様のむらを
抑え、画面内を均一にできる。複数ライン同時選択法に
おいては、通常画面の上から複数本ずつ同時に選択し下
に向って走査し、複数回上から下まで走査する事により
直交関数の１周期が終わる。この場合、複数本同時に選
択した時の走査電極に与える走査信号波形を、直前の１
サイクルと次の１サイクルとで用いる同時に選択した各
ラインの波形パタンを入れ替える事により、各ラインの
周波数を均一にして横縞模様のむらをなくすものであ
る。
た走査電極の波形をサイクル毎に入れ替える事により、
同時に選択した本数の幅で横方向に出る縞模様のむらを
抑え、画面内を均一にできる。複数ライン同時選択法に
おいては、通常画面の上から複数本ずつ同時に選択し下
に向って走査し、複数回上から下まで走査する事により
直交関数の１周期が終わる。この場合、複数本同時に選
択した時の走査電極に与える走査信号波形を、直前の１
サイクルと次の１サイクルとで用いる同時に選択した各
ラインの波形パタンを入れ替える事により、各ラインの
周波数を均一にして横縞模様のむらをなくすものであ
る。
【００３９】本発明の第５側面によれば、パルス電圧変
調を用いた階調表示において、Ｎ＋１本目に仮想ライン
を設けるのではなく、複数本選択する毎に仮想ラインを
設け、Ｎ＋１本目に集中していた実効値を波形全体に分
散させる事により信号電極線にパルス性の高い電圧が印
加されない様にしている。従って電圧の高いパルスは表
示パタンによって代わる事のない走査電極側だけにし
て、画面内を均一にする。又、仮想ラインに割り当てら
れる仮想のドットデータを複数ライン同時選択毎に計算
する事により、信号電極線にパルス性の高い電圧が加わ
らない様にしている。この場合、仮想ドットデータを現
在の表示データではなく過去の表示データに基いて演算
する事により、駆動回路の高速化並びに簡素化を図る事
が可能になる。
調を用いた階調表示において、Ｎ＋１本目に仮想ライン
を設けるのではなく、複数本選択する毎に仮想ラインを
設け、Ｎ＋１本目に集中していた実効値を波形全体に分
散させる事により信号電極線にパルス性の高い電圧が印
加されない様にしている。従って電圧の高いパルスは表
示パタンによって代わる事のない走査電極側だけにし
て、画面内を均一にする。又、仮想ラインに割り当てら
れる仮想のドットデータを複数ライン同時選択毎に計算
する事により、信号電極線にパルス性の高い電圧が加わ
らない様にしている。この場合、仮想ドットデータを現
在の表示データではなく過去の表示データに基いて演算
する事により、駆動回路の高速化並びに簡素化を図る事
が可能になる。
【００４０】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図５は、図１に示した基本的な回路構
成を具体化した実施例を示す回路図である。（Ａ）に示
す様に、本例はシリアル／パラレル（Ｓ／Ｐ）変換回路
２１を備えており、入力されたシリアルドットデータを
８ビット毎のパラレルドットデータに変換する。なお、
ドットデータはデジタルＲＧＢ信号として与えられる。
Ｓ／Ｐ変換回路２１には複数のメモリユニット２２〜２
５が接続されている。各メモリユニットは各行に対応し
ており、夫々８ビットずつに区切ってドットデータを記
録する。例えば、第一メモリユニット２２は第１行に割
り当てられたドットデータを８個ずつ区切って記録す
る。以下同様に、第二メモリユニット２３は第２行に割
り当てられたドットデータを８ビットずつ区切って記録
する。この様に、複数のメモリユニット２２〜２５は図
１に示したフレームメモリ６に対応している。又、書き
込みタイミング発生回路２６を備えており、ドットクロ
ック（Ｄｏｔ Ｃｌｏｃｋ）を受け入れる他、シリアル
／パラレル変換回路２１からフレーム信号ＦＲＭ、クロ
ック信号ＣＬ１，ＣＬ２を受け入れ、メモリユニットに
対して書き込み信号ＷＥ、書き込みゲート信号Ｇ、読み
出しクロック信号ＣＫを出力する。
詳細に説明する。図５は、図１に示した基本的な回路構
成を具体化した実施例を示す回路図である。（Ａ）に示
す様に、本例はシリアル／パラレル（Ｓ／Ｐ）変換回路
２１を備えており、入力されたシリアルドットデータを
８ビット毎のパラレルドットデータに変換する。なお、
ドットデータはデジタルＲＧＢ信号として与えられる。
Ｓ／Ｐ変換回路２１には複数のメモリユニット２２〜２
５が接続されている。各メモリユニットは各行に対応し
ており、夫々８ビットずつに区切ってドットデータを記
録する。例えば、第一メモリユニット２２は第１行に割
り当てられたドットデータを８個ずつ区切って記録す
る。以下同様に、第二メモリユニット２３は第２行に割
り当てられたドットデータを８ビットずつ区切って記録
する。この様に、複数のメモリユニット２２〜２５は図
１に示したフレームメモリ６に対応している。又、書き
込みタイミング発生回路２６を備えており、ドットクロ
ック（Ｄｏｔ Ｃｌｏｃｋ）を受け入れる他、シリアル
／パラレル変換回路２１からフレーム信号ＦＲＭ、クロ
ック信号ＣＬ１，ＣＬ２を受け入れ、メモリユニットに
対して書き込み信号ＷＥ、書き込みゲート信号Ｇ、読み
出しクロック信号ＣＫを出力する。
【００４１】なお、クロック信号ＣＬ１はシリアルドッ
トデータのビット配列に対応しており、他のクロック信
号ＣＬ２は８ビット単位に対応している。さらに、一対
の書き込みアドレス発生回路２７及び読み出しアドレス
発生回路２８を備えており、アドレス切換回路２９を介
してメモリユニット２２〜２５に接続されている。書き
込みアドレス発生回路２７は書き込みタイミング発生回
路２６に接続されておりその制御を受ける。以上、書き
込みタイミング発生回路２６、書き込みアドレス発生回
路２７、読み出しアドレス発生回路２８、アドレス切換
回路２９は、図１に示したＲ／Ｗアドレス手段１０に対
応している。ところで読み出しアドレス発生回路２８は
読み出しタイミング発生回路３０に接続されておりその
制御を受ける。この読み出しタイミング発生回路３０
は、図１に示した同期手段９に対応している。
トデータのビット配列に対応しており、他のクロック信
号ＣＬ２は８ビット単位に対応している。さらに、一対
の書き込みアドレス発生回路２７及び読み出しアドレス
発生回路２８を備えており、アドレス切換回路２９を介
してメモリユニット２２〜２５に接続されている。書き
込みアドレス発生回路２７は書き込みタイミング発生回
路２６に接続されておりその制御を受ける。以上、書き
込みタイミング発生回路２６、書き込みアドレス発生回
路２７、読み出しアドレス発生回路２８、アドレス切換
回路２９は、図１に示したＲ／Ｗアドレス手段１０に対
応している。ところで読み出しアドレス発生回路２８は
読み出しタイミング発生回路３０に接続されておりその
制御を受ける。この読み出しタイミング発生回路３０
は、図１に示した同期手段９に対応している。
【００４２】図５の（Ｂ）に示す様に、読み出しタイミ
ング発生回路３０はＷａｌｓｈ関数発生回路３１に接続
している。このＷａｌｓｈ関数発生回路３１は、図１に
示した直交信号発生手段７に対応している。さらに、読
み出しタイミング発生回路３０は駆動信号発生回路３２
にも接続しており、所定のクロック信号を出力する。こ
のクロック信号はセグメントドライバ及びコモンドライ
バの駆動制御に用いられる。従って、駆動信号発生回路
３２は、図１に示した駆動制御手段１１に対応してい
る。Ｗａｌｓｈ関数発生回路３１の出力はレベル変換回
路３３を介してコモンドライバに接続されている。最後
に、メモリユニット２２〜２５の出力端子とＷａｌｓｈ
関数発生回路３１の出力端子には８個の演算器ユニット
３４〜４１が接続されている。これらの演算器ユニット
は、図１に示した積和演算手段８に対応している。８個
の演算器ユニット３４〜４１は８ビットのドットデータ
の夫々に対応している。例えば、１番目の演算器ユニッ
ト３４は１列目の信号電極に関して積和演算を行ない対
応するデータ信号を作成する。同様に、２番目の演算器
ユニット３５は２列目の信号電極に関し積和演算を行な
い対応するデータ信号を作成する。以下同様に８番目の
演算器ユニット４１は８列目の信号電極に関し積和演算
を行ない対応するデータ信号を作成する。この様にして
作成された８列分のデータ信号は８／４変換回路４２を
介してセグメントドライバに転送される。
ング発生回路３０はＷａｌｓｈ関数発生回路３１に接続
している。このＷａｌｓｈ関数発生回路３１は、図１に
示した直交信号発生手段７に対応している。さらに、読
み出しタイミング発生回路３０は駆動信号発生回路３２
にも接続しており、所定のクロック信号を出力する。こ
のクロック信号はセグメントドライバ及びコモンドライ
バの駆動制御に用いられる。従って、駆動信号発生回路
３２は、図１に示した駆動制御手段１１に対応してい
る。Ｗａｌｓｈ関数発生回路３１の出力はレベル変換回
路３３を介してコモンドライバに接続されている。最後
に、メモリユニット２２〜２５の出力端子とＷａｌｓｈ
関数発生回路３１の出力端子には８個の演算器ユニット
３４〜４１が接続されている。これらの演算器ユニット
は、図１に示した積和演算手段８に対応している。８個
の演算器ユニット３４〜４１は８ビットのドットデータ
の夫々に対応している。例えば、１番目の演算器ユニッ
ト３４は１列目の信号電極に関して積和演算を行ない対
応するデータ信号を作成する。同様に、２番目の演算器
ユニット３５は２列目の信号電極に関し積和演算を行な
い対応するデータ信号を作成する。以下同様に８番目の
演算器ユニット４１は８列目の信号電極に関し積和演算
を行ない対応するデータ信号を作成する。この様にして
作成された８列分のデータ信号は８／４変換回路４２を
介してセグメントドライバに転送される。
【００４３】なお、本例に採用したセグメントドライバ
は１ドット当たり３ビットのデータ信号を受け取り最大
で８電圧レベルを選択してマトリクスパネルに出力でき
る能力がある。前述した様に、４ライン同時選択の場合
信号電圧波形として５レベル必要であり、このセグメン
トドライバは必要な能力を備えている。但し、１回のデ
ータ入力数は３ビット×４に限られている。従って、８
／４変換回路４２を介して、１回につき４ドット分の信
号データをセグメントドライバに転送する様にしてい
る。なお、本例ではコモンドライバもセグメントドライ
バと同一の構造を採用している。
は１ドット当たり３ビットのデータ信号を受け取り最大
で８電圧レベルを選択してマトリクスパネルに出力でき
る能力がある。前述した様に、４ライン同時選択の場合
信号電圧波形として５レベル必要であり、このセグメン
トドライバは必要な能力を備えている。但し、１回のデ
ータ入力数は３ビット×４に限られている。従って、８
／４変換回路４２を介して、１回につき４ドット分の信
号データをセグメントドライバに転送する様にしてい
る。なお、本例ではコモンドライバもセグメントドライ
バと同一の構造を採用している。
【００４４】以下、図６〜図８を参照して、図５に示し
た回路の各部の動作を詳細に説明する。図６は個々のメ
モリユニットの構成並びに動作を説明する為の模式的な
ブロック図である。ここでは例示として１番目のメモリ
ユニット２２を示しておりＲＡＭメモリ２２１を備えて
いる。このＲＡＭメモリは例えば１行目に割り当てられ
たドットデータを８ビットずつ記録する。入力バッファ
２２２を備えておりシリアル／パラレル変換回路から８
ビット単位で入力されるドットデータを一時保持する。
保持されたドットデータはアドレス切換回路を介して書
き込みアドレス発生回路から供給される書き込みアドレ
ス信号に基きＲＡＭメモリ２２１の所定番地に記録され
る。又出力ラッチ２２３を備えており、ＲＡＭメモリ２
２１から読み出されたドットデータを８ビットずつラッ
チし、順次演算器ユニット側に転送出力する。この際、
ＲＡＭメモリ２２１はアドレス切換回路を介して、読み
出しアドレス発生回路から供給された読み出しアドレス
信号に応じてドットデータを読み出す。なお、入力バッ
ファ２２２は書き込みタイミング発生回路から供給され
る書き込みゲート信号Ｇにより制御され、出力ラッチ２
２３は読み出しクロック信号ＣＫにより制御され、ＲＡ
Ｍメモリ２２１は書き込み信号ＷＥに応じて制御されて
いる。
た回路の各部の動作を詳細に説明する。図６は個々のメ
モリユニットの構成並びに動作を説明する為の模式的な
ブロック図である。ここでは例示として１番目のメモリ
ユニット２２を示しておりＲＡＭメモリ２２１を備えて
いる。このＲＡＭメモリは例えば１行目に割り当てられ
たドットデータを８ビットずつ記録する。入力バッファ
２２２を備えておりシリアル／パラレル変換回路から８
ビット単位で入力されるドットデータを一時保持する。
保持されたドットデータはアドレス切換回路を介して書
き込みアドレス発生回路から供給される書き込みアドレ
ス信号に基きＲＡＭメモリ２２１の所定番地に記録され
る。又出力ラッチ２２３を備えており、ＲＡＭメモリ２
２１から読み出されたドットデータを８ビットずつラッ
チし、順次演算器ユニット側に転送出力する。この際、
ＲＡＭメモリ２２１はアドレス切換回路を介して、読み
出しアドレス発生回路から供給された読み出しアドレス
信号に応じてドットデータを読み出す。なお、入力バッ
ファ２２２は書き込みタイミング発生回路から供給され
る書き込みゲート信号Ｇにより制御され、出力ラッチ２
２３は読み出しクロック信号ＣＫにより制御され、ＲＡ
Ｍメモリ２２１は書き込み信号ＷＥに応じて制御されて
いる。
【００４５】図７はＷａｌｓｈ関数発生回路３１の具体
的な構成及び動作を説明する為の回路図である。この関
数発生回路３１は、４個の４ビットディップスイッチ
（Ｄｉｐ Ｓｗ）３１１〜３１４を有している。さら
に、３個のセレクタ３１５，３１６，３１７と１個のコ
ントローラ３１８を備えている。４個のディップスイッ
チ３１１〜３１４は、直交関係を満たす所望の組み合わ
せパタンを記録している。この組み合わせパタンは図２
に示した通りである。
的な構成及び動作を説明する為の回路図である。この関
数発生回路３１は、４個の４ビットディップスイッチ
（Ｄｉｐ Ｓｗ）３１１〜３１４を有している。さら
に、３個のセレクタ３１５，３１６，３１７と１個のコ
ントローラ３１８を備えている。４個のディップスイッ
チ３１１〜３１４は、直交関係を満たす所望の組み合わ
せパタンを記録している。この組み合わせパタンは図２
に示した通りである。
【００４６】１番目のディップスイッチ３１１は第１回
走査における組み合わせパタン１，１，１，１に設定さ
れている。即ち、第１回走査ではＦ1 ，Ｆ2 ，Ｆ3 ，Ｆ
4 はともに論理レベル１のパルスとなる。２番目のディ
ップスイッチ３１２は第２回走査における組み合わせパ
タン１，１，０，０に設定されている。即ち、第２回走
査においてＦ1 ＝１であり、Ｆ2 ＝１であり、Ｆ3 ＝０
であり、Ｆ4 ＝０となっている。同様に、３番目のディ
ップスイッチ３１３は第３回走査分の組み合わせパタン
１，０，０，１に設定されている。即ち第３回走査にお
いて、Ｆ1 ＝１，Ｆ2 ＝０，Ｆ3 ＝０，Ｆ4 ＝１となっ
ている。
走査における組み合わせパタン１，１，１，１に設定さ
れている。即ち、第１回走査ではＦ1 ，Ｆ2 ，Ｆ3 ，Ｆ
4 はともに論理レベル１のパルスとなる。２番目のディ
ップスイッチ３１２は第２回走査における組み合わせパ
タン１，１，０，０に設定されている。即ち、第２回走
査においてＦ1 ＝１であり、Ｆ2 ＝１であり、Ｆ3 ＝０
であり、Ｆ4 ＝０となっている。同様に、３番目のディ
ップスイッチ３１３は第３回走査分の組み合わせパタン
１，０，０，１に設定されている。即ち第３回走査にお
いて、Ｆ1 ＝１，Ｆ2 ＝０，Ｆ3 ＝０，Ｆ4 ＝１となっ
ている。
【００４７】４番目のディップスイッチ３１４は第４回
走査分の組み合わせパタン１，０，１，０に設定されて
いる。第４回走査においてＦ1 ＝１，Ｆ2 ＝０，Ｆ3 ＝
１，Ｆ4 ＝０である。３個のセレクタ３１５，３１６，
３１７はコントローラ３１８により制御され、各走査毎
に所定のディップスイッチを選択する様になっている。
コントローラ３１８は行ライン送り信号（Ｃｌｏｃｋ）
及びスキャンスタート信号（Ｌｏａｄ）に応答して各セ
レクタを切り換え制御する。第１回走査では、セレクタ
３１５，３１７を介して１番目のディップスイッチ３１
１が選ばれ、所定の直交信号Ｆ1 ，Ｆ2 ，Ｆ3 ，Ｆ4 が
出力される。これら４個の直交信号はレベル変換回路を
介し走査信号としてコモンドライバに供給される。
走査分の組み合わせパタン１，０，１，０に設定されて
いる。第４回走査においてＦ1 ＝１，Ｆ2 ＝０，Ｆ3 ＝
１，Ｆ4 ＝０である。３個のセレクタ３１５，３１６，
３１７はコントローラ３１８により制御され、各走査毎
に所定のディップスイッチを選択する様になっている。
コントローラ３１８は行ライン送り信号（Ｃｌｏｃｋ）
及びスキャンスタート信号（Ｌｏａｄ）に応答して各セ
レクタを切り換え制御する。第１回走査では、セレクタ
３１５，３１７を介して１番目のディップスイッチ３１
１が選ばれ、所定の直交信号Ｆ1 ，Ｆ2 ，Ｆ3 ，Ｆ4 が
出力される。これら４個の直交信号はレベル変換回路を
介し走査信号としてコモンドライバに供給される。
【００４８】なおレベル変換回路は０／１レベルの直交
信号を＋Ｖｒ／０／−Ｖｒレベルの走査信号に変換する
ものである。これらの直交信号は演算器ユニットにも転
送される。第１回走査中は（１，１，１，１）の組み合
わせパタンを有する４個の直交信号が組順次で出力され
る。第２回走査に移行すると、セレクタ３１５，３１７
を介して２番目のディップスイッチ３１２が選択され、
所定のパタン（１，１，０，０）を有する４個の直交関
数Ｆ1 ，Ｆ2 ，Ｆ3 ，Ｆ4 が出力される。以下同様に、
第３回走査ではセレクタ３１６，３１７を介して３番目
のディップスイッチ３１３が出力側に接続される。第４
回走査ではセレクタ３１６，３１７を介して４番目のデ
ィップスイッチ３１４が出力側に接続される。
信号を＋Ｖｒ／０／−Ｖｒレベルの走査信号に変換する
ものである。これらの直交信号は演算器ユニットにも転
送される。第１回走査中は（１，１，１，１）の組み合
わせパタンを有する４個の直交信号が組順次で出力され
る。第２回走査に移行すると、セレクタ３１５，３１７
を介して２番目のディップスイッチ３１２が選択され、
所定のパタン（１，１，０，０）を有する４個の直交関
数Ｆ1 ，Ｆ2 ，Ｆ3 ，Ｆ4 が出力される。以下同様に、
第３回走査ではセレクタ３１６，３１７を介して３番目
のディップスイッチ３１３が出力側に接続される。第４
回走査ではセレクタ３１６，３１７を介して４番目のデ
ィップスイッチ３１４が出力側に接続される。
【００４９】図８は演算器ユニットの構成及び動作を説
明する為の回路図である。ここでは、例示として１番目
の演算器ユニット３４を示してある。この演算器ユニッ
ト３４は４個の排他的論理和回路（ＸＯＲ）３４１〜３
４４を備えている。１番目のＸＯＲ３４１は走査電極の
第１行に割り当てられた直交関数Ｆ1 と、走査電極の第
１行及び信号電極の第１列の交点に割り当てられたドッ
トデータＩ11を互いに積算処理する。同様に、２番目の
ＸＯＲ３４２は第２行に割り当てられた直交関数Ｆ2 と
第２行／第１列に割り当てられたドットデータＩ21の積
算処理を行なう。３番目のＸＯＲ３４３は第３行に割り
当てられた直交関数Ｆ3 と第３行／第１列に割り当てら
れたドットデータＩ31の積算処理を行なう。最後に、４
番目のＸＯＲ３４４は第４行に割り当てられた直交関数
Ｆ4 と第４行／第１列に割り当てられたドットデータＩ
41の積算処理を行なう。これら４個のＸＯＲの後段に
は、４個の論理積回路３４５〜３４８と５個の排他的論
理和回路３４９〜３５３の組み合わせからなる和算部が
接続しており、４個の積算結果を全て和算処理し、信号
電極の第１列に割り当てるべきデータ信号Ｇ1 を作成す
る。以下同様に、図５に示した２番目の演算器ユニット
３５は第２列に割り当てるデータ信号Ｇ2 を作成する。
なお、前述した様にデータ信号は５個の電圧レベルをと
る可能性があり、デジタル形式では図８に示す様に３ビ
ットデータとして与えられる。この３ビットデータはセ
グメントドライバに直接供給する事ができる。
明する為の回路図である。ここでは、例示として１番目
の演算器ユニット３４を示してある。この演算器ユニッ
ト３４は４個の排他的論理和回路（ＸＯＲ）３４１〜３
４４を備えている。１番目のＸＯＲ３４１は走査電極の
第１行に割り当てられた直交関数Ｆ1 と、走査電極の第
１行及び信号電極の第１列の交点に割り当てられたドッ
トデータＩ11を互いに積算処理する。同様に、２番目の
ＸＯＲ３４２は第２行に割り当てられた直交関数Ｆ2 と
第２行／第１列に割り当てられたドットデータＩ21の積
算処理を行なう。３番目のＸＯＲ３４３は第３行に割り
当てられた直交関数Ｆ3 と第３行／第１列に割り当てら
れたドットデータＩ31の積算処理を行なう。最後に、４
番目のＸＯＲ３４４は第４行に割り当てられた直交関数
Ｆ4 と第４行／第１列に割り当てられたドットデータＩ
41の積算処理を行なう。これら４個のＸＯＲの後段に
は、４個の論理積回路３４５〜３４８と５個の排他的論
理和回路３４９〜３５３の組み合わせからなる和算部が
接続しており、４個の積算結果を全て和算処理し、信号
電極の第１列に割り当てるべきデータ信号Ｇ1 を作成す
る。以下同様に、図５に示した２番目の演算器ユニット
３５は第２列に割り当てるデータ信号Ｇ2 を作成する。
なお、前述した様にデータ信号は５個の電圧レベルをと
る可能性があり、デジタル形式では図８に示す様に３ビ
ットデータとして与えられる。この３ビットデータはセ
グメントドライバに直接供給する事ができる。
【００５０】次に、横ずらし複数ライン同時選択方式に
ついて説明する。複数ライン同時選択法においては直交
関係が保たれている限り、走査電極に印加される電圧波
形は適当な組み合わせパタンを用いる事ができる。しか
しながら、図２に示した組み合わせパタンでは、同時選
択されたラインが全て＋Ｖｒ又は−Ｖｒで走査される場
合が１／２サイクル中に１回生じる。例えば、前半サイ
クルの第１回走査では同時選択された全てのラインに＋
Ｖｒが印加され、後半サイクルの第１回走査では同時選
択されたラインが全て−Ｖｒの印加電圧を受ける。一
方、信号電極に印加される電圧波形はドットデータに基
き前述した積和演算式に基き計算される。従って、ドッ
トデータが任意の表示パタンを表わす場合には、非選択
期間のバイアス電圧は１／２サイクル中任意に加わる事
になる。しかしながら、表示パタンが全ＯＮ又は全ＯＦ
Ｆの場合、非選択期間のバイアス電圧は同時選択したラ
インが全て＋Ｖｒ又は−Ｖｒで走査される期間に集中し
て加わる事となる。この為、光学応答にむらが発生し表
示パタンによってコントラストに差が出る惧れがある。
ついて説明する。複数ライン同時選択法においては直交
関係が保たれている限り、走査電極に印加される電圧波
形は適当な組み合わせパタンを用いる事ができる。しか
しながら、図２に示した組み合わせパタンでは、同時選
択されたラインが全て＋Ｖｒ又は−Ｖｒで走査される場
合が１／２サイクル中に１回生じる。例えば、前半サイ
クルの第１回走査では同時選択された全てのラインに＋
Ｖｒが印加され、後半サイクルの第１回走査では同時選
択されたラインが全て−Ｖｒの印加電圧を受ける。一
方、信号電極に印加される電圧波形はドットデータに基
き前述した積和演算式に基き計算される。従って、ドッ
トデータが任意の表示パタンを表わす場合には、非選択
期間のバイアス電圧は１／２サイクル中任意に加わる事
になる。しかしながら、表示パタンが全ＯＮ又は全ＯＦ
Ｆの場合、非選択期間のバイアス電圧は同時選択したラ
インが全て＋Ｖｒ又は−Ｖｒで走査される期間に集中し
て加わる事となる。この為、光学応答にむらが発生し表
示パタンによってコントラストに差が出る惧れがある。
【００５１】図９はこの様な表示パタンによるコントラ
ストの差がいかなる場合に発生するかを示すものであ
り、４ライン同時選択の場合、表示パタンによって実際
に液晶に印加される電圧波形と光学応答を模式的に表わ
している。（Ａ）は任意パタンを表示した場合を示し、
（Ｂ）は全ＯＮパタンを表示した場合である。グラフか
ら明らかな様に、全ＯＮパタンでは第１回走査期間中に
バイアス電圧が集中しコントラストに差が生じてしま
う。
ストの差がいかなる場合に発生するかを示すものであ
り、４ライン同時選択の場合、表示パタンによって実際
に液晶に印加される電圧波形と光学応答を模式的に表わ
している。（Ａ）は任意パタンを表示した場合を示し、
（Ｂ）は全ＯＮパタンを表示した場合である。グラフか
ら明らかな様に、全ＯＮパタンでは第１回走査期間中に
バイアス電圧が集中しコントラストに差が生じてしま
う。
【００５２】かかる不具合に対処する為横ずらし方式が
有効である。複数ライン同時選択方式においては、通常
画面の上から複数本ずつ同時に選択し下に向って走査す
る。この時、複数本同時に選択した時の走査電極に印加
する走査信号波形の位相を、直前に選択された走査信号
波形の位相とずらす事によって、全ＯＮ・ＯＦＦ表示を
した時に非選択期間に液晶にかかるバイアス電圧が、１
／２サイクル中の１フレーム走査期間に集中しないで分
散させる事ができる。この位相差は、１フレーム走査期
間内に走査電極に印加する波形の組み合わせパタンを最
低１周期分ずれる様にする。従って、必ずしも隣り合っ
た複数ライン間の位相をずらさなくても、何回か選択す
る毎に１位相ずらす事によって１フレーム走査期間内に
１周期シフトする様にしても良い。又、画面の上から下
へ向って走査せずに、画面上を下から上へ又はランダム
に組順次選択した場合も同様である。複数ライン同時選
択法では直交関数の組み合わせパタンを固定した場合、
前述した通り表示パタンによってコントラストに差が出
るが、走査信号の電圧波形の位相をずらす事により光学
応答が均一化され、全ＯＮ・ＯＦＦ時のフレーム応答を
抑制し且つコントラストを向上する事が可能である。
有効である。複数ライン同時選択方式においては、通常
画面の上から複数本ずつ同時に選択し下に向って走査す
る。この時、複数本同時に選択した時の走査電極に印加
する走査信号波形の位相を、直前に選択された走査信号
波形の位相とずらす事によって、全ＯＮ・ＯＦＦ表示を
した時に非選択期間に液晶にかかるバイアス電圧が、１
／２サイクル中の１フレーム走査期間に集中しないで分
散させる事ができる。この位相差は、１フレーム走査期
間内に走査電極に印加する波形の組み合わせパタンを最
低１周期分ずれる様にする。従って、必ずしも隣り合っ
た複数ライン間の位相をずらさなくても、何回か選択す
る毎に１位相ずらす事によって１フレーム走査期間内に
１周期シフトする様にしても良い。又、画面の上から下
へ向って走査せずに、画面上を下から上へ又はランダム
に組順次選択した場合も同様である。複数ライン同時選
択法では直交関数の組み合わせパタンを固定した場合、
前述した通り表示パタンによってコントラストに差が出
るが、走査信号の電圧波形の位相をずらす事により光学
応答が均一化され、全ＯＮ・ＯＦＦ時のフレーム応答を
抑制し且つコントラストを向上する事が可能である。
【００５３】図１０は横ずらし駆動波形の一例を示した
ものである。４本同時選択した場合において、走査信号
の電圧波形をＷａｌｓｈ関数に基き設定し、４本１組で
同時選択する毎に１位相をずらす様にしたものである。
図１０において、Ｆi （ｔ）は走査信号波形を表わして
おり、４本ずつ選択しマトリクスパネルの上から下へ組
順次で走査していく。先ず１回目の走査では、Ｆ1 ，Ｆ
2 ，Ｆ3 ，Ｆ4 を夫々＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ
にセットする。次のＦ5 ，Ｆ6 ，Ｆ7 ，Ｆ8 では１位相
ずらした＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒをセットす
る。同様にＦ9 以降は順次１位相ずつずらした走査信号
を走査電極に印加する。一方、信号電極には、前述した
積和演算式に従って算出されたＧ1 （ｔ），Ｇ2
（ｔ），Ｇ3 （ｔ）のデータ信号を印加する。図２に示
した全ＯＮ時のＧ2 （ｔ）及び全ＯＦＦ時のＧ3 （ｔ）
と異なり、１回目のフレーム走査期間に集中していた信
号電極に加わる電圧が４回選択される毎に１回発生する
様になり、１／２サイクル全体に渡って均等に分散され
る。
ものである。４本同時選択した場合において、走査信号
の電圧波形をＷａｌｓｈ関数に基き設定し、４本１組で
同時選択する毎に１位相をずらす様にしたものである。
図１０において、Ｆi （ｔ）は走査信号波形を表わして
おり、４本ずつ選択しマトリクスパネルの上から下へ組
順次で走査していく。先ず１回目の走査では、Ｆ1 ，Ｆ
2 ，Ｆ3 ，Ｆ4 を夫々＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ
にセットする。次のＦ5 ，Ｆ6 ，Ｆ7 ，Ｆ8 では１位相
ずらした＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒをセットす
る。同様にＦ9 以降は順次１位相ずつずらした走査信号
を走査電極に印加する。一方、信号電極には、前述した
積和演算式に従って算出されたＧ1 （ｔ），Ｇ2
（ｔ），Ｇ3 （ｔ）のデータ信号を印加する。図２に示
した全ＯＮ時のＧ2 （ｔ）及び全ＯＦＦ時のＧ3 （ｔ）
と異なり、１回目のフレーム走査期間に集中していた信
号電極に加わる電圧が４回選択される毎に１回発生する
様になり、１／２サイクル全体に渡って均等に分散され
る。
【００５４】従って表示パタンが全ＯＮの時液晶層に印
加される波形は図１１に示した様になる。図９の（Ｂ）
に示した様な光学応答のむらがなくなり、図９の（Ａ）
に示した任意パタンと同様な透過率になる。以上説明し
た様に、横ずらし駆動方式によれば全ＯＮパタンの場合
においても、液晶パネルの光透過率がフレーム走査の周
期に応じて低下する事がなく、安定して高いレベルを維
持する事ができる。又、全ＯＮパタンにおいても透過率
の揺れがなくなり、任意パタン時の光学応答と同様にな
る。従って表示パタンによるコントラストの差がなくな
りフレーム応答も抑制できる。
加される波形は図１１に示した様になる。図９の（Ｂ）
に示した様な光学応答のむらがなくなり、図９の（Ａ）
に示した任意パタンと同様な透過率になる。以上説明し
た様に、横ずらし駆動方式によれば全ＯＮパタンの場合
においても、液晶パネルの光透過率がフレーム走査の周
期に応じて低下する事がなく、安定して高いレベルを維
持する事ができる。又、全ＯＮパタンにおいても透過率
の揺れがなくなり、任意パタン時の光学応答と同様にな
る。従って表示パタンによるコントラストの差がなくな
りフレーム応答も抑制できる。
【００５５】図１２は、図１０に示した横ずらし組み合
わせパタンを実現するＷａｌｓｈ関数発生回路の具体的
な構成を示す回路図である。基本的には、図７に示した
Ｗａｌｓｈ関数発生回路と同一の構造を有しており、図
５に示した液晶表示装置の駆動回路に組み込む事ができ
る。異なる点は、コントローラ３１８に横シフタ３１９
が接続されている事である。この横シフタ３１９はスキ
ャンスタートに応じて発生するクロック信号（Ｃｌｏｃ
ｋ）と１／２サイクル毎に発生するクリア信号（Ｃｌｅ
ａｒ）の供給を受け、コントローラ３１８を介して直交
信号の組み合わせパタンの位相シフトを実現する。具体
的には、組順次走査において第１組に対してはセレクタ
３１５，３１７を介して１番目のディップスイッチ３１
１が選択され、組み合わせパタン１，１，１，１が出力
される。従って、Ｆ1 ＝１，Ｆ2＝１，Ｆ3 ＝１，Ｆ4
＝１となる。次の第２組に対しては、セレクタ３１５，
３１７を介して２番目のディップスイッチ３１２が選択
され組み合わせパタン１，１，０，０が出力される。従
って、図１０に示した通り、Ｆ5 ＝１，Ｆ6 ＝１，Ｆ7
＝０，Ｆ8 ＝０となる。
わせパタンを実現するＷａｌｓｈ関数発生回路の具体的
な構成を示す回路図である。基本的には、図７に示した
Ｗａｌｓｈ関数発生回路と同一の構造を有しており、図
５に示した液晶表示装置の駆動回路に組み込む事ができ
る。異なる点は、コントローラ３１８に横シフタ３１９
が接続されている事である。この横シフタ３１９はスキ
ャンスタートに応じて発生するクロック信号（Ｃｌｏｃ
ｋ）と１／２サイクル毎に発生するクリア信号（Ｃｌｅ
ａｒ）の供給を受け、コントローラ３１８を介して直交
信号の組み合わせパタンの位相シフトを実現する。具体
的には、組順次走査において第１組に対してはセレクタ
３１５，３１７を介して１番目のディップスイッチ３１
１が選択され、組み合わせパタン１，１，１，１が出力
される。従って、Ｆ1 ＝１，Ｆ2＝１，Ｆ3 ＝１，Ｆ4
＝１となる。次の第２組に対しては、セレクタ３１５，
３１７を介して２番目のディップスイッチ３１２が選択
され組み合わせパタン１，１，０，０が出力される。従
って、図１０に示した通り、Ｆ5 ＝１，Ｆ6 ＝１，Ｆ7
＝０，Ｆ8 ＝０となる。
【００５６】同様に、第３組に対してはセレクタ３１
６，３１７を介して３番目のディップスイッチ３１３が
選択され組み合わせパタン１，０，０，１が選択され
る。４番目の組に対してはセレクタ３１６，３１７を介
して４番目のディップスイッチ３１４が選択され、１，
０，１，０が出力される。以下組毎に組み合わせパタン
がシフトしていき１回目のフレーム走査が終了する。２
回目のフレーム走査では横シフタ３１９の制御によりス
タート位置が１番目のディップスイッチ３１１から２番
目のディップスイッチ３１２に移行する。従って、第１
組に対してはセレクタ３１５，３１７を介して２番目の
ディップスイッチ３１２が選択され、対応する組み合わ
せパタン１，１，０，０が出力される。従って、図１０
に示した様にＦ1 ＝１，Ｆ2 ＝１，Ｆ3 ＝０，Ｆ4 ＝０
となる。次の２番目の組に対してはセレクタ３１６，３
１７を介して３番目のディップスイッチ３１３が選択さ
れ、対応する組み合わせパタン１，０，０，１が出力さ
れる。従って、Ｆ5 ＝１，Ｆ6＝０，Ｆ7 ＝０，Ｆ8 ＝
１となる。
６，３１７を介して３番目のディップスイッチ３１３が
選択され組み合わせパタン１，０，０，１が選択され
る。４番目の組に対してはセレクタ３１６，３１７を介
して４番目のディップスイッチ３１４が選択され、１，
０，１，０が出力される。以下組毎に組み合わせパタン
がシフトしていき１回目のフレーム走査が終了する。２
回目のフレーム走査では横シフタ３１９の制御によりス
タート位置が１番目のディップスイッチ３１１から２番
目のディップスイッチ３１２に移行する。従って、第１
組に対してはセレクタ３１５，３１７を介して２番目の
ディップスイッチ３１２が選択され、対応する組み合わ
せパタン１，１，０，０が出力される。従って、図１０
に示した様にＦ1 ＝１，Ｆ2 ＝１，Ｆ3 ＝０，Ｆ4 ＝０
となる。次の２番目の組に対してはセレクタ３１６，３
１７を介して３番目のディップスイッチ３１３が選択さ
れ、対応する組み合わせパタン１，０，０，１が出力さ
れる。従って、Ｆ5 ＝１，Ｆ6＝０，Ｆ7 ＝０，Ｆ8 ＝
１となる。
【００５７】最後に、直交関数の組み合わせパタンの縦
ずらし駆動について説明する。図２に示した固定組み合
わせパタンの走査信号を用いた場合には、第１行目の走
査電極に供給される走査信号Ｆ1 は図３に示した第一の
Ｗａｌｓｈ関数Ｗ１に従って１，１，１，１の配列パタ
ンを有する。この配列パタンは１／２サイクル終了後そ
のまま極性反転される。従って、第二サイクルの前半で
は、又同様に１，１，１，１の配列パタンとなり、Ｆ1
は１サイクル周期の信号となる。２番目の走査信号Ｆ2
は第二のＷａｌｓｈ関数Ｗ２に従った配列パタンを有し
ており１，１，０，０となる。従って、Ｆ2 は１／２サ
イクル周期の信号となる。同様に、Ｆ3も１／２サイク
ル周期の信号となる。但し、Ｆ2 と位相がずれている。
４番目の走査信号Ｆ4 は第四のＷａｌｓｈ関数Ｗ４に応
じた配列パタンを有しており１／２サイクル中１，０，
１，０の配列パタンを有する。従って、Ｆ4 は１／４サ
イクル周期の信号である。この様に、固定された組み合
わせパタンを各サイクルについて繰り返し用いると、Ｆ
1 の周波数はＦ4 に比べ４倍となり、Ｆ2 及びＦ3の周
波数はＦ4 の２倍となる。液晶の応答特性には周波数依
存性があり、個々の走査電極の間でフレーム応答に対す
るばらつきが生じ、表示品質に悪影響を与える惧れがあ
る。特に同時選択ライン数が総ライン数に比べ小さい場
合顕著になる。
ずらし駆動について説明する。図２に示した固定組み合
わせパタンの走査信号を用いた場合には、第１行目の走
査電極に供給される走査信号Ｆ1 は図３に示した第一の
Ｗａｌｓｈ関数Ｗ１に従って１，１，１，１の配列パタ
ンを有する。この配列パタンは１／２サイクル終了後そ
のまま極性反転される。従って、第二サイクルの前半で
は、又同様に１，１，１，１の配列パタンとなり、Ｆ1
は１サイクル周期の信号となる。２番目の走査信号Ｆ2
は第二のＷａｌｓｈ関数Ｗ２に従った配列パタンを有し
ており１，１，０，０となる。従って、Ｆ2 は１／２サ
イクル周期の信号となる。同様に、Ｆ3も１／２サイク
ル周期の信号となる。但し、Ｆ2 と位相がずれている。
４番目の走査信号Ｆ4 は第四のＷａｌｓｈ関数Ｗ４に応
じた配列パタンを有しており１／２サイクル中１，０，
１，０の配列パタンを有する。従って、Ｆ4 は１／４サ
イクル周期の信号である。この様に、固定された組み合
わせパタンを各サイクルについて繰り返し用いると、Ｆ
1 の周波数はＦ4 に比べ４倍となり、Ｆ2 及びＦ3の周
波数はＦ4 の２倍となる。液晶の応答特性には周波数依
存性があり、個々の走査電極の間でフレーム応答に対す
るばらつきが生じ、表示品質に悪影響を与える惧れがあ
る。特に同時選択ライン数が総ライン数に比べ小さい場
合顕著になる。
【００５８】複数ライン選択法において、走査電極線の
波形はどの様な波形でも基本的には良いが、同時選択し
たラインの波形が異なった波形でなくてはならない為、
直交関数等を用いる。従って同時に選択するライン数が
増えるに従って、走査電極線に加える波形で同時に選択
した１本目と最後のラインとの周波数の差が大きくなっ
てしまう。信号電極線に印加されるデータ信号は表示パ
タンと直交関数の積和により計算され、実際に液晶に印
加される波形は走査電極線と信号電極線との合成にな
る。同時選択ライン数ｎが√Ｎ本より小さい場合、信号
電極線の電圧に比べ走査電極線の電圧が高くなり合成さ
れた波形の周波数は走査電極線の波形が支配的になる。
逆に同時選択ライン数が√Ｎ本より大きい場合、走査電
極線より信号電極線の電圧が表示パタンによっては高く
なり合成された波形の周波数は信号電極の波形が支配的
になる。又、液晶を駆動する場合、図１８に示す様に周
波数特性があり周波数の差によって透過率の差が出てし
まう。以上の事から同時選択ライン数ｎが総ライン数Ｎ
に比べ比較的小さい場合、同時に選択した１本目のライ
ンと最後のラインとでは透過率の差が出てしまい画面上
に同時に選択した本数の幅で横に縞模様のむらが出てし
まう。
波形はどの様な波形でも基本的には良いが、同時選択し
たラインの波形が異なった波形でなくてはならない為、
直交関数等を用いる。従って同時に選択するライン数が
増えるに従って、走査電極線に加える波形で同時に選択
した１本目と最後のラインとの周波数の差が大きくなっ
てしまう。信号電極線に印加されるデータ信号は表示パ
タンと直交関数の積和により計算され、実際に液晶に印
加される波形は走査電極線と信号電極線との合成にな
る。同時選択ライン数ｎが√Ｎ本より小さい場合、信号
電極線の電圧に比べ走査電極線の電圧が高くなり合成さ
れた波形の周波数は走査電極線の波形が支配的になる。
逆に同時選択ライン数が√Ｎ本より大きい場合、走査電
極線より信号電極線の電圧が表示パタンによっては高く
なり合成された波形の周波数は信号電極の波形が支配的
になる。又、液晶を駆動する場合、図１８に示す様に周
波数特性があり周波数の差によって透過率の差が出てし
まう。以上の事から同時選択ライン数ｎが総ライン数Ｎ
に比べ比較的小さい場合、同時に選択した１本目のライ
ンと最後のラインとでは透過率の差が出てしまい画面上
に同時に選択した本数の幅で横に縞模様のむらが出てし
まう。
【００５９】そこで、各走査電極に印加される走査信号
の周波数を均一化させる為に、図１３に示した縦ずらし
方式が有効である。図示する様に、第一サイクルの前半
では図２と同様な組み合わせパタンになる。即ち、Ｆ1
はＷ１に対応しており、Ｆ2はＷ２に対応しており、Ｆ3
はＷ３に対応しており、Ｆ4 はＷ４に対応している。
第一サイクルの後半では単に極性反転が行なわれるだけ
である。次に、第二サイクルでは配列パタンの縦ずらし
が行なわれており、Ｗ１，Ｗ２，Ｗ３，Ｗ４の組み合わ
せパタンが、Ｗ４，Ｗ１，Ｗ２，Ｗ３となっている。即
ち、Ｆ1 はＷ４に従って１，０，１，０の配列パタンと
なり、Ｆ2 はＷ１に従って１，１，１，１の配列パタン
となり、Ｆ3 はＷ２に従って１，１，０，０となり、Ｆ
4 はＷ３に従って１，０，０，１となる。
の周波数を均一化させる為に、図１３に示した縦ずらし
方式が有効である。図示する様に、第一サイクルの前半
では図２と同様な組み合わせパタンになる。即ち、Ｆ1
はＷ１に対応しており、Ｆ2はＷ２に対応しており、Ｆ3
はＷ３に対応しており、Ｆ4 はＷ４に対応している。
第一サイクルの後半では単に極性反転が行なわれるだけ
である。次に、第二サイクルでは配列パタンの縦ずらし
が行なわれており、Ｗ１，Ｗ２，Ｗ３，Ｗ４の組み合わ
せパタンが、Ｗ４，Ｗ１，Ｗ２，Ｗ３となっている。即
ち、Ｆ1 はＷ４に従って１，０，１，０の配列パタンと
なり、Ｆ2 はＷ１に従って１，１，１，１の配列パタン
となり、Ｆ3 はＷ２に従って１，１，０，０となり、Ｆ
4 はＷ３に従って１，０，０，１となる。
【００６０】なお、第二サイクルの後半では極性反転が
行なわれる。続く第三サイクルでは縦ずらしが又一つ行
なわれる為、組み合わせパタンはＷ３，Ｗ４，Ｗ１，Ｗ
２で表わされる。同様に、第四サイクルでは組み合わせ
パタンがＷ２，Ｗ３，Ｗ４，Ｗ１で表わされる。第五サ
イクルになると第一サイクルの組み合わせパタンＷ１，
Ｗ２，Ｗ３，Ｗ４に戻る事になる。図１３のタイミング
チャートから明らかな様に、Ｆ1 ，Ｆ2 ，Ｆ3 ，Ｆ4 の
何れについても、各サイクルを通して見ると異なった周
波数成分が混在しており、フレーム応答が均一化でき
る。なお、何れのサイクルにおいても縦ずらしに関わら
ず直交関係が保持されている事は言うまでもない。又、
この縦ずらし方式では、順次シフトする代わりに、サイ
クル毎に入れ替えを行なっても良い。さらに、１サイク
ル毎ではなく、数サイクル毎に縦ずらしを行なっても良
い。
行なわれる。続く第三サイクルでは縦ずらしが又一つ行
なわれる為、組み合わせパタンはＷ３，Ｗ４，Ｗ１，Ｗ
２で表わされる。同様に、第四サイクルでは組み合わせ
パタンがＷ２，Ｗ３，Ｗ４，Ｗ１で表わされる。第五サ
イクルになると第一サイクルの組み合わせパタンＷ１，
Ｗ２，Ｗ３，Ｗ４に戻る事になる。図１３のタイミング
チャートから明らかな様に、Ｆ1 ，Ｆ2 ，Ｆ3 ，Ｆ4 の
何れについても、各サイクルを通して見ると異なった周
波数成分が混在しており、フレーム応答が均一化でき
る。なお、何れのサイクルにおいても縦ずらしに関わら
ず直交関係が保持されている事は言うまでもない。又、
この縦ずらし方式では、順次シフトする代わりに、サイ
クル毎に入れ替えを行なっても良い。さらに、１サイク
ル毎ではなく、数サイクル毎に縦ずらしを行なっても良
い。
【００６１】図１４は上述した縦ずらしに好適なＷａｌ
ｓｈ関数発生回路の構成例を示す回路図である。基本的
には図７に示したＷａｌｓｈ関数発生回路３１と同一の
構造を有しており、図５に示した駆動回路にそのまま組
み込む事が可能である。異なる点は、セレクタ３１７の
後段に縦シフタ３１０が付加されている事である。この
縦シフタ３１０は１／２サイクル毎に発生する信号（Ｃ
ｙｃｌｅ）に応じて動作し、上述した縦ずらしを行な
う。第一サイクルの前半ではセレクタ３１７から出力さ
れた４個の走査信号をそのまま対応する走査電極に転送
する。第一サイクルの後半では極性反転を行なう。次
に、第二サイクルに移行するとセレクタ３１７から出力
された４個の走査信号を順次１行ずつサイクリックにず
らして走査電極に転送する。第二サイクルの後半で極性
反転を行なった後、第三サイクルの前半に入ると同様に
１行だけサイクリックな縦ずらしを行なう。
ｓｈ関数発生回路の構成例を示す回路図である。基本的
には図７に示したＷａｌｓｈ関数発生回路３１と同一の
構造を有しており、図５に示した駆動回路にそのまま組
み込む事が可能である。異なる点は、セレクタ３１７の
後段に縦シフタ３１０が付加されている事である。この
縦シフタ３１０は１／２サイクル毎に発生する信号（Ｃ
ｙｃｌｅ）に応じて動作し、上述した縦ずらしを行な
う。第一サイクルの前半ではセレクタ３１７から出力さ
れた４個の走査信号をそのまま対応する走査電極に転送
する。第一サイクルの後半では極性反転を行なう。次
に、第二サイクルに移行するとセレクタ３１７から出力
された４個の走査信号を順次１行ずつサイクリックにず
らして走査電極に転送する。第二サイクルの後半で極性
反転を行なった後、第三サイクルの前半に入ると同様に
１行だけサイクリックな縦ずらしを行なう。
【００６２】図１９は縦ずらし駆動波形の他の例を示し
たものであり、図１３に示した例とはずらし方向が逆の
関係にある。複数ライン選択法の４本同時選択した場合
において、走査電極には前記Ｗａｌｓｈ関数を用い、１
サイクル毎に１本下の波形パタンをセットする様にした
ものである。図１９においてＦi （ｔ）は走査電極に印
加する波形で、４本ずつ選択し液晶パネルの上から下へ
順次走査していく。先ず最初のサイクルでは１本目に
（＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ）とセットし、２本
目に（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ）とセットし、
３本目に（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ）とセット
し、４本目に（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ）をセ
ットする。次のサイクルでは、１本目に前サイクルの２
本目のパタンである（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖ
ｒ）をセットし、同時に２本目に（＋Ｖｒ，−Ｖｒ，−
Ｖｒ，＋Ｖｒ）、３本目に（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，
−Ｖｒ）、４本目に（＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖ
ｒ）とセットする。その後は同様にサイクル毎に１本ず
つパタンをずらして走査電極に印加する様にする。一
方、信号電極には、サイクル毎にＦi （ｔ）のパタンを
変えて積和演算したＧ1 （ｔ），Ｇ2 （ｔ），Ｇ3
（ｔ）のデータを印加する。従ってサイクル毎に微妙な
透過率の差は出るが、４本毎に出る横方向の縞模様はな
くなる。
たものであり、図１３に示した例とはずらし方向が逆の
関係にある。複数ライン選択法の４本同時選択した場合
において、走査電極には前記Ｗａｌｓｈ関数を用い、１
サイクル毎に１本下の波形パタンをセットする様にした
ものである。図１９においてＦi （ｔ）は走査電極に印
加する波形で、４本ずつ選択し液晶パネルの上から下へ
順次走査していく。先ず最初のサイクルでは１本目に
（＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ）とセットし、２本
目に（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ）とセットし、
３本目に（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ）とセット
し、４本目に（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ）をセ
ットする。次のサイクルでは、１本目に前サイクルの２
本目のパタンである（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖ
ｒ）をセットし、同時に２本目に（＋Ｖｒ，−Ｖｒ，−
Ｖｒ，＋Ｖｒ）、３本目に（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，
−Ｖｒ）、４本目に（＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖ
ｒ）とセットする。その後は同様にサイクル毎に１本ず
つパタンをずらして走査電極に印加する様にする。一
方、信号電極には、サイクル毎にＦi （ｔ）のパタンを
変えて積和演算したＧ1 （ｔ），Ｇ2 （ｔ），Ｇ3
（ｔ）のデータを印加する。従ってサイクル毎に微妙な
透過率の差は出るが、４本毎に出る横方向の縞模様はな
くなる。
【００６３】図２０は複数ライン選択法の７本同時選択
した場合において、走査電極には前記Ｗａｌｓｈ関数を
用い、１サイクル毎に、１本目と７本目、２本目と６本
目、３本目と５本目を入れ替えた波形パタンをセットす
る様にしたものである。図２０においてＦi （ｔ）は走
査電極に加わる波形で、７本ずつ選択し液晶パネルの上
から下へ順次走査していく。
した場合において、走査電極には前記Ｗａｌｓｈ関数を
用い、１サイクル毎に、１本目と７本目、２本目と６本
目、３本目と５本目を入れ替えた波形パタンをセットす
る様にしたものである。図２０においてＦi （ｔ）は走
査電極に加わる波形で、７本ずつ選択し液晶パネルの上
から下へ順次走査していく。
【００６４】先ず最初のサイクルでは、１本目に（＋Ｖ
ｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，−Ｖ
ｒ，−Ｖｒ）、２本目に（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−
Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ）、３本目に
（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ，
−Ｖｒ，−Ｖｒ）、４本目に（＋Ｖｒ，−Ｖｒ，−Ｖ
ｒ，＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ）、５本
目に（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖ
ｒ，＋Ｖｒ，−Ｖｒ）、６本目に（＋Ｖｒ，−Ｖｒ，＋
Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ）、７
本目に（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−
Ｖｒ，＋Ｖｒ，−Ｖｒ）を夫々印加する。
ｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，−Ｖ
ｒ，−Ｖｒ）、２本目に（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−
Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ）、３本目に
（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ，
−Ｖｒ，−Ｖｒ）、４本目に（＋Ｖｒ，−Ｖｒ，−Ｖ
ｒ，＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ）、５本
目に（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖ
ｒ，＋Ｖｒ，−Ｖｒ）、６本目に（＋Ｖｒ，−Ｖｒ，＋
Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ）、７
本目に（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−
Ｖｒ，＋Ｖｒ，−Ｖｒ）を夫々印加する。
【００６５】次のサイクルでは、１本目に（＋Ｖｒ，−
Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖ
ｒ）、２本目に（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，−
Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ）、３本目に（＋Ｖｒ，
−Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ，−
Ｖｒ）、４本目に（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，
＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ）、５本目に（＋Ｖ
ｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ，−Ｖ
ｒ，−Ｖｒ）、６本目に（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−
Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ）、７本目に
（＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，
−Ｖｒ，−Ｖｒ）とセットする。次は最初のサイクルに
戻り繰り返して走査電極に印加する様にする。
Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖ
ｒ）、２本目に（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，−
Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ）、３本目に（＋Ｖｒ，
−Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ，−
Ｖｒ）、４本目に（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，
＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ）、５本目に（＋Ｖ
ｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ，−Ｖ
ｒ，−Ｖｒ）、６本目に（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−
Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ）、７本目に
（＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，
−Ｖｒ，−Ｖｒ）とセットする。次は最初のサイクルに
戻り繰り返して走査電極に印加する様にする。
【００６６】信号電極には、積和演算により求めたＧ1
（ｔ），Ｇ2 （ｔ），Ｇ3 （ｔ）のデータを印加する。
横方向の縞模様は完全にはなくならないが、画面のむら
は実用上問題なくなる。次に図２１は、本発明に従って
走査ライン数を最適化した複数ライン同時駆動方法を表
わす模式的な説明図である。単純マトリクスパネル１は
行状の走査電極群４と列状の信号電極群５との間に液晶
層を介在させた構造を有する。信号電極群５の全ライン
数は一般にＮで表わされる。図示の例では簡略化の為Ｎ
＝１６に設定されている。一方信号電極群５のライン数
は一般にＭで表わす。図示の例では簡略化の為Ｍ＝１２
としている。又、液晶層としては例えばＳＴＮ液晶を用
いる事ができる。この単純マトリクスパネル１は、走査
電極群４に接続されたコモンドライバ２及び信号電極群
５に接続されたセグメントドライバ３を介して駆動さ
れ、与えられたドットデータＩijに基き所望の画像表示
を行なう。このドットデータＩijは走査電極群４と信号
電極群５の各交点に規定される画素に対応して割り当て
られるものである。ｉは行番号を表わしｊは列番号を表
わす。本例では、ドットデータＩijは対応する画素がＯ
Ｎの時−１の値をとり、ＯＦＦの時＋１の値をとる。
（ｔ），Ｇ2 （ｔ），Ｇ3 （ｔ）のデータを印加する。
横方向の縞模様は完全にはなくならないが、画面のむら
は実用上問題なくなる。次に図２１は、本発明に従って
走査ライン数を最適化した複数ライン同時駆動方法を表
わす模式的な説明図である。単純マトリクスパネル１は
行状の走査電極群４と列状の信号電極群５との間に液晶
層を介在させた構造を有する。信号電極群５の全ライン
数は一般にＮで表わされる。図示の例では簡略化の為Ｎ
＝１６に設定されている。一方信号電極群５のライン数
は一般にＭで表わす。図示の例では簡略化の為Ｍ＝１２
としている。又、液晶層としては例えばＳＴＮ液晶を用
いる事ができる。この単純マトリクスパネル１は、走査
電極群４に接続されたコモンドライバ２及び信号電極群
５に接続されたセグメントドライバ３を介して駆動さ
れ、与えられたドットデータＩijに基き所望の画像表示
を行なう。このドットデータＩijは走査電極群４と信号
電極群５の各交点に規定される画素に対応して割り当て
られるものである。ｉは行番号を表わしｊは列番号を表
わす。本例では、ドットデータＩijは対応する画素がＯ
Ｎの時−１の値をとり、ＯＦＦの時＋１の値をとる。
【００６７】直交信号Ｆi の組が逐次コモンドライバ２
に供給され、走査電極群４を所定のライン数毎に組順次
で選択駆動する。一方ドットデータＩijの組と直交信号
Ｆiの組の積和演算により得られた積和信号Ｇj がセグ
メントドライバ３に供給され、組順次走査に同期して信
号電極群５を駆動する。本発明では、組毎に同時選択さ
れる走査電極のライン数を最適化してセグメントドライ
バ３の耐圧とコモンドライバ２の耐圧との間の均衡を図
っている。この最適化条件は、一般に走査電極群４の全
ライン数をＮとし各組に含まれる走査電極のライン数を
ｎとすると、略ｎ＝（Ｎの平方根）で表わされる。例え
ば、図示の例では走査電極群４の全ライン数は１６であ
りその平方根は４となる。従って、各組に含まれる走査
電極のライン数は４に設定されている。即ち、１６本の
走査電極は４本毎に組分けされ、第１組ｎ１、第２組ｎ
２、第３組ｎ３、第４組ｎ４が得られる。
に供給され、走査電極群４を所定のライン数毎に組順次
で選択駆動する。一方ドットデータＩijの組と直交信号
Ｆiの組の積和演算により得られた積和信号Ｇj がセグ
メントドライバ３に供給され、組順次走査に同期して信
号電極群５を駆動する。本発明では、組毎に同時選択さ
れる走査電極のライン数を最適化してセグメントドライ
バ３の耐圧とコモンドライバ２の耐圧との間の均衡を図
っている。この最適化条件は、一般に走査電極群４の全
ライン数をＮとし各組に含まれる走査電極のライン数を
ｎとすると、略ｎ＝（Ｎの平方根）で表わされる。例え
ば、図示の例では走査電極群４の全ライン数は１６であ
りその平方根は４となる。従って、各組に含まれる走査
電極のライン数は４に設定されている。即ち、１６本の
走査電極は４本毎に組分けされ、第１組ｎ１、第２組ｎ
２、第３組ｎ３、第４組ｎ４が得られる。
【００６８】引き続き、図２１に示した信号波形を参照
して複数ライン同時駆動を詳細に説明する。Ｆ1
（ｔ），Ｆ2 （ｔ），Ｆ3 （ｔ），…，Ｆ16（ｔ）は対
応する走査電極に印加される直交信号の電圧波形を示し
ている。各直交信号は（０，１）において完備な正規直
交関数であるＷａｌｓｈ関数（図３）に基いて設定され
ている。本例では図３において上から４個の互いに直交
するＷａｌｓｈ関数を用いて直交信号の組を設定してい
る。例えば、走査電極群の第１組ｎ１に与えられる直交
信号については、Ｆ1 （ｔ）が１番目のＷａｌｓｈ関数
に対応している。１番目のＷａｌｓｈ関数は１周期にお
いて全てハイレベルであるので、Ｆ1 （ｔ）は（１，
１，１，１）のパルス列となる。
して複数ライン同時駆動を詳細に説明する。Ｆ1
（ｔ），Ｆ2 （ｔ），Ｆ3 （ｔ），…，Ｆ16（ｔ）は対
応する走査電極に印加される直交信号の電圧波形を示し
ている。各直交信号は（０，１）において完備な正規直
交関数であるＷａｌｓｈ関数（図３）に基いて設定され
ている。本例では図３において上から４個の互いに直交
するＷａｌｓｈ関数を用いて直交信号の組を設定してい
る。例えば、走査電極群の第１組ｎ１に与えられる直交
信号については、Ｆ1 （ｔ）が１番目のＷａｌｓｈ関数
に対応している。１番目のＷａｌｓｈ関数は１周期にお
いて全てハイレベルであるので、Ｆ1 （ｔ）は（１，
１，１，１）のパルス列となる。
【００６９】なお、本例では１の場合を＋Ｖｒの電圧レ
ベルとし、０の場合を−Ｖｒの電圧レベルとし、非選択
期間を０電圧レベルとしている。同様に、Ｆ2 （ｔ）は
２番目のＷａｌｓｈ関数が対応しており（１，１，０，
０）のパルス列となる。Ｆ3（ｔ）は３番目のＷａｌｓ
ｈ関数に対応しており（１，０，０，１）のパルス列と
なる。Ｆ4 （ｔ）は４番目のＷａｌｓｈ関数に対応して
おり（１，０，１，０）のパルス列となる。組順次走査
を行なう場合には、先ず最初に第１組ｎ１に対して直交
関数Ｆ1 （ｔ）〜Ｆ4 （ｔ）の第一パルスを印加する。
以下、下に向って走査し２番目の組ｎ２を選択する。こ
の際印加される直交関数Ｆ5 （ｔ）〜Ｆ 8 （ｔ）は、第
１組ｎ１に印加されたＦ1 （ｔ）〜Ｆ4 （ｔ）をそのま
まシフトしたものである。この組順次選択を第４組ｎ４
まで一通り行なうと第一走査が完了する。以下同様にし
て第二走査、第三走査、第四走査を行ない、Ｗａｌｓｈ
関数の１周期分に相当する駆動を完結する。次の１周期
では直交信号の極性を反転して同様な組順次走査を４回
繰り返し直流成分が入らない様にしている。
ベルとし、０の場合を−Ｖｒの電圧レベルとし、非選択
期間を０電圧レベルとしている。同様に、Ｆ2 （ｔ）は
２番目のＷａｌｓｈ関数が対応しており（１，１，０，
０）のパルス列となる。Ｆ3（ｔ）は３番目のＷａｌｓ
ｈ関数に対応しており（１，０，０，１）のパルス列と
なる。Ｆ4 （ｔ）は４番目のＷａｌｓｈ関数に対応して
おり（１，０，１，０）のパルス列となる。組順次走査
を行なう場合には、先ず最初に第１組ｎ１に対して直交
関数Ｆ1 （ｔ）〜Ｆ4 （ｔ）の第一パルスを印加する。
以下、下に向って走査し２番目の組ｎ２を選択する。こ
の際印加される直交関数Ｆ5 （ｔ）〜Ｆ 8 （ｔ）は、第
１組ｎ１に印加されたＦ1 （ｔ）〜Ｆ4 （ｔ）をそのま
まシフトしたものである。この組順次選択を第４組ｎ４
まで一通り行なうと第一走査が完了する。以下同様にし
て第二走査、第三走査、第四走査を行ない、Ｗａｌｓｈ
関数の１周期分に相当する駆動を完結する。次の１周期
では直交信号の極性を反転して同様な組順次走査を４回
繰り返し直流成分が入らない様にしている。
【００７０】一方図２１のタイミングチャートにおいて
Ｇj （ｔ）は各信号電極に印加される積和信号の電圧波
形を示している。この積和信号Ｇj （ｔ）は以下の式で
示す様に、ドットデータＩijの組と直交信号Ｆi （ｔ）
の組の積和演算により求められる。
Ｇj （ｔ）は各信号電極に印加される積和信号の電圧波
形を示している。この積和信号Ｇj （ｔ）は以下の式で
示す様に、ドットデータＩijの組と直交信号Ｆi （ｔ）
の組の積和演算により求められる。
【００７１】
【数１３】
【００７２】但し、この積和演算では、非選択期間にお
ける直交信号の電圧が０レベルである事から、実際には
選択ラインについてのみの合計となる。従って、４ライ
ン同時選択の場合、積和信号がとり得る電位は５レベル
となる。つまり、データ信号として積和信号に必要な電
位レベルは（同時選択ライン数ｎ＋１）個となる。
ける直交信号の電圧が０レベルである事から、実際には
選択ラインについてのみの合計となる。従って、４ライ
ン同時選択の場合、積和信号がとり得る電位は５レベル
となる。つまり、データ信号として積和信号に必要な電
位レベルは（同時選択ライン数ｎ＋１）個となる。
【００７３】かかる複数ライン同時駆動方式によれば、
高電圧パルス間の間隔が減少し、パルス幅を小さくせず
に高周波数化と同等の効果が得られる。又、高電圧パル
スとバイアス電圧との電位差が減少し、ＯＮ／ＯＦＦ選
択比を悪化せずにバイアス電圧の増大が可能となり、フ
レーム応答による表示コントラストの悪化を抑制する事
が可能になる。さらに、本発明においては、組毎に同時
選択される走査電極のライン数を最適化してセグメント
ドライバの耐圧とコモンドライバの耐圧との間の均衡を
図る様にしている。
高電圧パルス間の間隔が減少し、パルス幅を小さくせず
に高周波数化と同等の効果が得られる。又、高電圧パル
スとバイアス電圧との電位差が減少し、ＯＮ／ＯＦＦ選
択比を悪化せずにバイアス電圧の増大が可能となり、フ
レーム応答による表示コントラストの悪化を抑制する事
が可能になる。さらに、本発明においては、組毎に同時
選択される走査電極のライン数を最適化してセグメント
ドライバの耐圧とコモンドライバの耐圧との間の均衡を
図る様にしている。
【００７４】例えば、図２１に示した例において、１６
本の走査電極を４本毎の組に分けて最適化を図ってい
る。図２１のタイミングチャートに示す様に、互いに直
交関係にある４個の直交信号を用いて組順次走査を４回
繰り返す事により１画面分の表示が行なえる。組順次走
査を４回行なう事により、結果的に選択パルスが分散化
した事になり直交信号の電圧レベルは低く抑えられコモ
ンドライバに要求される耐圧も大きくならない。仮に２
本毎に組分けすると組順次走査を２回繰り返す事により
１サイクルが完結する。この為、選択パルスが分散され
ず大きな駆動電圧が必要になる。逆に、８本毎に組分け
すれば、４本毎に組分けした場合に比べ一層低電圧化が
図れる。しかしながら、この場合には逆にセグメントド
ライバ側に印加される積和信号の電圧レベルが増大して
しまう。前述した様に、積和信号に必要な電圧レベルの
個数は（同時選択ライン数ｎ＋１）で与えられる。ｎ＝
４の場合には５レベルが必要とされるのに対し、ｎ＝８
にすると９レベルが必要となり積和信号の高電圧化が避
けられず、従ってセグメントドライバに要求される耐圧
も増大してしまう。
本の走査電極を４本毎の組に分けて最適化を図ってい
る。図２１のタイミングチャートに示す様に、互いに直
交関係にある４個の直交信号を用いて組順次走査を４回
繰り返す事により１画面分の表示が行なえる。組順次走
査を４回行なう事により、結果的に選択パルスが分散化
した事になり直交信号の電圧レベルは低く抑えられコモ
ンドライバに要求される耐圧も大きくならない。仮に２
本毎に組分けすると組順次走査を２回繰り返す事により
１サイクルが完結する。この為、選択パルスが分散され
ず大きな駆動電圧が必要になる。逆に、８本毎に組分け
すれば、４本毎に組分けした場合に比べ一層低電圧化が
図れる。しかしながら、この場合には逆にセグメントド
ライバ側に印加される積和信号の電圧レベルが増大して
しまう。前述した様に、積和信号に必要な電圧レベルの
個数は（同時選択ライン数ｎ＋１）で与えられる。ｎ＝
４の場合には５レベルが必要とされるのに対し、ｎ＝８
にすると９レベルが必要となり積和信号の高電圧化が避
けられず、従ってセグメントドライバに要求される耐圧
も増大してしまう。
【００７５】図２２は同時選択ライン数ｎに対するドラ
イバ耐圧の依存性を示すグラフであり実測データに基い
ている。この実測では全走査電極ライン数Ｎ＝２４０の
単純マトリクス型パネルを複数ライン同時選択法により
駆動したものである。この際、同時選択ライン数ｎを変
化させ任意の画像表示を行なった場合における直交信号
及び積和信号の電圧レベルを実測して、セグメントドラ
イバ及びコモンドライバに要求される耐圧を求めたもの
である。グラフから明らかな様に、コモンドライバ耐圧
は同時選択ライン数ｎの増加とともに減少する一方、セ
グメントドライバの耐圧は同時選択ライン数ｎの増加と
ともに上昇する。丁度、ｎ＝（Ｎの平方根）の関係を満
たす領域近傍で両耐圧は互いに均衡し、その値は約１５
Ｖである。セグメントドライバ及びコモンドライバとし
て共用のドライバＩＣを用いる場合、同時選択ライン数
ｎを最適化する事により結果的にドライバ耐圧を最小レ
ベルに抑える事が可能になる。
イバ耐圧の依存性を示すグラフであり実測データに基い
ている。この実測では全走査電極ライン数Ｎ＝２４０の
単純マトリクス型パネルを複数ライン同時選択法により
駆動したものである。この際、同時選択ライン数ｎを変
化させ任意の画像表示を行なった場合における直交信号
及び積和信号の電圧レベルを実測して、セグメントドラ
イバ及びコモンドライバに要求される耐圧を求めたもの
である。グラフから明らかな様に、コモンドライバ耐圧
は同時選択ライン数ｎの増加とともに減少する一方、セ
グメントドライバの耐圧は同時選択ライン数ｎの増加と
ともに上昇する。丁度、ｎ＝（Ｎの平方根）の関係を満
たす領域近傍で両耐圧は互いに均衡し、その値は約１５
Ｖである。セグメントドライバ及びコモンドライバとし
て共用のドライバＩＣを用いる場合、同時選択ライン数
ｎを最適化する事により結果的にドライバ耐圧を最小レ
ベルに抑える事が可能になる。
【００７６】図２３は、同じく走査電極群の全ライン数
がＮ＝４００の場合におけるドライバ耐圧測定結果であ
る。グラフから明らかな様に、コモンドライバ耐圧は同
時選択ライン数ｎの増加とともに減少し、逆にセグメン
トドライバ耐圧は同時選択ライン数ｎの増加とともに上
昇している。両耐圧はｎ＝（Ｎの平方根）の近傍領域で
均衡している。この時、ドライバ耐圧として約２０Ｖが
必要になる。
がＮ＝４００の場合におけるドライバ耐圧測定結果であ
る。グラフから明らかな様に、コモンドライバ耐圧は同
時選択ライン数ｎの増加とともに減少し、逆にセグメン
トドライバ耐圧は同時選択ライン数ｎの増加とともに上
昇している。両耐圧はｎ＝（Ｎの平方根）の近傍領域で
均衡している。この時、ドライバ耐圧として約２０Ｖが
必要になる。
【００７７】最後に、電圧変調を用いた複数ライン選択
法による階調表示を説明する。本発明の理解を容易にす
る為、先ず階調表示の原理を述べる。以下、複数ライン
選択法において、Ｌ本を同時に選択した場合について説
明する。図２４は、３ライン（Ｌ＝３）を同時に選択し
て駆動する場合の波形の従来例を示す。図２４において
Ｆ1 （ｔ）〜Ｆ5 （ｔ）は走査電極線に与える電圧波形
を示し、Ｇ1 （ｔ）〜Ｇ3 （ｔ）は信号電極線に与える
電圧波形を示している。走査電極線の波形は、（０，
１）において完備な正規直交関数であるＷａｌｓｈ関数
を用い、０の場合を−Ｖｒ（Ｖ）、１の場合を＋Ｖｒ
（Ｖ）、非選択期間を０（Ｖ）とした。上からＬ本ずつ
選択し、下に向って走査し、数回の走査でＷａｌｓｈ関
数の１周期になり、次の１周期は極性を反転して直流成
分が入らない様にする。信号電極線の波形は、総ライン
数がＮ本で、任意の表示パタンＩij（ｉは走査電極方
向、ｊは信号電極方向）を表示するとして、階調レベル
が連続に変化して−１≦Ｉij≦＋１とすると、各信号電
極線に与えられるデータ信号は基本的に以下の式を満足
する様に求められる。
法による階調表示を説明する。本発明の理解を容易にす
る為、先ず階調表示の原理を述べる。以下、複数ライン
選択法において、Ｌ本を同時に選択した場合について説
明する。図２４は、３ライン（Ｌ＝３）を同時に選択し
て駆動する場合の波形の従来例を示す。図２４において
Ｆ1 （ｔ）〜Ｆ5 （ｔ）は走査電極線に与える電圧波形
を示し、Ｇ1 （ｔ）〜Ｇ3 （ｔ）は信号電極線に与える
電圧波形を示している。走査電極線の波形は、（０，
１）において完備な正規直交関数であるＷａｌｓｈ関数
を用い、０の場合を−Ｖｒ（Ｖ）、１の場合を＋Ｖｒ
（Ｖ）、非選択期間を０（Ｖ）とした。上からＬ本ずつ
選択し、下に向って走査し、数回の走査でＷａｌｓｈ関
数の１周期になり、次の１周期は極性を反転して直流成
分が入らない様にする。信号電極線の波形は、総ライン
数がＮ本で、任意の表示パタンＩij（ｉは走査電極方
向、ｊは信号電極方向）を表示するとして、階調レベル
が連続に変化して−１≦Ｉij≦＋１とすると、各信号電
極線に与えられるデータ信号は基本的に以下の式を満足
する様に求められる。
【００７８】
【数１４】
【００７９】
【数１５】
【００８０】上記式において、Ｖ(N+1) はＮ＋１本目に
設けた仮想ラインのデータであり、非選択期間の走査電
極線の電圧が０（Ｖ）である事から、実際には選択ライ
ンのみの合計になり、信号電極線に加える電圧Ｇj
（ｔ）は（Ｎ／Ｌ−１）回目までは、第一項だけを計算
すれば良く、又、最後のＬ本の選択時には第一項に加え
上記式に従って第二項を加える事になる。この複数ライ
ン同時選択法で得られる効果は以下の通りである。
設けた仮想ラインのデータであり、非選択期間の走査電
極線の電圧が０（Ｖ）である事から、実際には選択ライ
ンのみの合計になり、信号電極線に加える電圧Ｇj
（ｔ）は（Ｎ／Ｌ−１）回目までは、第一項だけを計算
すれば良く、又、最後のＬ本の選択時には第一項に加え
上記式に従って第二項を加える事になる。この複数ライ
ン同時選択法で得られる効果は以下の通りである。
【００８１】（１）高電圧パルス間の間隔が減少し、パ
ルス幅を小さくせずに高周波数化時と同等の効果が得ら
れる。 （２）高電圧パルスとバイアス電圧との電位差が減少
し、ＯＮ／ＯＦＦ選択比を悪化せずにバイアス電圧の増
大が可能になり、フレーム応答によるコントラストの悪
化を抑制する事が可能になる。
ルス幅を小さくせずに高周波数化時と同等の効果が得ら
れる。 （２）高電圧パルスとバイアス電圧との電位差が減少
し、ＯＮ／ＯＦＦ選択比を悪化せずにバイアス電圧の増
大が可能になり、フレーム応答によるコントラストの悪
化を抑制する事が可能になる。
【００８２】ところで、上記式に従って仮想ライン（Ｎ
＋１）のデータＶ(N+1) を計算すると、Ｉijが−１〜１
まで連続した値をとるので、最大はＩijが０の時で√Ｎ
になる。従って、Ｎが大きくなるに従ってＶ(N+1) の値
も大きくなってしまい信号電極線の波形が表示パタンに
よっては最後の複数ラインを選択した時にパルス性の高
い電圧が印加されたり、されなかったりする。実際に液
晶に印加される波形は走査電極線と信号電極線との間の
合成Ｕij（ｔ）＝Ｆi （ｔ）−Ｇj （ｔ）になり図２４
のＦ1 （ｔ）−Ｇ1 （ｔ）、Ｆ2 （ｔ）−Ｇ2 （ｔ）等
の様になる。同時選択ライン数Ｌが√Ｎ本より小さい場
合、信号電極線の電圧に比べ走査電極線の電圧が高くな
り合成された波形の周波数は走査電極線の波形が支配的
になる。逆に同時ライン数Ｌが√Ｎ本より大きい場合、
走査電極線より信号電極線の電圧が表示パタンによって
は高くなり合成された波形の周波数は信号電極の波形が
支配的になる。又、液晶を駆動する場合、周波数特性が
あり周波数の差によって透過率の差が出てしまう。以上
の事から同時選択ライン数Ｌが総ライン数Ｎに比べ比較
的小さい場合、走査電極線の波形が支配的であるのに対
し、上記式に示される様な従来の計算では表示パタンに
よっては信号電極線にパルス性の高い電圧が加わる事に
より液晶への印加波形の周波数特性が変化し透過率の差
が出てしまう。
＋１）のデータＶ(N+1) を計算すると、Ｉijが−１〜１
まで連続した値をとるので、最大はＩijが０の時で√Ｎ
になる。従って、Ｎが大きくなるに従ってＶ(N+1) の値
も大きくなってしまい信号電極線の波形が表示パタンに
よっては最後の複数ラインを選択した時にパルス性の高
い電圧が印加されたり、されなかったりする。実際に液
晶に印加される波形は走査電極線と信号電極線との間の
合成Ｕij（ｔ）＝Ｆi （ｔ）−Ｇj （ｔ）になり図２４
のＦ1 （ｔ）−Ｇ1 （ｔ）、Ｆ2 （ｔ）−Ｇ2 （ｔ）等
の様になる。同時選択ライン数Ｌが√Ｎ本より小さい場
合、信号電極線の電圧に比べ走査電極線の電圧が高くな
り合成された波形の周波数は走査電極線の波形が支配的
になる。逆に同時ライン数Ｌが√Ｎ本より大きい場合、
走査電極線より信号電極線の電圧が表示パタンによって
は高くなり合成された波形の周波数は信号電極の波形が
支配的になる。又、液晶を駆動する場合、周波数特性が
あり周波数の差によって透過率の差が出てしまう。以上
の事から同時選択ライン数Ｌが総ライン数Ｎに比べ比較
的小さい場合、走査電極線の波形が支配的であるのに対
し、上記式に示される様な従来の計算では表示パタンに
よっては信号電極線にパルス性の高い電圧が加わる事に
より液晶への印加波形の周波数特性が変化し透過率の差
が出てしまう。
【００８３】以上の点に鑑み、本発明では階調表示の場
合の積和演算方法を改良している。図２５は本発明の駆
動波形の一例を示したものである。総ライン数が２４０
本で同時選択ライン数が３本の場合において、走査電極
に前記Ｗａｌｓｈ関数を用いたものである。図２５にお
いてＦi （ｔ）は走査電極にかける波形で、３本ずつ選
択し液晶パネルの上から下へ順次走査していく。１本目
に（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ）、２本目に（＋
Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ）、３本目に（＋Ｖｒ，
−Ｖｒ，＋Ｖｒ，−Ｖｒ）をセットする。仮想ラインに
は（＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ）をセットする。
一方信号電極線に印加されるデータ信号Ｇj （ｔ）は以
下の数式によって計算される。表示パタンを図の様に走
査線１本目に−１、２本目に−１／２、３本目に０とし
てＦ4 （ｔ）以降の非選択期間のパタンを、−１，０，
１／２として計算すると夫々、Ｇ1 （ｔ），Ｇ2
（ｔ），Ｇ3 （ｔ）となる。
合の積和演算方法を改良している。図２５は本発明の駆
動波形の一例を示したものである。総ライン数が２４０
本で同時選択ライン数が３本の場合において、走査電極
に前記Ｗａｌｓｈ関数を用いたものである。図２５にお
いてＦi （ｔ）は走査電極にかける波形で、３本ずつ選
択し液晶パネルの上から下へ順次走査していく。１本目
に（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ）、２本目に（＋
Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ）、３本目に（＋Ｖｒ，
−Ｖｒ，＋Ｖｒ，−Ｖｒ）をセットする。仮想ラインに
は（＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ）をセットする。
一方信号電極線に印加されるデータ信号Ｇj （ｔ）は以
下の数式によって計算される。表示パタンを図の様に走
査線１本目に−１、２本目に−１／２、３本目に０とし
てＦ4 （ｔ）以降の非選択期間のパタンを、−１，０，
１／２として計算すると夫々、Ｇ1 （ｔ），Ｇ2
（ｔ），Ｇ3 （ｔ）となる。
【００８４】
【数１６】
【００８５】
【数１７】
【００８６】図２４に示した様に、従来の計算方法で
は、信号電極線Ｇj （ｔ）に表示パタンによっては走査
電極線と同じくらいの高い電圧が加わってしまうが、本
発明による計算方法によれば、図２５の様になり、どの
様な表示パタンであろうと信号電極線Ｇj （ｔ）には高
い電圧が加わらない事となる。従って実際に液晶に加わ
る波形は、図２５のＵ11（ｔ），Ｕ22（ｔ），Ｕ
33（ｔ）の様になり、どの様な表示パタンであっても似
た様な波形になる。
は、信号電極線Ｇj （ｔ）に表示パタンによっては走査
電極線と同じくらいの高い電圧が加わってしまうが、本
発明による計算方法によれば、図２５の様になり、どの
様な表示パタンであろうと信号電極線Ｇj （ｔ）には高
い電圧が加わらない事となる。従って実際に液晶に加わ
る波形は、図２５のＵ11（ｔ），Ｕ22（ｔ），Ｕ
33（ｔ）の様になり、どの様な表示パタンであっても似
た様な波形になる。
【００８７】図２６は総ライン数が２４０本で同時選択
ライン数が７本の場合において、走査電極に前記Ｗａｌ
ｓｈ関数を用いたものである。図２６においてＦi
（ｔ）は走査電極にかける波形で、７本ずつ選択し液晶
パネルの上から下へ順次走査していく。
ライン数が７本の場合において、走査電極に前記Ｗａｌ
ｓｈ関数を用いたものである。図２６においてＦi
（ｔ）は走査電極にかける波形で、７本ずつ選択し液晶
パネルの上から下へ順次走査していく。
【００８８】１本目に（＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖ
ｒ，−Ｖｒ，−Ｖｒ，−Ｖｒ，−Ｖｒ） ２本目に（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，−Ｖｒ，
−Ｖｒ，＋Ｖｒ，＋Ｖｒ） ３本目に（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，
＋Ｖｒ，−Ｖｒ，−Ｖｒ） ４本目に（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ，
−Ｖｒ，−Ｖｒ，＋Ｖｒ） ５本目に（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，
＋Ｖｒ，＋Ｖｒ，−Ｖｒ） ６本目に（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，
＋Ｖｒ，−Ｖｒ，＋Ｖｒ） ７本目に（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，
−Ｖｒ，＋Ｖｒ，−Ｖｒ） 仮想ラインに、（＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋
Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ） とセットする。
ｒ，−Ｖｒ，−Ｖｒ，−Ｖｒ，−Ｖｒ） ２本目に（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，−Ｖｒ，
−Ｖｒ，＋Ｖｒ，＋Ｖｒ） ３本目に（＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，
＋Ｖｒ，−Ｖｒ，−Ｖｒ） ４本目に（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，＋Ｖｒ，
−Ｖｒ，−Ｖｒ，＋Ｖｒ） ５本目に（＋Ｖｒ，−Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，
＋Ｖｒ，＋Ｖｒ，−Ｖｒ） ６本目に（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒ，
＋Ｖｒ，−Ｖｒ，＋Ｖｒ） ７本目に（＋Ｖｒ，−Ｖｒ，＋Ｖｒ，−Ｖｒ，＋Ｖｒ，
−Ｖｒ，＋Ｖｒ，−Ｖｒ） 仮想ラインに、（＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋
Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒ） とセットする。
【００８９】信号電極線に印加されるデータ信号Ｇj
（ｔ）は、上記式によって計算される。表示パタンを図
の様に、走査線１本目に−１、２本目に−１／２、３本
目に−１／４、４本目に０、５本目に１／４、６本目に
１／２、７本目に１とし、Ｆ4（ｔ）以降の非選択期間
のパタンを、−１，−１／２，０として計算すると夫
々、Ｇ1 （ｔ），Ｇ2 （ｔ），Ｇ3 （ｔ）となる。この
場合も３本同時選択同様、各画素への印加波形は図中Ｕ
ij（ｔ）の様になり、表示パタンによる波形の違いを極
力抑える事ができる。
（ｔ）は、上記式によって計算される。表示パタンを図
の様に、走査線１本目に−１、２本目に−１／２、３本
目に−１／４、４本目に０、５本目に１／４、６本目に
１／２、７本目に１とし、Ｆ4（ｔ）以降の非選択期間
のパタンを、−１，−１／２，０として計算すると夫
々、Ｇ1 （ｔ），Ｇ2 （ｔ），Ｇ3 （ｔ）となる。この
場合も３本同時選択同様、各画素への印加波形は図中Ｕ
ij（ｔ）の様になり、表示パタンによる波形の違いを極
力抑える事ができる。
【００９０】又、複数本選択する毎に仮想ラインを設け
る際、Ｎ＋１本目に集中していた実効値をＬ本選択毎に
計算して波形全体に分散させる事により信号電極線にパ
ルス性の高い電圧が加わらない様にしても良い。この場
合には、Ｖkjのデータを以下の数式１８に従って計算
し、信号電極線に印加されるデータ信号Ｇj （ｔ）は以
下の数式１９に従って計算する。つまり複数本選択毎に
仮想データであるＶkjを計算して加える事により信号電
極線の電圧が決まる。この時Ｖkjは最大値で√Ｌになり
高い電圧は加わらない事となる。
る際、Ｎ＋１本目に集中していた実効値をＬ本選択毎に
計算して波形全体に分散させる事により信号電極線にパ
ルス性の高い電圧が加わらない様にしても良い。この場
合には、Ｖkjのデータを以下の数式１８に従って計算
し、信号電極線に印加されるデータ信号Ｇj （ｔ）は以
下の数式１９に従って計算する。つまり複数本選択毎に
仮想データであるＶkjを計算して加える事により信号電
極線の電圧が決まる。この時Ｖkjは最大値で√Ｌになり
高い電圧は加わらない事となる。
【００９１】
【数１８】
【００９２】
【数１９】
【００９３】従来の複数ライン選択法で階調表示をした
場合、表示パタンによっては透過率の差が出るが、本発
明では仮想ラインデータを複数本選択毎に分散させて印
加する事により、実際に液晶に印加される波形は表示パ
タンに関係なく走査電極線の周波数が支配的になり、画
面内が均一になる。
場合、表示パタンによっては透過率の差が出るが、本発
明では仮想ラインデータを複数本選択毎に分散させて印
加する事により、実際に液晶に印加される波形は表示パ
タンに関係なく走査電極線の周波数が支配的になり、画
面内が均一になる。
【００９４】以上説明した様に、複数本選択毎に仮想デ
ータであるＶkjを計算して加える事により信号電極線の
電圧が決まる。この時加えられるＶkjは選択されている
Ｌ本のデータではなく、次の数式２０に示す様に１回又
は数回前に選択されたＬ本のデータにより計算しても良
い。
ータであるＶkjを計算して加える事により信号電極線の
電圧が決まる。この時加えられるＶkjは選択されている
Ｌ本のデータではなく、次の数式２０に示す様に１回又
は数回前に選択されたＬ本のデータにより計算しても良
い。
【００９５】
【数２０】
【００９６】１回又は数回前に選択された時点でメモリ
より読み出されたＬ本のデータから仮想データＶkjの計
算をする事により駆動回路において演算時間を長くとれ
て簡素化できる。信号電極線に印加される電圧Ｇj
（ｔ）を計算する場合、パネルの画素数を２４０×３２
０×３（ＲＧＢ）として、フレーム周波数が６０Hzの
時、１画素当たり７２nsとなる。従って演算結果をため
ておくバッファメモリを持たずに信号電圧Ｇj （ｔ）を
演算しながら直接ドライバＩＣへ供給すると、４画素単
位で計算して２８８ns、８画素単位で５７６nsで演算が
終了する必要がある。ここでデータメモリからの読み出
し、及び演算時間等を考えると、回路を高速化するか、
演算回路を複数用意して同時に計算する必要がある。本
発明による仮想データＶkjの計算方法によれば、１回前
に選択した時のデータを用いる事ができ、Ｉijを２乗し
てＬからの減算を１回前の選択時に演算して、平方根の
演算を今回の選択時に演算する事ができ、時間的に余裕
ができる。従って同時に演算する画素数を減らす事がで
き、駆動回路の簡素化ができる。
より読み出されたＬ本のデータから仮想データＶkjの計
算をする事により駆動回路において演算時間を長くとれ
て簡素化できる。信号電極線に印加される電圧Ｇj
（ｔ）を計算する場合、パネルの画素数を２４０×３２
０×３（ＲＧＢ）として、フレーム周波数が６０Hzの
時、１画素当たり７２nsとなる。従って演算結果をため
ておくバッファメモリを持たずに信号電圧Ｇj （ｔ）を
演算しながら直接ドライバＩＣへ供給すると、４画素単
位で計算して２８８ns、８画素単位で５７６nsで演算が
終了する必要がある。ここでデータメモリからの読み出
し、及び演算時間等を考えると、回路を高速化するか、
演算回路を複数用意して同時に計算する必要がある。本
発明による仮想データＶkjの計算方法によれば、１回前
に選択した時のデータを用いる事ができ、Ｉijを２乗し
てＬからの減算を１回前の選択時に演算して、平方根の
演算を今回の選択時に演算する事ができ、時間的に余裕
ができる。従って同時に演算する画素数を減らす事がで
き、駆動回路の簡素化ができる。
【００９７】
【発明の効果】以上説明した様に、本発明によれば、単
純マトリクス型液晶パネルの駆動回路に直交信号発生手
段を設け、互いに直交関係にある複数の直交信号を発生
している。さらに、これを逐次適当な組み合わせパタン
でコモンドライバに供給し、この組み合わせパタンに応
じて走査電極群を所定の組順次で選択駆動する様にして
いる。この為、実用的且つ効率的な回路構成で単純マト
リクス型液晶パネルの複数ライン同時駆動が可能になる
という効果がある。直交信号の適当な組み合わせパタン
を固定としこれを繰り返し供給しても良いが、場合によ
っては組順次駆動毎に横ずらしした組み合わせパタン
や、サイクル毎に縦ずらしした組み合わせパタンを採用
する事もできる。本発明にかかる直交信号発生手段は直
交関係を保持したまま種々多様な組み合わせパタンを作
成でき、フレーム応答の抑制やコントラストの改善に極
めて効果的である。
純マトリクス型液晶パネルの駆動回路に直交信号発生手
段を設け、互いに直交関係にある複数の直交信号を発生
している。さらに、これを逐次適当な組み合わせパタン
でコモンドライバに供給し、この組み合わせパタンに応
じて走査電極群を所定の組順次で選択駆動する様にして
いる。この為、実用的且つ効率的な回路構成で単純マト
リクス型液晶パネルの複数ライン同時駆動が可能になる
という効果がある。直交信号の適当な組み合わせパタン
を固定としこれを繰り返し供給しても良いが、場合によ
っては組順次駆動毎に横ずらしした組み合わせパタン
や、サイクル毎に縦ずらしした組み合わせパタンを採用
する事もできる。本発明にかかる直交信号発生手段は直
交関係を保持したまま種々多様な組み合わせパタンを作
成でき、フレーム応答の抑制やコントラストの改善に極
めて効果的である。
【００９８】又、本発明によれば、直交信号の組を逐次
コモンドライバに供給し走査電極群を所定のライン数毎
に組順次で選択駆動するとともに、ドットデータの組と
直交信号の組の積和演算により得られた積和信号をセグ
メントドライバに供給し組順次走査に同期して信号電極
群を駆動する複数ライン同時駆動方法において、組毎に
同時選択される走査電極のライン数を最適化する事によ
り、セグメントドライバの耐圧とコモンドライバの耐圧
との間の均衡を図る事ができるという効果がある。
コモンドライバに供給し走査電極群を所定のライン数毎
に組順次で選択駆動するとともに、ドットデータの組と
直交信号の組の積和演算により得られた積和信号をセグ
メントドライバに供給し組順次走査に同期して信号電極
群を駆動する複数ライン同時駆動方法において、組毎に
同時選択される走査電極のライン数を最適化する事によ
り、セグメントドライバの耐圧とコモンドライバの耐圧
との間の均衡を図る事ができるという効果がある。
【００９９】さらに本発明による横ずらし駆動方法によ
れば、全ＯＮパタンの場合においても、液晶セルの光の
透過率がフレーム走査の周期に応じて低下する事がな
く、安定して高いレベルを維持する事ができる。又、従
来例の様な全ＯＮパタンに見られる透過率の揺れがなく
なり、任意パタン時の光学応答と同様になる。従って表
示パタンによるコントラストの差がなくなり、フレーム
応答も減少する。さらに本発明による縦ずらし駆動方法
によれば、走査電極線にかかる波形パタンの周波数の差
によって発生する横方向の縞模様のむらがなくなり、均
一な画面が得られる。加えて本発明による階調駆動方法
によれば、信号電極線の波形に関し表示パタンによって
出るパルス性の高い電圧がなくなり、液晶に印加される
波形は表示パタンに関係なく走査電極線の周波数が支配
的になり、画面内が均一になる。この際、信号電圧Ｇj
（ｔ）の計算に必要な仮想データＶkjの計算を１回又は
数回前の選択時より始める事ができ、データメモリから
の読み出し、演算等を何回かの選択時間に分割して行な
う事ができ、駆動回路を簡素化、小型化できる。
れば、全ＯＮパタンの場合においても、液晶セルの光の
透過率がフレーム走査の周期に応じて低下する事がな
く、安定して高いレベルを維持する事ができる。又、従
来例の様な全ＯＮパタンに見られる透過率の揺れがなく
なり、任意パタン時の光学応答と同様になる。従って表
示パタンによるコントラストの差がなくなり、フレーム
応答も減少する。さらに本発明による縦ずらし駆動方法
によれば、走査電極線にかかる波形パタンの周波数の差
によって発生する横方向の縞模様のむらがなくなり、均
一な画面が得られる。加えて本発明による階調駆動方法
によれば、信号電極線の波形に関し表示パタンによって
出るパルス性の高い電圧がなくなり、液晶に印加される
波形は表示パタンに関係なく走査電極線の周波数が支配
的になり、画面内が均一になる。この際、信号電圧Ｇj
（ｔ）の計算に必要な仮想データＶkjの計算を１回又は
数回前の選択時より始める事ができ、データメモリから
の読み出し、演算等を何回かの選択時間に分割して行な
う事ができ、駆動回路を簡素化、小型化できる。
【図１】本発明にかかる液晶表示装置の基本的な構成を
示すブロック図である。
示すブロック図である。
【図２】複数ライン同時駆動の実施例を示すタイミング
チャートである。
チャートである。
【図３】直交関数の一例であるＷａｌｓｈ関数を示す波
形図である。
形図である。
【図４】液晶パネルの行選択時間に対するコントラスト
比の依存性を示すグラフである。
比の依存性を示すグラフである。
【図５】図１に示した液晶表示装置駆動回路の具体的な
構成例を示す回路図である。
構成例を示す回路図である。
【図６】図５に示した駆動回路に含まれるメモリユニッ
トの構成例を示す回路図である。
トの構成例を示す回路図である。
【図７】同じく図５に示した駆動回路に含まれるＷａｌ
ｓｈ関数発生回路の構成例を示す回路図である。
ｓｈ関数発生回路の構成例を示す回路図である。
【図８】同じく図５に示した駆動回路に含まれる演算器
ユニットの構成例を示す回路図である。
ユニットの構成例を示す回路図である。
【図９】単純マトリクス型液晶パネルの光学応答を示す
グラフである。
グラフである。
【図１０】横ずらし方式に基く複数ライン同時駆動を示
すタイミングチャートである。
すタイミングチャートである。
【図１１】液晶パネルの光学応答を示すグラフである。
【図１２】横ずらし駆動に好適なＷａｌｓｈ関数発生回
路の構成例を示す回路図である。
路の構成例を示す回路図である。
【図１３】縦ずらし方式に基く複数ライン同時駆動を示
すタイミングチャートである。
すタイミングチャートである。
【図１４】縦ずらし駆動に好適なＷａｌｓｈ関数発生回
路の構成例を示す回路図である。
路の構成例を示す回路図である。
【図１５】従来の単純マトリクス型液晶表示装置の光学
応答を示すグラフである。
応答を示すグラフである。
【図１６】同じく従来の単純マトリクス型液晶表示装置
の光学応答を示すグラフである。
の光学応答を示すグラフである。
【図１７】同じく従来の単純マトリクス型液晶表示装置
の光学応答を示すグラフである。
の光学応答を示すグラフである。
【図１８】単純マトリクス型液晶表示装置の周波数依存
性を示すグラフである。
性を示すグラフである。
【図１９】縦ずらし方式に基く複数ライン同時駆動の他
の例を示すタイミングチャートである。
の例を示すタイミングチャートである。
【図２０】縦ずらし方式に基く複数ライン同時駆動の別
の例を示すタイミングチャートである。
の例を示すタイミングチャートである。
【図２１】本発明にかかる複数ライン同時駆動方法の選
択ライン本数最適化説明図である。
択ライン本数最適化説明図である。
【図２２】ドライバ耐圧と同時選択ライン数との関係を
示すグラフである。
示すグラフである。
【図２３】同じくドライバ耐圧と同時選択ライン数との
関係を示すグラフである。
関係を示すグラフである。
【図２４】従来のパルス電圧変調による階調表示方法を
示すタイミングチャートである。
示すタイミングチャートである。
【図２５】本発明にかかるパルス電圧変調を用いた階調
表示方法を示すタイミングチャートである。
表示方法を示すタイミングチャートである。
【図２６】同じく本発明にかかるパルス電圧変調を用い
た階調表示方法の他の例を示すタイミングチャートであ
る。
た階調表示方法の他の例を示すタイミングチャートであ
る。
１ マトリクスパネル ２ コモンドライバ ３ セグメントドライバ ４ 走査電極群 ５ 信号電極群 ６ フレームメモリ ７ 直交信号発生手段 ８ 積和演算手段 ９ 同期手段 １０ Ｒ／Ｗアドレス手段 １１ 駆動制御手段 ２１ シリアル／パラレル変換回路 ２２ メモリユニット ２３ メモリユニット ２４ メモリユニット ２５ メモリユニット ２６ 書き込みタイミング発生回路 ２７ 書き込みアドレス発生回路 ２８ 読み出しアドレス発生回路 ２９ アドレス切換回路 ３０ 読み出しタイミング発生回路 ３１ Ｗａｌｓｈ関数発生回路 ３２ 駆動信号発生回路 ３３ レベル変換回路 ３４ 演算器ユニット ３５ 演算器ユニット ３６ 演算器ユニット ３７ 演算器ユニット ３８ 演算器ユニット ３９ 演算器ユニット ４０ 演算器ユニット ４１ 演算器ユニット ４２ ８／４変換回路
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平5−64425 (32)優先日 平成５年３月23日(1993．3．23) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平5−157449 (32)優先日 平成５年６月28日(1993．6．28) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平5−157450 (32)優先日 平成５年６月28日(1993．6．28) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平5−157451 (32)優先日 平成５年６月28日(1993．6．28) (33)優先権主張国 日本（ＪＰ） (72)発明者 山本 修平 東京都江東区亀戸６丁目31番１号 セイ コー電子工業株式会社内 (56)参考文献 特開 平６−27904（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 545 G02F 1/133 575 G09G 3/36
Claims (5)
- 【請求項１】 行状の走査電極群と列状の信号電極群と
の間に液晶層を介在してなるマトリクス型の液晶パネル
をドットデータに基づきコモンドライバ及びセグメント
ドライバを用いて駆動する場合、直交信号の組を逐次コ
モンドライバに供給し走査電極群を所定のライン数毎に
組順次で選択駆動するとともに、ドットデータの組と直
交信号の組の積和演算により得られた積和信号をセグメ
ントドライバに供給し組順次走査に同期して信号電極群
を駆動する液晶パネルの駆動方法であって、 組毎に同時選択される走査電極のライン数を最適化して
セグメントドライバの耐圧とコモンドライバの耐圧との
間の均衡を図ることを特徴とする液晶パネルの駆動方
法。 - 【請求項２】 走査電極群の全ライン数をＮとすると、
各組に含まれる走査電極のライン数ｎをＮの平方根の近
傍に設定する事を特徴とする請求項１記載の液晶パネル
の駆動方法。 - 【請求項３】 多数（Ｎ本）の走査電極と多数の信号電
極との間に液晶を介在してなる液晶パネルの駆動方法に
おいて、 複数（Ｌ本）の走査電極からなる走査電極群を一括して
同時に選択し、前記走査電極群の各走査電極に走査信号
を供給し、前記走査信号と同期して前記信号電極にデー
タ信号を供給し、前記走査電極群を順次走査してフレー
ム走査を行なうとともに、 前記走査電極群が選択された時の各走査電極に与えられ
る走査信号は、複数の電圧レベルを持ち、 前記複数電圧レベルの一つが割り当てられた各走査電極
の各走査信号は、前記走査電極群において直交した組み
合わせパタンを構成し、前記組み合わせパタンは複数の
フレーム走査毎に繰り返され、 前記信号電極には、走査信号Ｆｉ（ｔ）と表示データＩ
ijから次の数式によって計算されるデータ信号電圧Ｇｊ
（ｔ）が印加され、 【数１】 ここで、Ｖ（Ｌ＋１）ｊは、Ｌ本毎に加えられる仮想ラ
インのデータであり次の数式によって計算され、 【数２】 Ｎ＋１本目に加えられるべき仮想ラインのデータをＬ本
の走査電極の選択毎に仮想ラインのデータを等分割して
加える事を特徴とする液晶パネルの駆動方法。 - 【請求項４】 多数（Ｎ本）の走査電極と多数の信号電
極との間に液晶を介在してなる液晶パネルの駆動方法に
おいて、 複数（Ｌ本）の走査電極からなる走査電極群を一括して
同時に選択し、前記走査電極群の各走査電極に走査信号
を供給し、前記走査信号と同期して前記信号電極にデー
タ信号を供給し、前記走査電極群を順次走査してフレー
ム走査を行なうとともに、 前記走査電極群が選択された時の各走査電極に与えられ
る走査信号は、複数の電圧レベルを持ち、 前記複数電圧レベルの一つが割り当てられた各走査電極
の各走査信号は、前記走査電極群において直交した組み
合わせパタンを構成し、前記組み合わせパタンは複数の
フレーム走査毎に繰り返され、 前記信号電極には、走査信号Ｆi （ｔ）と表示データＩ
ijから次の数式によって計算されるデータ信号電圧Ｇj
（ｔ）が印加され、 【数３】 ここで、Ｖkjは、Ｌ本毎に加えられる仮想ラインのデー
タであり次の数式によって計算され、 【数４】 Ｌ＋１本目に加えられるべき仮想ラインのデータをＬ本
の走査電極の選択毎にＬ本分のデータから計算して加え
る事を特徴とする液晶パネルの駆動方法。 - 【請求項５】 多数（Ｎ本）の走査電極と多数の信号電
極との間に液晶を介在してなる液晶パネルの駆動方法に
おいて、 複数（Ｌ本）の走査電極からなる走査電極群を一括して
同時に選択し、前記走査電極群の各走査電極に走査信号
を供給し、前記走査信号と同期して前記信号電極にデー
タ信号を供給し、前記走査電極群を順次走査してフレー
ム走査を行なうとともに、 前記走査電極群が選択された時の各走査電極に与えられ
る走査信号は、複数の電圧レベルを持ち、 前記複数電圧レベルの一つが割り当てられた各走査電極
の各走査信号は、前記走査電極群において直交した組み
合わせパタンを構成し、前記組み合わせパタンは複数の
フレーム走査毎に繰り返され、 前記信号電極には、走査信号Ｆｉ（ｔ）と表示データＩ
ijから次の数式によって計算されるデータ信号電圧Ｇｊ
（ｔ）が印加され、 【数５】 ここで、Ｖkjは、Ｌ本毎に加えられる仮想ラインのデー
タであり次の数式によって計算され、 【数６】 Ｌ＋１本目に加えられるべき仮想ラインのデータをＬ本
の走査電極の選択毎にＡ回前に選択されたＬ本分のデー
タから計算して加える事を特徴とする液晶パネルの駆動
方法（ここで、Ａは一桁の整数）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26917093A JP3181771B2 (ja) | 1992-12-24 | 1993-10-27 | 液晶パネルの駆動方法 |
Applications Claiming Priority (15)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-344246 | 1992-12-24 | ||
| JP34424692 | 1992-12-24 | ||
| JP6442593 | 1993-03-23 | ||
| JP6576093 | 1993-03-24 | ||
| JP6576193 | 1993-03-24 | ||
| JP5-65760 | 1993-06-28 | ||
| JP15745193 | 1993-06-28 | ||
| JP15745093 | 1993-06-28 | ||
| JP5-157449 | 1993-06-28 | ||
| JP5-64425 | 1993-06-28 | ||
| JP15744993 | 1993-06-28 | ||
| JP5-157451 | 1993-06-28 | ||
| JP5-157450 | 1993-06-28 | ||
| JP5-65761 | 1993-06-28 | ||
| JP26917093A JP3181771B2 (ja) | 1992-12-24 | 1993-10-27 | 液晶パネルの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0772454A JPH0772454A (ja) | 1995-03-17 |
| JP3181771B2 true JP3181771B2 (ja) | 2001-07-03 |
Family
ID=27572564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26917093A Expired - Lifetime JP3181771B2 (ja) | 1992-12-24 | 1993-10-27 | 液晶パネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3181771B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0990940A4 (en) * | 1998-02-23 | 2002-10-23 | Seiko Epson Corp | METHOD FOR DRIVING AN ELECTRO-OPTICAL DEVICE, CIRCUIT FOR DRIVING THE SAME, ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE |
| US7064773B1 (en) | 1999-03-30 | 2006-06-20 | Canon Kabushiki Kaisha | Display apparatus |
| IL135932A0 (en) * | 1999-05-04 | 2001-05-20 | Varintelligent Bvi Ltd | A driving scheme for liquid crystal display |
| EP1396838A4 (en) * | 2001-06-13 | 2008-04-30 | Kawasaki Microelectronics Inc | EASY DRIVE PROCESS AND EASY CONTROL DEVICE FOR MATRIX LIQUID CRYSTALS |
| TW200830258A (en) * | 2007-01-12 | 2008-07-16 | Richtek Techohnology Corp | Driving apparatus for organic light-emitting diode panel |
-
1993
- 1993-10-27 JP JP26917093A patent/JP3181771B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0772454A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100246150B1 (ko) | 액정 디스플레이 장치 및 그 구동 방법 | |
| KR100293309B1 (ko) | 액정패널의 구동방법 | |
| KR100344861B1 (ko) | 액정 디스플레이 장치의 구동 방법 | |
| US7138972B2 (en) | Liquid crystal element drive method, drive circuit, and display apparatus | |
| JP3230755B2 (ja) | 平面型表示デバイスのマトリックス駆動方法 | |
| JP2796619B2 (ja) | 液晶表示パネルの階調駆動装置 | |
| US5619224A (en) | Liquid crystal display panel driving device | |
| JPH05134629A (ja) | アクテイブマトリクス型液晶表示パネル及びその駆動方法 | |
| JP3169763B2 (ja) | 液晶表示パネルの階調駆動装置 | |
| JP3181771B2 (ja) | 液晶パネルの駆動方法 | |
| US6980193B2 (en) | Gray scale driving method of liquid crystal display panel | |
| JP4166936B2 (ja) | 液晶表示パネルの駆動方法 | |
| US20030085861A1 (en) | Gray scale driving method of liquid crystal display panel | |
| JP3791997B2 (ja) | 液晶表示装置の駆動法 | |
| JP3576231B2 (ja) | 画像表示装置の駆動方法 | |
| JP3027533B2 (ja) | 単純マトリクス型液晶表示装置の駆動方法 | |
| JP3570757B2 (ja) | 画像表示装置の駆動法 | |
| JPH05173507A (ja) | 液晶素子の駆動方法及び表示装置 | |
| JPH11184436A (ja) | 液晶表示装置の駆動方法 | |
| JPH05341735A (ja) | 液晶表示装置の駆動回路 | |
| JPH0844319A (ja) | 液晶表示装置 | |
| JP2000267631A (ja) | 階調発生方法および液晶表示装置の駆動装置 | |
| JP2002140049A (ja) | 液晶表示パネルの駆動方法 | |
| JPH0863131A (ja) | 画像表示装置の駆動方法 | |
| JPH1090653A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 10 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |