JPH0863131A - 画像表示装置の駆動方法 - Google Patents

Abstract

(57)【要約】 【目的】複数行同時選択を行う液晶表示素子の駆動法に
おいて、仮想行の存在による表示むらを抑える。 【構成】行電極の少なくとも１部に、仮想的な行電極を
含ませるとともに、該仮想行電極上のデータを、当該仮
想行電極の近傍の実行電極上のデータと一致させること
を特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高速で応答する液晶に
適した液晶表示装置を駆動する方法に関する。特に、本
発明は、複数ライン同時選択法（特開平６−２７９０
７、ＵＳＰ５２６２８８１参照）でマルチプレクス駆動
を行う、単純マトリクス型液晶表示装置の駆動方法に関
する。

【０００２】

【従来の技術】以下、本明細書では、走査電極を行電極
といい、データ電極を列電極ともいうことにする。

【０００３】高度情報化時代の進展にともなって情報表
示媒体へのニーズはますます高まっている。液晶ディス
プレイは薄型、軽量、低消費電力などのメリットがあ
り、半導体技術との整合性もよく、ますます普及するも
のと考えられる。一方で普及にともなって画面大型化、
高精細化が求められるようになって大容量表示をする方
法の模索が始まっている。そのなかでＳＴＮ（超ねじれ
ネマティック）方式はＴＦＴ（薄膜トランジスタ）方式
にくらべ製造工程が簡素であり、低コストで生産できる
ので将来の液晶ディスプレイの主流になると考えられ
る。

【０００４】ＳＴＮ方式で大容量表示をするためには従
来から線順次マルチプレクス駆動が行われている。この
方法は各行電極を一本ずつ順次選択するとともに、列電
極を表示したいパターンと対応させて選択するもので、
全行電極が選択されることによって一画面の表示を終え
る。

【０００５】しかし、線順次駆動法では、表示容量が大
きくなるにつれて、フレーム応答と呼ばれる問題が起こ
ることが知られている。線順次駆動法では、選択時には
比較的大きく、非選択時には比較的小さい電圧が画素に
印加される。この電圧比は一般に行ライン数が大きくな
るほど（高デューティ駆動となるほど）大きくなる。こ
のため、電圧比が小さいときには電圧実効値に応答して
いた液晶が印加波形に応答するようになる。すなわち、
フレーム応答とは選択パルスでの振幅が大きいためオフ
時の透過率が上昇し、選択パルスの周期が長いためオン
時の透過率が減少し、結果としてコントラストの低下を
引き起こす現象である。

【０００６】フレーム応答の発生を抑制するためにフレ
ーム周波数を高くし、これにより選択パルスの周期を短
くする方法が知られているが、これには重大な欠点があ
る。つまり、フレーム周波数を増やすと、印加波形の周
波数スペクトルが高くなるので、表示の不均一を引き起
こし、消費電力が上昇する。このように選択パルス幅が
狭くなりすぎるのを防ぐため、フレーム周波数の上限に
は制限がある。

【０００７】周波数スペクトルを高くせずにこの問題を
解決するために、最近、新駆動法が提案された。複数の
行電極（選択電極）を同時に選択する複数ライン同時選
択法などの方法である。この方法は複数の行電極を同時
に選択し、かつ、列方向の表示パターンを独立に制御で
きる方法であり、選択幅を一定に保ったままフレーム周
期を短くできる。すなわちフレーム応答を抑制した高コ
ントラスト表示ができる。

【０００８】複数ライン同時選択法においては、列表示
パターンを独立に制御するために、同時に選択される各
行電極には一定の電圧パルス列が印加される。複数のラ
インを同時に選択する駆動法では、複数の行電極に同時
に電圧パルスが印加されるため、列方向の表示パターン
を同時にかつ独立に制御するために、行電極には各々極
性の違うパルス電圧が印加される必要がある。行電極に
は極性を持つパルスが何回か印加され、トータルで各画
素にはオン、オフに応じた実効電圧が印加される。

【０００９】１アドレス期間内に同時に選択される各行
電極に印加される選択パルス電圧群はＬ行Ｋ列の行列
（これを以後、選択行列（Ａ）という）として表せる。
各行電極に対応する選択パルス電圧系列は１アドレス期
間内で互いに直交なベクトル群として表せるため、これ
らを列要素として含む行列は直交行列となる。つまり、
行列内の各行ベクトルは互いに直交である。行の数Ｌは
同時選択数に対応し、各行はそれぞれのラインに対応す
る。たとえば、Ｌ本の選択ラインの中の第１ラインに
は、選択行列（Ａ）の１行目の要素が対応する。そし
て、１列目の要素、２列目の要素の順に選択パルスが印
加される。本明細書では選択行列（Ａ）の表記におい
て、１は正の選択パルスを、−１は負の選択パルスを意
味することとする。

【００１０】列電極には、この行列の各列要素および列
表示パターンに対応した電圧レベルが印加される。すな
わち、列電極電圧系列はこの行電極電圧系列を決める行
列と表示パターンによって決まる。

【００１１】列電極に印加される電圧波形のシーケンス
は以下のように決定される。図１１はその概念を示した
説明図である。４行４列のアダマール行列を選択行列と
して使用する場合を例にとって説明する。列電極ｉおよ
び列電極ｊにおける表示データが図１１（ａ）に示した
ようになっているとする。列表示パターンは図１１
（ｂ）に示すようにベクトル（ｄ）として表される。こ
こで列要素が−１のときはオン表示を表し、１はオフ表
示を表す。行電極に、行列の列の順に順次行電極電圧が
印加されていくとすると、列電極電圧レベルは図１１
（ｂ）に示すベクトル（ｖ）のようになり、その波形は
図１１（ｃ）のようになる。図１１（ｃ）において、縦
軸、横軸はそれぞれ任意単位である。

【００１２】

【発明が解決しようとする課題】複数ライン同時選択法
においては、実際に基板上に存在する行電極以外に、仮
想的な行電極を想定して駆動する場合が多い。一つの理
由は、全ラインよりも少ない本数の同時選択を行う場
合、全行電極本数が、同時選択する行電極の本数で割り
切れるとは限らないので、仮想電極を想定して同時選択
される行電極の数を揃える場合があるためである。つま
り、実際の行電極の数が足りない行電極サブグループに
仮想的に行電極があるものとして、列電極信号を演算
し、駆動するのである。

【００１３】しかし、本発明者らが開発を進めるうち
に、このような仮想行電極付近に表示むらを生じる場合
のあることが見いだされた。特に、上下に画面を分割
し、２画面駆動をした場合にこの表示むらが問題となる
ことが多い。画面の中央に仮想電極が配置されると、行
方向に沿った黒筋もしくは白筋として表示むらが現れて
くるので表示上目立つためである。

【００１４】

【課題を解決するための手段】本発明は、前述の課題を
解決するものであり、複数の行電極と複数の列電極とを
有する画像表示装置の行電極を全行電極数よりも少ない
複数本同時選択して駆動する駆動方法において、行電極
の少なくとも１部に、仮想的な行電極を含ませるととも
に、該仮想行電極上のデータを、当該仮想行電極の近傍
の実行電極上のデータと一致させることを特徴とする画
像表示装置の駆動方法を提供する。

【００１５】すなわち、仮想データを当該仮想行電極の
近傍の走査電極上のデータと一致させることにより、表
示むらを大幅に軽減できる。この場合において、仮想行
電極のみで構成される行電極の組を持つ場合もありう
る。

【００１６】ここで、「仮想電極の近傍にある」とは、
スキャン順序において近いことをいう。たとえばディス
プレイが上から下へ走査されており、仮想電極が画面の
最下部にある場合を考えると、画面の最上部も「仮想電
極の近傍」ということになる。この場合は、画面の最下
部の次に画面の最上部がスキャンされるからである。

【００１７】仮想電極上のデータの取り方により当該デ
ータを有する列電極上の電圧変化が影響されることを以
下に示す。

【００１８】選択行列としてアダマール関数を用いた場
合について列電極電圧波形を調べる。図９（ａ）は７行
８列のアダマール行列（８行８列のアダマール行列から
第１行を除いたもの）である。１つの選択パルスを印加
するたびに次のサブグループを選択する方式をとる。ま
たサブグループごとの選択で選択行列の列を１つ進める
方式とする。この場合、全オフ表示（ｘ）＝（１，１，
・・・，１）に対し、列電圧レベルは（ｙ）＝（７，−
１，−１，・・・，−１）となり、その最大変位（Δｙ
_i ＝｜ｙ_i+1 −ｙ_i ｜の最大）は８である。したがっ
て、選択行列として、アダマール行列を用いると、全面
オフ表示時の最大電圧変動は大きく、これが主に波形歪
による実効値減少をもたらし、表示むらの原因になる。

【００１９】この場合の波形パターンは図９（ｂ）のよ
うになる。これは全オフ表示のときの列電圧波形を任意
単位で示したものである。周期的に大きな電圧変動のあ
ることがわかる。

【００２０】ここで、同時選択される行電極のうちの１
本（たとえば７番目の行電極）をダミー電極とする。ダ
ミー電極上の表示データ（ダミーデータ）として、連続
するサブグループそれぞれに対し、順次、（−１，１，
１，−１，１，−１，−１，１）を使うと、列電圧レベ
ルは（ｙ）＝（５，１，１，・・・，１）となり、列電
圧変動の最大値（△ｙ_i の最大）は４となる。この場合
の波形パターンを図９（ｃ）に示す。これにより、ダミ
ー行に適当なダミーデータを設けることにより、列電圧
の変位幅が減っていることがわかる。

【００２１】図１０（ａ）は、別の直交選択行列（Ｂ）
の例である。図１０（ａ）は７行８列の行列であり、ダ
ミー行まで含めた全オフ表示（ｘ）＝（１，１，・・
・，１）に対し、列電圧レベルは（ｙ）＝（５，１，
１，−３，−３，−３，１，１）となり、列電圧変動の
最大値（Δｙ_i の最大）は４である（図１０（ｂ））。

【００２２】この場合も同様にして、同時選択される行
電極のうちの１本（たとえば７番目の行電極）をダミー
電極とし、ダミーデータとして連続するサブグループそ
れぞれに対し、順次、（−１，１，１，１，１，１，−
１，−１）を使うと、実電極に対して全オフとなる表示
に対して列電圧レベルは（ｙ）＝（３，３，１，−１，
−１，−３，−１，１）となり、列電圧変動の最大値
（△ｙ_i の最大）は２である。この場合の波形パターン
を図１０（ｃ）に示す。これによっても、ダミー行に適
当なダミーデータを設けることにより、列電圧の変位幅
が減っていることがわかる。

【００２３】上の説明では、全オフ（全オン）表示の場
合に適当に、ダミーデータを選ぶことにより、表示むら
を低減できることを示したが、他の表示パターンでも、
列電圧の変動がより小さくなるようにオンまたはオフに
選べる。すなわち、ダミーデータをオンにした場合とオ
フにした場合とで、列電圧変動の大きさを比較し、列電
圧変動がより小さくなるようにダミー電極上の表示デー
タを選ぶことにより、あらゆる表示パターンにおいてダ
ミー行上のデータ設定に起因した表示むらを抑制でき
る。

【００２４】本発明においては仮想データは当該仮想行
電極の近傍の行電極上のデータと一致させる。ウインド
ウ表示などの実用上重要な表示パターンは全面オン、ま
たは全面オフに近いパターンであり、このような場合に
表示むらが抑えられるような工夫が関数形などに施され
ていることが通常は好ましい。このような関数形を発明
者らはすでに特願平６−７１０９５などで提案してい
る。この意味で、仮想データを仮想行電極の近傍の行電
極上のデータに一致させることは、表示むら低減に効果
がある。より全面オン、全面オフのパターンに近づける
ことになるからである。

【００２５】仮想行電極は現実に存在するものではない
が、実際には、その位置を表示画面上で特定できること
が多い。これは、多くの場合、回路設計上の有利さか
ら、選択パルスシーケンスを一定の規則性を持って印加
し、かつ、同時選択される行電極が一定の規則性を持っ
て実画面上で配列されるためである。

【００２６】たとえば、同時選択される行電極ごとにひ
とかたまりにして、実画面上に配置する場合の例を図１
に示した。図は実走査線が１４本、同時選択される行電
極の本数が３本、独立の選択パルスの数が４個（Ａ₁ 〜
Ａ₄ ）の場合である。

【００２７】この場合、画面の上部から、行サブグルー
プを選択するごとに選択パルスを１つ進めながら、行選
択を進行していくものとすると、サブグループ３には、
Ａ₃，Ａ₄ ，Ａ₁ ，Ａ₂ ・・・の順序で選択パルスが印
加されることになる。これを実際に印加されている選択
波形と比較することによって、何番目の位置の行電極が
仮想電極として取り扱われているかを認識できる。そし
て、同時選択される行電極ごとにひとかたまりにして、
実画面上に規則的に配置されていることを考慮すると、
仮想行電極３−３は、実画面上で上から８行目と９行目
の間に配置されているとみなせる。

【００２８】同様に、同時に選択される行電極を実画面
上で分散配置したものが、図２である。この場合も同様
に考察することにより、実電極の１２番目と１３番目と
の間に仮想電極が挿入されている、とみなせる。

【００２９】仮想データを当該仮想行電極の近傍の行電
極上のデータと一致させることに関する具体例を説明す
る。たとえば、図１のような場合は、仮想電極は３−３
に位置しているので、３−２もしくは３−１上のデータ
に仮想電極のデータを一致させればよい。

【００３０】また、仮想行電極のデータを隣り合う直前
のサブグループ内のデータと一致させてもよい。たとえ
ば、図１のような場合は、仮想電極は３−３に位置して
いるので、２−１から２−３のいずれかの行の上のデー
タに仮想電極上のデータを一致させる。

【００３１】また、仮想行電極のデータを隣り合う次の
サブグループ内のデータと一致させてもよい。たとえ
ば、図１のような場合は、仮想電極は３−３に位置して
いるので、４−１から４−３のいずれかの行の上のデー
タに仮想電極上のデータを一致させる。

【００３２】図２のように、同時選択される行電極の組
が表示基板上で分散配置されている場合には、仮想電極
３−３に与えるデータは行電極１−３，２−３，４−
３，５−３などのうちから選ばれればよい。

【００３３】かかる場合において、仮想行電極が複数本
ある場合には、仮想行電極を画面上で分散配置すること
が好ましい。仮想電極の存在に起因する表示むらが分散
されるため、表示品位の向上が期待できる。

【００３４】本発明における駆動方法は、特開平６−２
７９０７、ＵＳＰ５２６２８８１に記載されているよう
な回路を基本として用いて実現できる。

【００３５】最初に仮想データを近傍の行電極上のデー
タと一致させる場合に採用できる回路の構成の一例につ
いて説明する。そのブロック図を図４に示す。これは、
ＲＧＢそれぞれ１６階調表示を行うための回路である。
データ信号を、１６階調の信号をＭＳＢからＬＳＢまで
４ビットの信号としてデータ前処理回路１に入力する。
データ前処理回路１は後段の列信号形成に適したフォー
マットとタイミングで列信号発生回路２に入力されるデ
ータ信号を出力するための回路である。列信号発生回路
２には、データ前処理回路２から出力されるデータ信号
と直交関数発生回路５から出力される直交関数信号とが
入力される。

【００３６】列信号発生回路２は両信号を用いて所定の
演算を行い列信号を形成した後、列ドライバ３に出力す
る。列ドライバ３は所定の基準電圧を用いて、入力され
る列信号から液晶パネル６の列電極に印加する列電極電
圧を形成して液晶パネル６に出力する。一方、液晶パネ
ル６の行電極には、直交関数発生回路５から出力される
直交関数信号を行ドライバ４で変換した行電極電圧が印
加される。これらの回路は、必要に応じてタイミング回
路等を備え、所定のタイミングにコントロールされて動
作する。

【００３７】本発明で用いられている直交関数は、直交
関数発生回路５が発生する。直交関数発生回路５は、直
交関数信号発生のたびに演算を行い信号形成することも
できる。しかし、あらかじめ、使用する直交関数信号を
ＲＯＭに保存しておき、それを適当なタイミングで読み
出すほうが簡便性の点で好ましい。すなわち、液晶パネ
ル６への電圧印加タイミングを規定するパルスを計数
し、計数値をアドレス信号としてＲＯＭ内の直交関数信
号を順次読み出すようにする。

【００３８】データ前処理回路１は、具体的には、図５
のような構成である。信号処理は、階調情報を持った４
ビットの画像データをＲ、Ｇ、Ｂ３ビットずつ４組に分
けて行う。すなわち、ＭＳＢ（２³ ）、２ｎｄＭＳＢ
（２² ）、３ｒｄＭＳＢ（２¹）、ＬＳＢ（２⁰ ）の４
組に信号を分けて、並列処理を行う。

【００３９】入力された３ビットのデータは５段直並列
変換器１１で１５ビットのデータに変換してメモリ１２
に送られる。具体的には、５段シフトレジスタの入力端
子にシリアルなデータを入力しその５個の各タップ出力
をメモリ１２に入力する。

【００４０】メモリ１２としてはデータ幅１６ビットの
ＶＲＡＭを用いた。メモリ１２への書き込みは直接アク
セスモードを用いて以下のように行う。すなわち、同じ
列電極に対応した行電極上のデータは、同時選択される
７本の行電極について隣り合う７個のアドレスに格納す
る。このようにすることにより、後段のメモリからの読
み出しが高速に行えるとともに、演算が容易になる。

【００４１】メモリ１２からの読み出しは高速な順次ア
クセスモードでＬＣＤの駆動タイミングに応じて行い、
４組の１５ビットデータをデータフォーマット変換回路
１６へ送る。仮想データを近傍の行電極上のデータと一
致させる場合には、この際の読み出しを、仮想行に対応
する位置で複数回重複して読み出せばよい。

【００４２】データフォーマット変換回路１６は、各階
調ごとに１５ビット幅で並列に送られたデータをＲＧＢ
ごとの２０ビット幅の並列信号に整理し直す回路であ
り、通常は、回路基板上で適宜の配線を行うことにより
足りる。

【００４３】データフォーマット変換回路１６でＲＧＢ
３組の２０ビットデータに変換されたのち、データは階
調決定回路１５へ送られる。階調決定回路１５では１ド
ット当り４ビットの階調データをオン／オフ１ビットの
データに変換してサブ画面の映像信号とし、サブ画面を
たとえば１５サイクルかけて階調表示を実現するフレー
ム変調用回路である。

【００４４】具体的には、２０ビット幅のデータを所定
のタイミングで５ビット幅データに分配するデマルチプ
レクサを用いた。どのビットがどのサブ画面に対応する
かは、フレームカウンタによる計数によって決められ
る。このようにして５ドット分の階調データに相当する
２０ビットのデータを５ビットの階調のないシリアルデ
ータに変換して縦横変換回路１３に出力する。

【００４５】縦横変換回路１３は５ピクセルの表示デー
タを７回転送して蓄えておき、これを７ピクセルのデー
タとして５回に分けて読み出す回路である。２組の５×
７ビットレジスタで構成されている。縦横変換回路１３
からデータ信号は列信号発生回路２に送られる。

【００４６】列信号発生回路２は、図６に示した構成で
ある。７ビットのデータ信号を排他的論理和ゲート２
３、２３、・・・に入力する。排他的論理和ゲート２３
にはそれぞれ直交関数発生回路５からの信号も入力され
る。排他的論理和ゲート２３の出力は加算器２１で同時
選択される行電極について加算される。

【００４７】また、列ドライバ３は、図７のような構成
になっている。シフトレジスタ３１、ラッチ３２、デコ
ーダ３３、および電圧分割器３４からなっている。電圧
レベル選別器３３としてはデマルチプレクサを用い、１
行分のデータをシフトレジスタ３１に送り込んだ段階で
表示データの列電圧への変換を行う。

【００４８】さらに、行ドライバ４は、図８のような構
成になっている。駆動パターンレジスタ４１、選択信号
レジスタ４２、およびデコーダ４３からなる。選択信号
レジスタ４２の内容によって同時選択行が決められ、駆
動パターンレジスタ４１の内容によって選択された各行
にどちらの極性の選択信号をを出力するかが決められ
る。非選択行は０Ｖが出力される。

【００４９】また、図３は仮想データを列電圧の変動が
小さくなるようにオンまたはオフから選ぶ場合に採用で
きる回路の１例である。あるサブグループに１本のダミ
ー電極を含む場合で示してある。図４の回路との相違点
は、ダミーデータをオンにした場合とオフにした場合で
各々別の列信号発生回路２１および２２で列信号を演算
形成する点である。

【００５０】あらかじめ直前のサブグループのデータを
ラッチ回路３１によって貯めておき、差分回路とコンパ
レータおよびセレクタを持つ選択回路３２に列信号発生
回路２１および２２とラッチ回路３１とからのデータを
送り、列信号発生回路２１からのデータとラッチ回路３
１からのデータ、および列信号発生回路２２からのデー
タとラッチ回路３１からのデータについて、それらの差
をとりその絶対値をコンパレータによって大小比較し、
差の小さい方をセレクタによってセレクトし、列ドライ
バ３へと送る。こうして、列電圧の変動が小さくなるよ
うに仮想データをオンまたはオフに選べる。

【００５１】図３〜図８は回路の一例として示したもの
であり、本発明の本質を損しない限り、さまざまな回路
を採用できる。

【００５２】

【実施例】

［実施例１］液晶表示パネルは９．４インチのＶＧＡモ
ジュール（画素数４８０×２４０×３（ＲＧＢ））で背
面バックライトを備える。液晶表示パネルの応答時間は
立ち上がりと立ち下がりとの平均で６０ｍｓである。７
本の行を同時選択するとともに、サブグループごとの選
択で、選択行列の列を１つ進める方式で駆動した。２画
面駆動（上下分割）を行ったので、サブグループの数は
３５となった。３１〜３５番目のサブグループは６本が
実在の行電極であり、１本（７番目）が仮想電極であ
る。画面上の行電極配置は、図１に示したように、同時
選択される行電極をそれぞれひとかたまりに配置するよ
うにした。バイアスはコントラスト比がほぼ最大となる
ように調整し、表示のコントラスト比は３０：１、最大
輝度は１００ｃｄ／ｍ² となった。

【００５３】基本的に図４〜図８に示した回路を用い
て、仮想電極上の表示データをそれぞれ６番目の電極上
の表示データと一致させるようにしたところ、画面中央
付近の黒筋もめだたず、良好な表示品位の画面が得られ
た。

【００５４】［実施例２］実施例１と同様のパネルを、
基本的に図３、図５〜図８に示した回路を用いて、仮想
行上の表示データは当該データを有する列電極上の電圧
変化が小さくなるようにオンまたはオフから選ぶように
したところ、画面中央付近の黒筋も発生せず、良好な表
示品位の画面が得られた。

【００５５】［実施例３］基本的に図４に示した回路を
用いて、液晶表示パネルを以下の要領で駆動した。液晶
表示パネルは９．４インチのＶＧＡモジュール（画素数
４８０×６４０×３（ＲＧＢ））で背面バックライトを
備える。液晶表示パネルの応答時間は立ち上がりと立ち
下がりとの平均で６０ｍｓである。４本の行を同時選択
するとともに、サブグループごとの選択で、選択行列の
列を１つ進める方式で駆動した。２画面駆動（上下分
割）を行ったので、サブグループの数は６０となった。
バイアスはコントラスト比がほぼ最大となるように調整
し、階調方式は空間変調フレームレートコントロールで
行った。画面上の行電極配置は図１に示したように、同
時選択される行電極をそれぞれひとかたまりに配置する
ようにした。表示のコントラスト比は４０：１、最大輝
度は１００ｃｄ／ｍ² となった。

【００５６】選択行列として、数１に示す行列を用い
た。

【００５７】

【数１】

【００５８】行ラインは２４０ラインに仮想ライン４本
を加え、２４４ラインとし、６１サブグループで駆動し
た。

【００５９】ベクトルシーケンスは下の表１（１フレー
ム）で示すように、選択するサブグループと選択列ベク
トルを対応させた。表の中で「選択ベクトル」とは、数
１の行列の何列目に対応する選択パルスを印加したかに
ついて示したものである。なお、極性反転は、選択信号
を２３パルス印加するたびに行って駆動した。

【００６０】

【表１】

【００６１】本実施例においては、均一な表示が得ら
れ、著しくクロストークが低減され、ウインドウズの画
面表示でビデオ表示をウインドウ表示した場合において
も、ほとんど気にならないレベルであった。

【００６２】仮想行は、上画面、下画面とも画面の最後
（６１サブグループ目）に配置し、上画面の６１サブグ
ループ目のデータとしては、下画面の１サブグループ目
のデータを用い、下画面の６１サブグループ目のデータ
としては、上画面の６０サブグループ目のデータを用い
た。これは、中心付近（上画面と下画面の突き合わせ部
分）での表示むらが生じないように、カラム波形の連続
性が保たれるようにしたものである。

【００６３】通常のクロストークおよび中心での不均一
性のいずれもほとんどない均一な表示が達成された。

【００６４】

【発明の効果】本発明によれば、複数行同時選択を行う
液晶表示素子の駆動法において、仮想行の存在による表
示むらを抑え、良好な表示品位の液晶表示素子が得られ
る。

【図面の簡単な説明】

【図１】画面上の仮想行電極の配置を説明する説明図

【図２】画面上の仮想行電極の別の配置を説明する説明
図

【図３】本発明の駆動方法を実現するための駆動回路の
一例を示すブロック図

【図４】本発明の駆動方法を実現するための駆動回路の
一例を示すブロック図

【図５】データ前処理回路１を示すブロック図

【図６】列信号発生回路２を示すブロック図

【図７】列ドライバ３を示すブロック図

【図８】行ドライバ４を示すブロック図

【図９】（ａ）アダマール関数を示す説明図、（ｂ）全
オン表示の場合の列電圧変動を示すグラフ、（ｃ）本発
明による全オン表示の場合の列電圧変動を示すグラフ

【図１０】（ａ）他の直交関数を示す説明図、（ｂ）全
オン表示の場合の列電圧変動を示すグラフ、（ｃ）本発
明による全オン表示の場合の列電圧変動を示すグラフ

【図１１】（ａ）〜（ｃ）は複数ライン同時選択法での
電圧印加方法を説明する概念図および波形図

【符号の説明】

１：データ前処理回路 ２：列信号発生回路 ３：列ドライバ ４：行ドライバ ５：直行関数発生回路 ６：液晶パネル ２１：列信号発生回路 ２２：列信号発生回路 ３１：ラッチ回路 ３２：選択回路

フロントページの続き (72)発明者 桑田 武志 神奈川県横浜市神奈川区羽沢町1150番地 旭硝子株式会社中央研究所内

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の行電極と複数の列電極とを有する画
   像表示装置の行電極を全行電極数よりも少ない複数本同
   時選択して駆動する駆動方法において、 行電極の少なくとも１部に、仮想的な行電極を含ませる
   とともに、該仮想行電極上のデータを、当該仮想行電極
   の近傍の実行電極上のデータと一致させることを特徴と
   する画像表示装置の駆動方法。