JP2796619B2 - 液晶表示パネルの階調駆動装置 - Google Patents
液晶表示パネルの階調駆動装置Info
- Publication number
- JP2796619B2 JP2796619B2 JP6326108A JP32610894A JP2796619B2 JP 2796619 B2 JP2796619 B2 JP 2796619B2 JP 6326108 A JP6326108 A JP 6326108A JP 32610894 A JP32610894 A JP 32610894A JP 2796619 B2 JP2796619 B2 JP 2796619B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- row
- column
- liquid crystal
- bit digit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3625—Control of matrices with row and column drivers using a passive matrix using active addressing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＳＴＮ液晶等を用いた単
純マトリクス液晶表示パネルの駆動装置に関する。より
詳しくは、複数ライン同時選択方式に適した駆動装置に
関する。さらに詳しくは、パルス変調やフレーム間引き
変調による階調表示（中間調表示）に適した駆動回路構
成に関する。
純マトリクス液晶表示パネルの駆動装置に関する。より
詳しくは、複数ライン同時選択方式に適した駆動装置に
関する。さらに詳しくは、パルス変調やフレーム間引き
変調による階調表示（中間調表示）に適した駆動回路構
成に関する。
【０００２】
【従来の技術】単純マトリクス型の液晶表示パネルは、
行電極群と列電極群との間に液晶層を保持してマトリク
ス状の画素を設けたものである。従来、液晶表示パネル
は電圧平均化法により駆動されていた。この方法は各行
電極を順次１本ずつ選択し、そのタイミングに合わせて
全列電極にＯＮ／ＯＦＦに相当するデータ信号を与える
ものである。その結果、各画素に印加される電圧は全行
電極（Ｎ本）を選択する１フレーム期間の中で１回（１
／Ｎ分の時間）高い印加電圧となり、残りの時間（（Ｎ
−１）／Ｎ分の時間）は一定のバイアス電圧となる。使
用する液晶材料の応答速度が遅い場合には、１フレーム
期間における印加電圧波形の実効値に応じた輝度の変化
が得られる。しかしながら、分割数を大きくとりフレー
ム周波数が下がると、１フレーム期間と液晶の応答時間
との差が小さくなり、液晶は印加されるパルス毎に応答
し、フレーム応答現象と呼ばれる輝度のちらつきが現わ
れコントラストが低下する。
行電極群と列電極群との間に液晶層を保持してマトリク
ス状の画素を設けたものである。従来、液晶表示パネル
は電圧平均化法により駆動されていた。この方法は各行
電極を順次１本ずつ選択し、そのタイミングに合わせて
全列電極にＯＮ／ＯＦＦに相当するデータ信号を与える
ものである。その結果、各画素に印加される電圧は全行
電極（Ｎ本）を選択する１フレーム期間の中で１回（１
／Ｎ分の時間）高い印加電圧となり、残りの時間（（Ｎ
−１）／Ｎ分の時間）は一定のバイアス電圧となる。使
用する液晶材料の応答速度が遅い場合には、１フレーム
期間における印加電圧波形の実効値に応じた輝度の変化
が得られる。しかしながら、分割数を大きくとりフレー
ム周波数が下がると、１フレーム期間と液晶の応答時間
との差が小さくなり、液晶は印加されるパルス毎に応答
し、フレーム応答現象と呼ばれる輝度のちらつきが現わ
れコントラストが低下する。
【０００３】電圧平均化法におけるフレーム応答現象の
問題に対処する方策として、印加電圧パルスの幅を狭め
た「高周波数化」が提案されている。パルス幅を縮小し
た分フレーム周波数が上がる。選択時の電圧パルスが短
い周期で印加される為に透過率が下がりきらないうちに
次の電圧パルスが印加され全体の透過率が上昇する。し
かしながら、この高周波数化方式には限界があり、印加
電圧波形の歪の増大によって画像の均一性を著しく損な
う。
問題に対処する方策として、印加電圧パルスの幅を狭め
た「高周波数化」が提案されている。パルス幅を縮小し
た分フレーム周波数が上がる。選択時の電圧パルスが短
い周期で印加される為に透過率が下がりきらないうちに
次の電圧パルスが印加され全体の透過率が上昇する。し
かしながら、この高周波数化方式には限界があり、印加
電圧波形の歪の増大によって画像の均一性を著しく損な
う。
【０００４】近年、上述したフレーム応答現象の問題に
対処するより有力な方策として、「複数ライン同時選択
法」が提案されており、例えば特開平５−１００６４２
号公報に開示されている。この複数ライン同時選択法
は、従来の１行毎の選択ではなく、複数の行電極を同時
に選択する事によって、見掛け上高周波数化を図り前述
したフレーム応答現象を抑制するものである。１行毎の
選択ではなく複数の行電極を同時に選択するので、任意
の画像表示を得る為に工夫が必要になる。即ち、元の画
素データを演算処理して列電極に供給する必要がある。
具体的には、直交関数の組により表わされる複数の行信
号を選択期間毎に組順次で行電極群に印加する。一方、
直交関数の組と選ばれた画素データの組との積和演算を
逐次行ない、その結果に応じた電圧レベルを有する列信
号を該組順次走査に同期して選択期間中に列電極群に印
加する。
対処するより有力な方策として、「複数ライン同時選択
法」が提案されており、例えば特開平５−１００６４２
号公報に開示されている。この複数ライン同時選択法
は、従来の１行毎の選択ではなく、複数の行電極を同時
に選択する事によって、見掛け上高周波数化を図り前述
したフレーム応答現象を抑制するものである。１行毎の
選択ではなく複数の行電極を同時に選択するので、任意
の画像表示を得る為に工夫が必要になる。即ち、元の画
素データを演算処理して列電極に供給する必要がある。
具体的には、直交関数の組により表わされる複数の行信
号を選択期間毎に組順次で行電極群に印加する。一方、
直交関数の組と選ばれた画素データの組との積和演算を
逐次行ない、その結果に応じた電圧レベルを有する列信
号を該組順次走査に同期して選択期間中に列電極群に印
加する。
【０００５】上述した複数ライン同時選択法は階調表示
を行なう場合にも拡張できる。階調表示には様々な方式
があるが、例えば、パルス変調方式やフレーム間引き変
調方式は複数ライン同時選択法と容易に組み合わせる事
ができ、上述した特開平５−１００６４２号公報にも記
載されている。この方法では、与えられた画素データが
複数ビット桁構成を有しており、これにより階調表現を
行なっている。直交関数の組と画素データの組との積和
演算に際しては、画素データの組をビット桁単位で分割
して演算を実行し、各ビット桁に対応した列信号成分を
生成する。さらに、各ビット桁に対応した列信号成分を
１選択期間内で順に配列し、列信号を構成して列電極群
に印加する。この際、ビット桁毎にパルス変調もしくは
フレーム間引き変調を適用する事により所定の階調表示
が得られる。
を行なう場合にも拡張できる。階調表示には様々な方式
があるが、例えば、パルス変調方式やフレーム間引き変
調方式は複数ライン同時選択法と容易に組み合わせる事
ができ、上述した特開平５−１００６４２号公報にも記
載されている。この方法では、与えられた画素データが
複数ビット桁構成を有しており、これにより階調表現を
行なっている。直交関数の組と画素データの組との積和
演算に際しては、画素データの組をビット桁単位で分割
して演算を実行し、各ビット桁に対応した列信号成分を
生成する。さらに、各ビット桁に対応した列信号成分を
１選択期間内で順に配列し、列信号を構成して列電極群
に印加する。この際、ビット桁毎にパルス変調もしくは
フレーム間引き変調を適用する事により所定の階調表示
が得られる。
【０００６】
【発明が解決しようとする課題】複数ライン同時選択法
では、行電極群に印加される行信号はどの様な直交波形
でも基本的には良いが、同時選択した行電極を全て同一
極性の電圧パルスで走査する場合が必ず１フレームの中
に１回生じる。一方各列電極に印加される列信号波形
は、前述した様に画素データの組と直交行信号の組との
積和演算により求められる。従って、画素データが任意
の階調表示パタンを表わす場合であれば、非選択期間の
バイアス電圧は１フレーム中任意に加わる事になる。し
かしながら、階調表示パタンが全点灯（全ＯＮ）又は全
消灯（全ＯＦＦ）の場合、非選択期間のバイアス電圧は
同時選択した行電極が全て同一極性の電圧パルスで走査
される期間に集中して加わる事になる。この為光学応答
にムラが発生し階調表示パタンに依存してコントラスト
に差が出るという課題がある。そこで、本発明は階調表
示パタンに依存する光学応答のムラを改善する事を目的
とする。
では、行電極群に印加される行信号はどの様な直交波形
でも基本的には良いが、同時選択した行電極を全て同一
極性の電圧パルスで走査する場合が必ず１フレームの中
に１回生じる。一方各列電極に印加される列信号波形
は、前述した様に画素データの組と直交行信号の組との
積和演算により求められる。従って、画素データが任意
の階調表示パタンを表わす場合であれば、非選択期間の
バイアス電圧は１フレーム中任意に加わる事になる。し
かしながら、階調表示パタンが全点灯（全ＯＮ）又は全
消灯（全ＯＦＦ）の場合、非選択期間のバイアス電圧は
同時選択した行電極が全て同一極性の電圧パルスで走査
される期間に集中して加わる事になる。この為光学応答
にムラが発生し階調表示パタンに依存してコントラスト
に差が出るという課題がある。そこで、本発明は階調表
示パタンに依存する光学応答のムラを改善する事を目的
とする。
【０００７】
【課題を解決するための手段】上述した従来の技術の課
題を解決し本発明の目的を達成する為に以下の手段を講
じた。即ち、本発明にかかる階調駆動装置は基本的に、
行電極群と列電極群との間に液晶層を保持してマトリク
ス状の画素を設けた液晶表示パネルを、複数ビット桁構
成の画素データに従って階調駆動するものである。本階
調駆動装置は、直交関数の組により表わされる複数の行
信号を選択期間毎に組順次走査で１フレームに渡って該
行電極群に印加する第１手段を備えている。又、該直交
関数の組と画素データの組との積和演算を逐次行ないそ
の結果に応じた電圧レベルを有する列信号を該組順次走
査に同期して選択期間毎に該列電極群に印加する第２手
段を有している。
題を解決し本発明の目的を達成する為に以下の手段を講
じた。即ち、本発明にかかる階調駆動装置は基本的に、
行電極群と列電極群との間に液晶層を保持してマトリク
ス状の画素を設けた液晶表示パネルを、複数ビット桁構
成の画素データに従って階調駆動するものである。本階
調駆動装置は、直交関数の組により表わされる複数の行
信号を選択期間毎に組順次走査で１フレームに渡って該
行電極群に印加する第１手段を備えている。又、該直交
関数の組と画素データの組との積和演算を逐次行ないそ
の結果に応じた電圧レベルを有する列信号を該組順次走
査に同期して選択期間毎に該列電極群に印加する第２手
段を有している。
【０００８】特徴事項として、前記第１手段は該複数の
行信号を形成する直交関数発生手段と、該行信号を倍速
化して該行電極群に印加し同一の組順次走査を少なくと
も前後２フレーム分繰り返す垂直駆動手段とを有してい
る。これに対し、前記第２手段は画素データをフレーム
単位で且つ各ビット桁に分割して記憶するフレームメモ
リと、記憶された画素データの組を各ビット桁別に読み
出して上記積和演算を実行し各ビット桁に対応した列信
号成分を生成する積和演算手段とを有している。
行信号を形成する直交関数発生手段と、該行信号を倍速
化して該行電極群に印加し同一の組順次走査を少なくと
も前後２フレーム分繰り返す垂直駆動手段とを有してい
る。これに対し、前記第２手段は画素データをフレーム
単位で且つ各ビット桁に分割して記憶するフレームメモ
リと、記憶された画素データの組を各ビット桁別に読み
出して上記積和演算を実行し各ビット桁に対応した列信
号成分を生成する積和演算手段とを有している。
【０００９】又、水平駆動手段を有しており、該列信号
成分を上位ビット桁側と下位ビット桁側とに区分し、一
方を前の１フレーム分に分配し他方を後の１フレーム分
に分配して列信号を構成し該列電極群に印加する。ある
いは、上位ビット桁側の列信号成分及び下位ビット桁側
の列信号成分を夫々二分割し、上位ビット桁側及び下位
ビット桁側から各半分を選んで前の１フレーム分に分配
し残る各半分を後の１フレーム分に分配して列信号を構
成し、該列電極群に印加する様にしても良い。好ましく
は、前記水平駆動手段は上位ビット桁側に関しパルス変
調により列信号成分を印加する一方、下位ビット桁側に
関しパルス変調及びフレーム間引き変調を併用して列信
号成分を印加する。
成分を上位ビット桁側と下位ビット桁側とに区分し、一
方を前の１フレーム分に分配し他方を後の１フレーム分
に分配して列信号を構成し該列電極群に印加する。ある
いは、上位ビット桁側の列信号成分及び下位ビット桁側
の列信号成分を夫々二分割し、上位ビット桁側及び下位
ビット桁側から各半分を選んで前の１フレーム分に分配
し残る各半分を後の１フレーム分に分配して列信号を構
成し、該列電極群に印加する様にしても良い。好ましく
は、前記水平駆動手段は上位ビット桁側に関しパルス変
調により列信号成分を印加する一方、下位ビット桁側に
関しパルス変調及びフレーム間引き変調を併用して列信
号成分を印加する。
【００１０】
【作用】本発明によれば、行信号を倍速化して行電極群
に印加し同一の組順次走査を少なくとも前後２フレーム
分繰り返している。これにより、見掛け上フレーム周波
数が２倍に高速化されるので、フレーム応答現象を抑制
可能にする。従って、階調表示パタンが全点灯又は全消
灯の場合であっても光学応答のムラを改善する事ができ
る。ところで、フレーム周波数を高速化すると、これに
応じて選択期間も短縮化する。階調表示を行なう場合パ
ルス変調を用いており、列信号波形は上位ビット桁から
下位ビット桁に渡ってパルス幅の異なる列信号成分の集
合で構成されている。行信号の倍速化に伴ない選択期間
が短縮するので、列信号のパルス幅も縮小する。縮小し
たままの状態で列信号を印加するとパルス波形の歪の増
大によって画像の均一性を損なう。
に印加し同一の組順次走査を少なくとも前後２フレーム
分繰り返している。これにより、見掛け上フレーム周波
数が２倍に高速化されるので、フレーム応答現象を抑制
可能にする。従って、階調表示パタンが全点灯又は全消
灯の場合であっても光学応答のムラを改善する事ができ
る。ところで、フレーム周波数を高速化すると、これに
応じて選択期間も短縮化する。階調表示を行なう場合パ
ルス変調を用いており、列信号波形は上位ビット桁から
下位ビット桁に渡ってパルス幅の異なる列信号成分の集
合で構成されている。行信号の倍速化に伴ない選択期間
が短縮するので、列信号のパルス幅も縮小する。縮小し
たままの状態で列信号を印加するとパルス波形の歪の増
大によって画像の均一性を損なう。
【００１１】そこで、本発明では列信号成分を上位ビッ
ト桁側と下位ビット桁側とに区分し、一方を前の１フレ
ーム分に分配し他方を後の１フレーム分に分配して列信
号を構成している。この様にすれば、個々の列信号成分
のパルス幅を縮小化する事なく行信号の倍速化に適応可
能である。あるいは、上位ビット桁側の列信号成分及び
下位ビット桁側の列信号成分を夫々二分割し、上位ビッ
ト桁側及び下位ビット桁側から各半分を選んで前の１フ
レーム分に分配し残る各半分を後の１フレーム分に分配
しても同様な効果が得られる。
ト桁側と下位ビット桁側とに区分し、一方を前の１フレ
ーム分に分配し他方を後の１フレーム分に分配して列信
号を構成している。この様にすれば、個々の列信号成分
のパルス幅を縮小化する事なく行信号の倍速化に適応可
能である。あるいは、上位ビット桁側の列信号成分及び
下位ビット桁側の列信号成分を夫々二分割し、上位ビッ
ト桁側及び下位ビット桁側から各半分を選んで前の１フ
レーム分に分配し残る各半分を後の１フレーム分に分配
しても同様な効果が得られる。
【００１２】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる液晶表示パネル
の階調駆動装置を示す模式的なブロック図である。図示
する様に、本発明にかかる階調駆動装置は単純マトリク
ス型の液晶表示パネル１に接続される。この液晶表示パ
ネル１は行電極群２と列電極群３との間に液晶層を介在
させたフラットパネル構造を有している。液晶層として
は例えばＳＴＮ液晶を用いる事ができる。本階調駆動装
置はかかる構成を有する液晶表示パネル１を、複数ビッ
ト桁構成の画素データに従ってパルス変調とフレーム間
引き変調を併用しながら階調駆動するものである。
詳細に説明する。図１は本発明にかかる液晶表示パネル
の階調駆動装置を示す模式的なブロック図である。図示
する様に、本発明にかかる階調駆動装置は単純マトリク
ス型の液晶表示パネル１に接続される。この液晶表示パ
ネル１は行電極群２と列電極群３との間に液晶層を介在
させたフラットパネル構造を有している。液晶層として
は例えばＳＴＮ液晶を用いる事ができる。本階調駆動装
置はかかる構成を有する液晶表示パネル１を、複数ビッ
ト桁構成の画素データに従ってパルス変調とフレーム間
引き変調を併用しながら階調駆動するものである。
【００１３】本階調駆動装置は垂直ドライバ４を備えて
おり、行電極群２に接続してこれを駆動する。又水平ド
ライバ５を備えており列電極群３に接続してこれを駆動
する。本装置はさらに、フレームメモリ６と直交関数発
生手段７と積和演算手段８とを具備している。フレーム
メモリ６は入力された画素データをフレーム単位で保持
する。なお、画素データは行電極群２と列電極群３の交
差部に規定される画素の濃度を表わすデータである。本
発明では画素データは複数ビット桁構成を有しており、
画素濃度の階調表現を可能にしている。この関係で、フ
レームメモリ６は各ビット桁に対応したビット平面を有
している。
おり、行電極群２に接続してこれを駆動する。又水平ド
ライバ５を備えており列電極群３に接続してこれを駆動
する。本装置はさらに、フレームメモリ６と直交関数発
生手段７と積和演算手段８とを具備している。フレーム
メモリ６は入力された画素データをフレーム単位で保持
する。なお、画素データは行電極群２と列電極群３の交
差部に規定される画素の濃度を表わすデータである。本
発明では画素データは複数ビット桁構成を有しており、
画素濃度の階調表現を可能にしている。この関係で、フ
レームメモリ６は各ビット桁に対応したビット平面を有
している。
【００１４】直交関数発生手段７は互いに直交関係にあ
る複数の直交関数を発生し、これを逐次適当な組み合わ
せパタンで垂直ドライバ４に供給する。垂直ドライバ４
は直交関数の組により表わされる複数の行信号を選択期
間毎に組順次走査で１フレームに渡って行電極群２に印
加する。この際、垂直ドライバ４は行信号を倍速化して
行電極群２に印加し、同一の組順次走査を少なくとも前
後２フレーム分繰り返す様にしている。以上の説明から
理解される様に、直交関数発生手段７と垂直ドライバ４
が前述した第１手段に相当する。
る複数の直交関数を発生し、これを逐次適当な組み合わ
せパタンで垂直ドライバ４に供給する。垂直ドライバ４
は直交関数の組により表わされる複数の行信号を選択期
間毎に組順次走査で１フレームに渡って行電極群２に印
加する。この際、垂直ドライバ４は行信号を倍速化して
行電極群２に印加し、同一の組順次走査を少なくとも前
後２フレーム分繰り返す様にしている。以上の説明から
理解される様に、直交関数発生手段７と垂直ドライバ４
が前述した第１手段に相当する。
【００１５】本階調駆動装置は、第２手段としてフレー
ムメモリ６及び水平ドライバ５に加え積和演算手段８及
び電圧レベル回路１２を備えている。この第２手段は直
交関数の組と画素データの組との積和演算を逐次行ない
その結果に応じた電圧レベルを有する列信号を該組順次
走査に同期して選択期間毎に列電極群３に印加する。具
体的には、積和演算手段８はフレームメモリ６に記憶さ
れた画素データの組を各ビット桁別に読み出して上記積
和演算を実行し、各ビット桁に対応した列信号成分を作
成する。水平ドライバ５はパルス変調を行なうビット桁
の列信号成分とフレーム間引き変調を行なうビット桁の
列信号成分とを適当に配列して列信号を構成し列電極群
３に印加する。列信号を構成する為に必要な電圧レベル
は予め電圧レベル回路１２から供給される。なお、この
電圧レベル回路１２は垂直ドライバ４に対しても所定の
電圧レベルを供給している。垂直ドライバ４は直交関数
に従って電圧レベルを適宜選択し、行信号として行電極
群２に供給する。
ムメモリ６及び水平ドライバ５に加え積和演算手段８及
び電圧レベル回路１２を備えている。この第２手段は直
交関数の組と画素データの組との積和演算を逐次行ない
その結果に応じた電圧レベルを有する列信号を該組順次
走査に同期して選択期間毎に列電極群３に印加する。具
体的には、積和演算手段８はフレームメモリ６に記憶さ
れた画素データの組を各ビット桁別に読み出して上記積
和演算を実行し、各ビット桁に対応した列信号成分を作
成する。水平ドライバ５はパルス変調を行なうビット桁
の列信号成分とフレーム間引き変調を行なうビット桁の
列信号成分とを適当に配列して列信号を構成し列電極群
３に印加する。列信号を構成する為に必要な電圧レベル
は予め電圧レベル回路１２から供給される。なお、この
電圧レベル回路１２は垂直ドライバ４に対しても所定の
電圧レベルを供給している。垂直ドライバ４は直交関数
に従って電圧レベルを適宜選択し、行信号として行電極
群２に供給する。
【００１６】本階調駆動装置はメモリ制御手段１０を含
んでおり、フレームメモリ６に対する画素データの書き
込み制御を行なう。即ち、パルス変調を行なうビット桁
については全てのフレーム毎に書き込みを実行する一
方、フレーム間引き変調を行なうビット桁についてはフ
レーム間引きに応じて必要なフレーム毎に書き込みを実
行する。このメモリ制御手段１０に加えて同期回路９及
び駆動制御手段１１が含まれている。
んでおり、フレームメモリ６に対する画素データの書き
込み制御を行なう。即ち、パルス変調を行なうビット桁
については全てのフレーム毎に書き込みを実行する一
方、フレーム間引き変調を行なうビット桁についてはフ
レーム間引きに応じて必要なフレーム毎に書き込みを実
行する。このメモリ制御手段１０に加えて同期回路９及
び駆動制御手段１１が含まれている。
【００１７】同期回路９はフレームメモリ６からの画素
データ読み出しタイミングと直交関数発生手段７からの
信号転送タイミングを互いに同期させる。１フレームで
組順次走査を複数回繰り返す事により所望の画像表示が
得られる。この同期回路９はメモリ制御手段１０もタイ
ミング制御している。前述した様にメモリ制御手段１０
はフレームメモリ６に対する画素データの書き込み／読
み出しをビット平面毎に制御する。駆動制御手段１１は
同期回路９の制御を受けて垂直ドライバ４に所定のクロ
ック信号を供給し、前述した行信号の倍速化を可能にし
ている。この駆動制御手段１１は行信号の倍速化に合わ
せて水平ドライバ５も制御している。
データ読み出しタイミングと直交関数発生手段７からの
信号転送タイミングを互いに同期させる。１フレームで
組順次走査を複数回繰り返す事により所望の画像表示が
得られる。この同期回路９はメモリ制御手段１０もタイ
ミング制御している。前述した様にメモリ制御手段１０
はフレームメモリ６に対する画素データの書き込み／読
み出しをビット平面毎に制御する。駆動制御手段１１は
同期回路９の制御を受けて垂直ドライバ４に所定のクロ
ック信号を供給し、前述した行信号の倍速化を可能にし
ている。この駆動制御手段１１は行信号の倍速化に合わ
せて水平ドライバ５も制御している。
【００１８】本発明の特徴事項として、垂直ドライバ４
は駆動制御手段１１の制御を受け、行信号を倍速化して
行電極群２に印加し、同一の組順次走査を少なくとも前
後２フレーム分繰り返す。これに対し、水平ドライバ５
は同じく駆動制御手段１１の制御を受け、列信号成分を
上位ビット桁側と下位ビット桁側とに区分し、一方を前
の１フレーム分（以下前半フレーム）に分配し他方を後
の１フレーム分（以下後半フレーム）に分配して列信号
を構成し列電極群３に印加する。あるいは、上位ビット
桁側の列信号成分及び下位ビット桁側の列信号成分を夫
々二分割し、上位ビット桁側及び下位ビット桁側から各
半分を選んで前半フレームに分配し残る各半分を後半フ
レームに分配して列信号を構成し列電極群３に印加して
も良い。この際、上位ビット桁側の列信号成分について
はパルス変調を適用し、下位ビット桁側の列信号成分に
ついてはフレーム間引き変調を適用している。
は駆動制御手段１１の制御を受け、行信号を倍速化して
行電極群２に印加し、同一の組順次走査を少なくとも前
後２フレーム分繰り返す。これに対し、水平ドライバ５
は同じく駆動制御手段１１の制御を受け、列信号成分を
上位ビット桁側と下位ビット桁側とに区分し、一方を前
の１フレーム分（以下前半フレーム）に分配し他方を後
の１フレーム分（以下後半フレーム）に分配して列信号
を構成し列電極群３に印加する。あるいは、上位ビット
桁側の列信号成分及び下位ビット桁側の列信号成分を夫
々二分割し、上位ビット桁側及び下位ビット桁側から各
半分を選んで前半フレームに分配し残る各半分を後半フ
レームに分配して列信号を構成し列電極群３に印加して
も良い。この際、上位ビット桁側の列信号成分について
はパルス変調を適用し、下位ビット桁側の列信号成分に
ついてはフレーム間引き変調を適用している。
【００１９】以下、図１に示した階調駆動装置の動作を
詳細に説明する。本発明の理解を容易にする為、先ず最
初に複数ライン選択法に関し４本の行電極を同時に選択
する場合を例に挙げて、原理的な説明を行なう。説明を
簡明化する為、行信号の倍速化と列信号の階調化につい
てはこの原理説明では触れない事にする。
詳細に説明する。本発明の理解を容易にする為、先ず最
初に複数ライン選択法に関し４本の行電極を同時に選択
する場合を例に挙げて、原理的な説明を行なう。説明を
簡明化する為、行信号の倍速化と列信号の階調化につい
てはこの原理説明では触れない事にする。
【００２０】図２は４ライン同時駆動の波形図である。
Ｆ1 （ｔ）〜Ｆ8 （ｔ）は行電極に印加される行信号で
あり、Ｇ1 （ｔ）〜Ｇ3 （ｔ）は各列電極に印加される
列信号を表わしている。行信号Ｆは（０，１）において
完備な正規直交関数であるＷａｌｓｈ関数に基づいて設
定されている。０の場合を−Ｖｒ、１の場合を＋Ｖｒ、
非選択期間をＶｏとする。なお、非選択期間の電圧レベ
ルＶｏは０Ｖに設定されている。上から４本ずつ１組と
して選択し、下に向って組順次走査する。４回の組順次
走査でＷａｌｓｈ関数の１周期に相当する１フレームが
終了する。次の１周期では極性を反転して組順次走査を
４回行ない、直流成分が入らない様にする。２フレーム
毎に極性反転が繰り返されるのでこれが１サイクルとな
る。このサイクル周波数は例えばテレビジョン規格に従
って３０Hzに設定されている。従って、フレーム周波数
はその２倍の６０Hzになる。即ち、各フレームは１秒間
に６０回繰り返される事になる。
Ｆ1 （ｔ）〜Ｆ8 （ｔ）は行電極に印加される行信号で
あり、Ｇ1 （ｔ）〜Ｇ3 （ｔ）は各列電極に印加される
列信号を表わしている。行信号Ｆは（０，１）において
完備な正規直交関数であるＷａｌｓｈ関数に基づいて設
定されている。０の場合を−Ｖｒ、１の場合を＋Ｖｒ、
非選択期間をＶｏとする。なお、非選択期間の電圧レベ
ルＶｏは０Ｖに設定されている。上から４本ずつ１組と
して選択し、下に向って組順次走査する。４回の組順次
走査でＷａｌｓｈ関数の１周期に相当する１フレームが
終了する。次の１周期では極性を反転して組順次走査を
４回行ない、直流成分が入らない様にする。２フレーム
毎に極性反転が繰り返されるのでこれが１サイクルとな
る。このサイクル周波数は例えばテレビジョン規格に従
って３０Hzに設定されている。従って、フレーム周波数
はその２倍の６０Hzになる。即ち、各フレームは１秒間
に６０回繰り返される事になる。
【００２１】一方、各列電極に印加される列信号につい
ては、個々の画素データをＩij（ｉはマトリクスの行番
号を表わし、ｊは同じく列番号を表わす）として、所定
の積和演算を行なう。今仮に、画素データが複数ビット
構成ではなく１ビット構成の場合を考えると、画素がＯ
Ｎの時はＩij＝−１、ＯＦＦの時はＩij＝＋１とする
と、各列電極に与えられる列信号Ｇj （ｔ）は基本的に
以下の積和演算処理を行なう事により設定される。
ては、個々の画素データをＩij（ｉはマトリクスの行番
号を表わし、ｊは同じく列番号を表わす）として、所定
の積和演算を行なう。今仮に、画素データが複数ビット
構成ではなく１ビット構成の場合を考えると、画素がＯ
Ｎの時はＩij＝−１、ＯＦＦの時はＩij＝＋１とする
と、各列電極に与えられる列信号Ｇj （ｔ）は基本的に
以下の積和演算処理を行なう事により設定される。
【００２２】
【数１】 但し、非選択期間における行信号は０レベルである事か
ら、上記式における和算処理は選択行のみの合計とな
る。従って、４ライン同時選択の場合、列信号がとり得
る電位は５レベルとなる。つまり列信号に必要な電位レ
ベルは（同時選択数＋１）個となる。この電位レベル
は、前述した様に図１に示す電圧レベル回路１２から供
給される。
ら、上記式における和算処理は選択行のみの合計とな
る。従って、４ライン同時選択の場合、列信号がとり得
る電位は５レベルとなる。つまり列信号に必要な電位レ
ベルは（同時選択数＋１）個となる。この電位レベル
は、前述した様に図１に示す電圧レベル回路１２から供
給される。
【００２３】図３はＷａｌｓｈ関数を示す波形図であ
る。４ライン同時選択の場合、例えば上から４個のＷａ
ｌｓｈ関数を用いて行信号波形を作成する。図２と図３
を対比すれば理解される様に、例えばＦ1 （ｔ）は１番
目のＷａｌｓｈ関数に対応している。これは１周期に渡
って全てハイレベルとなっているので、Ｆ1 （ｔ）の４
個のパルスは（１，１，１，１）の様に配列される。Ｆ
2 （ｔ）は２番目のＷａｌｓｈ関数に対応している。こ
れは１周期のうち前半でハイレベルとなり後半でローレ
ベルとなる。これに応じてＦ2 （ｔ）に含まれるパルス
は（１，１，０，０）の様に配列される。同様にＦ
3 （ｔ）は３番目のＷａｌｓｈ関数に対応しており、そ
のパルスは（１，０，０，１）の様に配列される。さら
にＦ4 （ｔ）は４番目のＷａｌｓｈ関数に対応してお
り、そのパルスは（１，０，１，０）の様に配列され
る。
る。４ライン同時選択の場合、例えば上から４個のＷａ
ｌｓｈ関数を用いて行信号波形を作成する。図２と図３
を対比すれば理解される様に、例えばＦ1 （ｔ）は１番
目のＷａｌｓｈ関数に対応している。これは１周期に渡
って全てハイレベルとなっているので、Ｆ1 （ｔ）の４
個のパルスは（１，１，１，１）の様に配列される。Ｆ
2 （ｔ）は２番目のＷａｌｓｈ関数に対応している。こ
れは１周期のうち前半でハイレベルとなり後半でローレ
ベルとなる。これに応じてＦ2 （ｔ）に含まれるパルス
は（１，１，０，０）の様に配列される。同様にＦ
3 （ｔ）は３番目のＷａｌｓｈ関数に対応しており、そ
のパルスは（１，０，０，１）の様に配列される。さら
にＦ4 （ｔ）は４番目のＷａｌｓｈ関数に対応してお
り、そのパルスは（１，０，１，０）の様に配列され
る。
【００２４】以上の説明から明らかな様に、１組の行電
極に印加される行信号は直交関係に基づく適当な組み合
わせパタン（１，１，１，１）、（１，１，０，０）、
（１，０，０，１）、（１，０，１，０）で表わされ
る。図２の場合には、２番目の組に対しても同一の組み
合わせパタンに従って直交関数Ｆ5 （ｔ）〜Ｆ8 （ｔ）
が印加される。以下同様に、３番目以降の組に対しても
同一の組み合わせパタンに従い所定の行信号が印加さ
れ、１回の組順次走査が完了する。この組順次走査を４
回繰り返す事により１フレームが終了する。
極に印加される行信号は直交関係に基づく適当な組み合
わせパタン（１，１，１，１）、（１，１，０，０）、
（１，０，０，１）、（１，０，１，０）で表わされ
る。図２の場合には、２番目の組に対しても同一の組み
合わせパタンに従って直交関数Ｆ5 （ｔ）〜Ｆ8 （ｔ）
が印加される。以下同様に、３番目以降の組に対しても
同一の組み合わせパタンに従い所定の行信号が印加さ
れ、１回の組順次走査が完了する。この組順次走査を４
回繰り返す事により１フレームが終了する。
【００２５】複数ライン同時選択法においては直交関係
が保たれている限り、行電極に印加される電圧波形は適
当な組み合わせパタンを用いる事ができる。しかしなが
ら、図２に示した組み合わせパタンでは、同時選択され
たラインが全て＋Ｖｒ又は−Ｖｒで走査される場合が１
フレーム中に１回生じる。例えば図２に示した第１回の
組順次走査において同時選択された全てのラインに＋Ｖ
ｒが印加される。一方、列電極に印加される電圧波形は
画素データに基づき前述した積和演算式に基づき計算さ
れる。従って、画素データが任意の表示パタンを表わす
場合には、非選択期間のバイアス電圧は１フレーム中任
意に加わる事になる。しかしながら、表示パタンが全Ｏ
Ｎ又は全ＯＦＦの場合、非選択期間のバイアス電圧は同
時選択したラインが全て＋Ｖｒ又は−Ｖｒで走査される
期間に集中して加わる事となる。この為、光学応答にム
ラが発生し表示パタンによってコントラストに差が出る
惧れがある。
が保たれている限り、行電極に印加される電圧波形は適
当な組み合わせパタンを用いる事ができる。しかしなが
ら、図２に示した組み合わせパタンでは、同時選択され
たラインが全て＋Ｖｒ又は−Ｖｒで走査される場合が１
フレーム中に１回生じる。例えば図２に示した第１回の
組順次走査において同時選択された全てのラインに＋Ｖ
ｒが印加される。一方、列電極に印加される電圧波形は
画素データに基づき前述した積和演算式に基づき計算さ
れる。従って、画素データが任意の表示パタンを表わす
場合には、非選択期間のバイアス電圧は１フレーム中任
意に加わる事になる。しかしながら、表示パタンが全Ｏ
Ｎ又は全ＯＦＦの場合、非選択期間のバイアス電圧は同
時選択したラインが全て＋Ｖｒ又は−Ｖｒで走査される
期間に集中して加わる事となる。この為、光学応答にム
ラが発生し表示パタンによってコントラストに差が出る
惧れがある。
【００２６】図４はこの様な表示パタンによるコントラ
ストの差が如何なる場合に発生するかを示すものであ
り、４ライン同時選択の場合、表示パタンによって実際
に液晶に印加される電圧波形と光学応答を模式的に表わ
している。（ａ）は任意パタンを表示した場合を示し、
（ｂ）は全ＯＮパタンを表示した場合である。グラフか
ら明らかな様に、全ＯＮパタンでは第１回の組順次走査
期間中にバイアス電圧が集中しコントラストに差が生じ
てしまう。
ストの差が如何なる場合に発生するかを示すものであ
り、４ライン同時選択の場合、表示パタンによって実際
に液晶に印加される電圧波形と光学応答を模式的に表わ
している。（ａ）は任意パタンを表示した場合を示し、
（ｂ）は全ＯＮパタンを表示した場合である。グラフか
ら明らかな様に、全ＯＮパタンでは第１回の組順次走査
期間中にバイアス電圧が集中しコントラストに差が生じ
てしまう。
【００２７】次に、図５を参照して光学応答のムラを抑
制する為、本発明で採用した行信号の倍速化駆動につい
て説明する。（Ａ）は４本同時選択における非選択期間
中の液晶印加電圧レベルを表わしたものである。第１回
の組順次走査では４個の行信号Ｆ1 〜Ｆ4 が全て＋１の
レベルを有する。又、全ＯＮ状態では画素データＩijは
全て−１のレベルをとる。従って、前述した積和演算を
行なうと列信号は絶対値４のレベルとなる。これが非選
択期間中印加される事になる。第２回の組順次走査では
Ｆ1 及びＦ2 が＋１のレベルをとり、Ｆ3 及びＦ4 が−
１のレベルをとる。従って、全ＯＮ状態ではプラス分と
マイナス分が相殺される為非選択期間中に印加される電
圧は０レベルとなる。以下同様に、第３回と第４回の組
順次走査でも非選択期間中に印加される電圧は０レベル
となる。
制する為、本発明で採用した行信号の倍速化駆動につい
て説明する。（Ａ）は４本同時選択における非選択期間
中の液晶印加電圧レベルを表わしたものである。第１回
の組順次走査では４個の行信号Ｆ1 〜Ｆ4 が全て＋１の
レベルを有する。又、全ＯＮ状態では画素データＩijは
全て−１のレベルをとる。従って、前述した積和演算を
行なうと列信号は絶対値４のレベルとなる。これが非選
択期間中印加される事になる。第２回の組順次走査では
Ｆ1 及びＦ2 が＋１のレベルをとり、Ｆ3 及びＦ4 が−
１のレベルをとる。従って、全ＯＮ状態ではプラス分と
マイナス分が相殺される為非選択期間中に印加される電
圧は０レベルとなる。以下同様に、第３回と第４回の組
順次走査でも非選択期間中に印加される電圧は０レベル
となる。
【００２８】これをグラフ化して表わしたものが（Ｃ）
の波形図である。第１回の組順次走査で非選択期間ΔＴ
では絶対値４レベルの電圧が印加され、第２回、第３回
及び第４回の組順次走査では絶対値０レベルの電圧が非
選択期間ΔＴに印加される。４回の組順次走査により１
フレームが終了する。前述した様にフレーム周期が６０
Hzであるとすると、印加電圧が第１回の組順次走査期間
に集中する為、全体として６０Hzの周波数成分が強くな
り、フレーム応答が目立つ様になる。
の波形図である。第１回の組順次走査で非選択期間ΔＴ
では絶対値４レベルの電圧が印加され、第２回、第３回
及び第４回の組順次走査では絶対値０レベルの電圧が非
選択期間ΔＴに印加される。４回の組順次走査により１
フレームが終了する。前述した様にフレーム周期が６０
Hzであるとすると、印加電圧が第１回の組順次走査期間
に集中する為、全体として６０Hzの周波数成分が強くな
り、フレーム応答が目立つ様になる。
【００２９】これに対処する為、３本同時選択がある程
度有効である。（Ｂ）に示す例では、Ｆ1 を除いた３個
の行信号Ｆ2 〜Ｆ4 を用いて３本同時選択駆動を行なっ
ている。第１回の組順次走査では絶対値３レベルの電圧
が非選択期間中に印加される。第２回の組順次走査では
プラス成分とマイナス成分の間に差があるので、絶対値
１レベルの電圧が非選択期間中に印加される。第３回及
び第４回の組順次走査でも同様に絶対値１レベルの電圧
が非選択期間中に印加される。
度有効である。（Ｂ）に示す例では、Ｆ1 を除いた３個
の行信号Ｆ2 〜Ｆ4 を用いて３本同時選択駆動を行なっ
ている。第１回の組順次走査では絶対値３レベルの電圧
が非選択期間中に印加される。第２回の組順次走査では
プラス成分とマイナス成分の間に差があるので、絶対値
１レベルの電圧が非選択期間中に印加される。第３回及
び第４回の組順次走査でも同様に絶対値１レベルの電圧
が非選択期間中に印加される。
【００３０】これをグラフ化して表わしたものが（Ｄ）
に示す波形図である。第１回の組順次走査では非選択期
間ΔＴに絶対値３レベルの電圧が印加され、第２回、第
３回及び第４回の組順次走査では非選択期間中に絶対値
１レベルの電圧が印加される。この様に、３本同時選択
では第１回と第２回以降の組順次走査の間で非選択期間
中に印加される電圧の差が絶対値２レベルと縮小化され
る為、全体として６０Hz成分が弱くなり、フレーム応答
が目立たなくなる。一般に、偶数本の同時選択に比べ、
奇数本の同時選択の方が非選択期間中に印加される電圧
を各組順次走査に分散できる為有効である。従って、本
発明でも奇数本同時選択方式を採用している。
に示す波形図である。第１回の組順次走査では非選択期
間ΔＴに絶対値３レベルの電圧が印加され、第２回、第
３回及び第４回の組順次走査では非選択期間中に絶対値
１レベルの電圧が印加される。この様に、３本同時選択
では第１回と第２回以降の組順次走査の間で非選択期間
中に印加される電圧の差が絶対値２レベルと縮小化され
る為、全体として６０Hz成分が弱くなり、フレーム応答
が目立たなくなる。一般に、偶数本の同時選択に比べ、
奇数本の同時選択の方が非選択期間中に印加される電圧
を各組順次走査に分散できる為有効である。従って、本
発明でも奇数本同時選択方式を採用している。
【００３１】奇数本同時選択であっても依然として
（Ｄ）に示す様に６０Hz成分が残る事になる。そこで、
本発明では（Ｅ）に示す様に行信号を倍速化して行電極
に印加している。即ち、同一の組順次走査を少なくとも
前後２フレーム分繰り返している。この結果、フレーム
周波数は１２０Hzに増加する。前半フレームと後半フレ
ームでは全く同一の駆動が繰り返される。但し、行信号
を倍速化する為、選択期間Δｔも同時に２分の１に縮小
される。この様に倍速化すれば、６０Hz成分がなくな
り、その代わりに１２０Hz成分が現われる事になる。フ
レーム周波数を高速化すればフレーム応答は抑制でき
る。
（Ｄ）に示す様に６０Hz成分が残る事になる。そこで、
本発明では（Ｅ）に示す様に行信号を倍速化して行電極
に印加している。即ち、同一の組順次走査を少なくとも
前後２フレーム分繰り返している。この結果、フレーム
周波数は１２０Hzに増加する。前半フレームと後半フレ
ームでは全く同一の駆動が繰り返される。但し、行信号
を倍速化する為、選択期間Δｔも同時に２分の１に縮小
される。この様に倍速化すれば、６０Hz成分がなくな
り、その代わりに１２０Hz成分が現われる事になる。フ
レーム周波数を高速化すればフレーム応答は抑制でき
る。
【００３２】なお、上述した光学応答のムラに対処する
為、横ずらし方式が提案されている。複数ライン同時選
択方式においては、通常画面の上から複数本ずつ同時に
選択し下に向って走査する。この時、複数本同時に選択
した時の行電極に印加する行信号波形の位相を、直前に
選択された行信号波形の位相とずらす事によって、全Ｏ
Ｎ、全ＯＦＦ表示をした時に非選択期間に液晶にかかる
バイアス電圧が、１フレーム中の１組順次走査期間に集
中しないで分散させる事ができる。この位相差は、１組
順次走査期間内に行電極に印加する波形の組み合わせパ
タンを最低１周期分ずれる様にする。複数ライン同時選
択法では直交関数の組み合わせパタンを固定した場合、
前述した通り表示パタンによってコントラストに差が出
るが、行信号の電圧波形の位相をずらす事により光学応
答が均一化され、全ＯＮ，全ＯＦＦ時のフレーム応答を
抑制し且つコントラストを向上する事が可能である。
為、横ずらし方式が提案されている。複数ライン同時選
択方式においては、通常画面の上から複数本ずつ同時に
選択し下に向って走査する。この時、複数本同時に選択
した時の行電極に印加する行信号波形の位相を、直前に
選択された行信号波形の位相とずらす事によって、全Ｏ
Ｎ、全ＯＦＦ表示をした時に非選択期間に液晶にかかる
バイアス電圧が、１フレーム中の１組順次走査期間に集
中しないで分散させる事ができる。この位相差は、１組
順次走査期間内に行電極に印加する波形の組み合わせパ
タンを最低１周期分ずれる様にする。複数ライン同時選
択法では直交関数の組み合わせパタンを固定した場合、
前述した通り表示パタンによってコントラストに差が出
るが、行信号の電圧波形の位相をずらす事により光学応
答が均一化され、全ＯＮ，全ＯＦＦ時のフレーム応答を
抑制し且つコントラストを向上する事が可能である。
【００３３】図６は横ずらし駆動波形の一例を示したも
のである。４本同時選択した場合において、行信号の電
圧波形をＷａｌｓｈ関数に基づき設定し、４本１組で同
時選択する毎に１位相をずらす様にしたものである。図
６において、Ｆi （ｔ）は行信号波形を表わしており、
４本ずつ選択し液晶表示パネルの上から下へ組順次で走
査していく。先ず第１回の組順次走査ではＦ1 ，Ｆ2 ，
Ｆ3 ，Ｆ4 を夫々＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒにセ
ットする。次のＦ5 ，Ｆ6 ，Ｆ7 ，Ｆ8 では１位相ずら
した＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒをセットする。同
様にＦ9 以降は順次１位相ずつずらした行信号を行電極
に印加する。一方、列電極には、前述した積和演算式に
従って算出されたＧ1 （ｔ），Ｇ2 （ｔ），Ｇ3 （ｔ）
の列信号を印加する。図２に示した全ＯＮ時のＧ
2 （ｔ）及び全ＯＦＦ時のＧ3 （ｔ）と異なり、第１回
の組順次走査期間に集中していた列電極に加わる電圧が
４回選択される毎に１回発生する様になり、１フレーム
全体に渡って均等に分散される。
のである。４本同時選択した場合において、行信号の電
圧波形をＷａｌｓｈ関数に基づき設定し、４本１組で同
時選択する毎に１位相をずらす様にしたものである。図
６において、Ｆi （ｔ）は行信号波形を表わしており、
４本ずつ選択し液晶表示パネルの上から下へ組順次で走
査していく。先ず第１回の組順次走査ではＦ1 ，Ｆ2 ，
Ｆ3 ，Ｆ4 を夫々＋Ｖｒ，＋Ｖｒ，＋Ｖｒ，＋Ｖｒにセ
ットする。次のＦ5 ，Ｆ6 ，Ｆ7 ，Ｆ8 では１位相ずら
した＋Ｖｒ，＋Ｖｒ，−Ｖｒ，−Ｖｒをセットする。同
様にＦ9 以降は順次１位相ずつずらした行信号を行電極
に印加する。一方、列電極には、前述した積和演算式に
従って算出されたＧ1 （ｔ），Ｇ2 （ｔ），Ｇ3 （ｔ）
の列信号を印加する。図２に示した全ＯＮ時のＧ
2 （ｔ）及び全ＯＦＦ時のＧ3 （ｔ）と異なり、第１回
の組順次走査期間に集中していた列電極に加わる電圧が
４回選択される毎に１回発生する様になり、１フレーム
全体に渡って均等に分散される。
【００３４】上述した横ずらし方式はフレーム応答を抑
制する点で有効であるが、逆に全ＯＮ状態の表示パタン
が水平方向に移動する動画像等の場合、応答速度が同時
選択した行電極郡毎に異なり、表示画像が変形するとい
う不具合がある。これを模式的に表わしたものが図７で
ある。画面２０上に映し出された全ＯＮ状態の表示パタ
ン２１が水平方向に移動すると、選択本数単位で段差が
生じ、画像のユニフォーミティが乱れる。従って、横ず
らし方式はある程度有効であるが、垂直方向の応答速度
のずれが現われる点で不満が残る。一方、本発明に従っ
て奇数本同時選択とし且つ行信号の倍速化駆動を行なえ
ばフレーム応答を抑制できる一方、縦方向の応答速度の
ずれも現われない。
制する点で有効であるが、逆に全ＯＮ状態の表示パタン
が水平方向に移動する動画像等の場合、応答速度が同時
選択した行電極郡毎に異なり、表示画像が変形するとい
う不具合がある。これを模式的に表わしたものが図７で
ある。画面２０上に映し出された全ＯＮ状態の表示パタ
ン２１が水平方向に移動すると、選択本数単位で段差が
生じ、画像のユニフォーミティが乱れる。従って、横ず
らし方式はある程度有効であるが、垂直方向の応答速度
のずれが現われる点で不満が残る。一方、本発明に従っ
て奇数本同時選択とし且つ行信号の倍速化駆動を行なえ
ばフレーム応答を抑制できる一方、縦方向の応答速度の
ずれも現われない。
【００３５】次に、本発明の主題となる、行信号の倍速
化駆動と列信号の階調駆動を組み合わせた駆動方式を説
明する。本発明に従って階調表示を行なう場合には、個
々の画素データは複数ビット桁構成を有している。この
場合における積和演算を以下に説明する。図８は、例え
ば３ビット桁構成の画素データを入力して、８階調レベ
ルの表示を行なう場合を表わしている。図８に示す様
に、個々の画素データは上位桁に対応する第２ビット、
下位桁に対応する第１ビット、さらに下位桁に対応する
第０ビットを有している。各ビットは０又は１の二値を
とり得る。３ビットが全て０の場合には１番低い第０階
調を表わし、３ビットが全て１の場合には１番高い第７
階調を表わしている。各ビットのとる数値により、所望
の中間調表示が得られる。かかる３ビット構成を有する
画素データに対して前述した積和演算を行なう場合に
は、ビット桁単位で分割する。即ち、先ず最初に第２ビ
ットの組に対して直交関数の組との間で積和演算を行な
い、上位桁に対応した列信号成分を生成する。次に第１
ビットの組と直交関数の組との間で同様の積和演算を行
ない、下位桁に対応する列信号成分を生成する。最後
に、第０ビットの組と直交関数の組との間で同様の積和
演算を行ない最下位桁に対応する列信号成分を生成す
る。
化駆動と列信号の階調駆動を組み合わせた駆動方式を説
明する。本発明に従って階調表示を行なう場合には、個
々の画素データは複数ビット桁構成を有している。この
場合における積和演算を以下に説明する。図８は、例え
ば３ビット桁構成の画素データを入力して、８階調レベ
ルの表示を行なう場合を表わしている。図８に示す様
に、個々の画素データは上位桁に対応する第２ビット、
下位桁に対応する第１ビット、さらに下位桁に対応する
第０ビットを有している。各ビットは０又は１の二値を
とり得る。３ビットが全て０の場合には１番低い第０階
調を表わし、３ビットが全て１の場合には１番高い第７
階調を表わしている。各ビットのとる数値により、所望
の中間調表示が得られる。かかる３ビット構成を有する
画素データに対して前述した積和演算を行なう場合に
は、ビット桁単位で分割する。即ち、先ず最初に第２ビ
ットの組に対して直交関数の組との間で積和演算を行な
い、上位桁に対応した列信号成分を生成する。次に第１
ビットの組と直交関数の組との間で同様の積和演算を行
ない、下位桁に対応する列信号成分を生成する。最後
に、第０ビットの組と直交関数の組との間で同様の積和
演算を行ない最下位桁に対応する列信号成分を生成す
る。
【００３６】図９は、上記の様にして生成された列信号
成分を単純に配列して列信号とした場合を表わしてい
る。図９のグラフは、横軸に経過時間ｔを表わし、縦軸
に列信号Ｇ（ｔ）の電圧レベルを表わしている。前述し
た様に、列信号Ｇ（ｔ）は積和演算結果に従って所定の
電圧レベルをとる。１選択期間Δｔ内において、列信号
Ｇ（ｔ）は画素データに含まれる３個のビットに対応し
て、３個の列信号成分ｇ２，ｇ１，ｇ０を含んでいる。
最初の列信号成分ｇ２は図８に示した第２ビットの組を
用いて積和演算されたものであり、上位桁に対応してい
る。次の列信号成分ｇ１は下位桁のビットに対応してい
る。最後の列信号成分ｇ０はさらに下位桁に対応してい
る。
成分を単純に配列して列信号とした場合を表わしてい
る。図９のグラフは、横軸に経過時間ｔを表わし、縦軸
に列信号Ｇ（ｔ）の電圧レベルを表わしている。前述し
た様に、列信号Ｇ（ｔ）は積和演算結果に従って所定の
電圧レベルをとる。１選択期間Δｔ内において、列信号
Ｇ（ｔ）は画素データに含まれる３個のビットに対応し
て、３個の列信号成分ｇ２，ｇ１，ｇ０を含んでいる。
最初の列信号成分ｇ２は図８に示した第２ビットの組を
用いて積和演算されたものであり、上位桁に対応してい
る。次の列信号成分ｇ１は下位桁のビットに対応してい
る。最後の列信号成分ｇ０はさらに下位桁に対応してい
る。
【００３７】本発明では上位桁及び下位桁に対してパル
ス変調が適用され、さらに最下位桁に対してフレーム間
引き変調が適用されている。この為、上位桁に対応する
列信号成分ｇ２のパルス幅Ｐ２は一番大きい。下位桁に
対応する次の列信号成分ｇ１のパルス幅Ｐ１はＰ２の半
分である。最下位桁の列信号成分ｇ０については仮にパ
ルス変調を適用すると、そのパルス幅Ｐ０はＰ１の半分
量となる。しかしながらここでは最下位桁についてフレ
ーム間引きを適用しているので、列信号成分ｇ０のパル
ス幅Ｐ０は１つ上の下位桁の列信号成分ｇ１のパルス幅
Ｐ１と等しくなっている。かかる構成で、列信号成分ｇ
０については２フレームに１回の割合で実際に出力させ
る事により、各フレームを通して平均化するとその実効
パルス幅はＰ０の半分となり、１／２の階調とする事が
できる。この様に、下位桁に対してフレーム間引き変調
を適用する事により、パルス幅の極端な短縮化を防ぐ事
ができ、回路設計上の負荷が軽減できる。なお本発明は
上述した構成に限られるものではなく、フレーム間引き
変調を適用するビット桁の選択は自由である。又、１／
２階調に限られず、１／４階調とする事ができる。１／
４階調の場合には４回に１回の割合でフレーム間引きが
実行される。
ス変調が適用され、さらに最下位桁に対してフレーム間
引き変調が適用されている。この為、上位桁に対応する
列信号成分ｇ２のパルス幅Ｐ２は一番大きい。下位桁に
対応する次の列信号成分ｇ１のパルス幅Ｐ１はＰ２の半
分である。最下位桁の列信号成分ｇ０については仮にパ
ルス変調を適用すると、そのパルス幅Ｐ０はＰ１の半分
量となる。しかしながらここでは最下位桁についてフレ
ーム間引きを適用しているので、列信号成分ｇ０のパル
ス幅Ｐ０は１つ上の下位桁の列信号成分ｇ１のパルス幅
Ｐ１と等しくなっている。かかる構成で、列信号成分ｇ
０については２フレームに１回の割合で実際に出力させ
る事により、各フレームを通して平均化するとその実効
パルス幅はＰ０の半分となり、１／２の階調とする事が
できる。この様に、下位桁に対してフレーム間引き変調
を適用する事により、パルス幅の極端な短縮化を防ぐ事
ができ、回路設計上の負荷が軽減できる。なお本発明は
上述した構成に限られるものではなく、フレーム間引き
変調を適用するビット桁の選択は自由である。又、１／
２階調に限られず、１／４階調とする事ができる。１／
４階調の場合には４回に１回の割合でフレーム間引きが
実行される。
【００３８】ところで、行信号の倍速化を行なうと選択
期間Δｔが半分になる。従って、各列信号成分のパルス
幅Ｐも夫々半分になる。この様な状態で、図９に示した
列信号をそのまま用いると、下位桁側のパルス幅が極端
に狭くなる為、回路設計上の負荷が増す。そこで、本発
明では行信号の倍速化に合わせて、列信号も適当に加工
する事でパルス幅の極端な短縮化を防いでいる。この点
につき、図１０を参照して詳細に説明する。（Ａ）は１
選択期間Δｔに占める各列信号成分のパルス幅の占める
割合を模式的に表わしている。Ｐ２はΔｔの半分を占め
ている。Ｐ１は同じくΔｔの１／４を占め、Ｐ０もΔｔ
の１／４を占めている。従って、仮にＰ２を分割しＰ２
１とＰ２２に分けると、各分割部分はΔｔの１／４とな
る。換言すると、Ｐ２１，Ｐ２２，Ｐ１，Ｐ０は全て同
一のパルス幅となる。これを利用して、分散化を図って
いる。
期間Δｔが半分になる。従って、各列信号成分のパルス
幅Ｐも夫々半分になる。この様な状態で、図９に示した
列信号をそのまま用いると、下位桁側のパルス幅が極端
に狭くなる為、回路設計上の負荷が増す。そこで、本発
明では行信号の倍速化に合わせて、列信号も適当に加工
する事でパルス幅の極端な短縮化を防いでいる。この点
につき、図１０を参照して詳細に説明する。（Ａ）は１
選択期間Δｔに占める各列信号成分のパルス幅の占める
割合を模式的に表わしている。Ｐ２はΔｔの半分を占め
ている。Ｐ１は同じくΔｔの１／４を占め、Ｐ０もΔｔ
の１／４を占めている。従って、仮にＰ２を分割しＰ２
１とＰ２２に分けると、各分割部分はΔｔの１／４とな
る。換言すると、Ｐ２１，Ｐ２２，Ｐ１，Ｐ０は全て同
一のパルス幅となる。これを利用して、分散化を図って
いる。
【００３９】分散化の第１例を（Ｂ）に示す。前述した
様に、行信号を倍速化して行電極群に印加すると、同一
の組順次走査を少なくとも前半フレームと後半フレーム
で２回繰り返す事になる。前半フレーム、後半フレーム
共に選択期間は元の選択期間Δｔの半分となる。本例で
は、元の列信号を上位ビット桁側（Ｐ２）と下位ビット
桁側（Ｐ１，Ｐ０）とに区分し、一方（Ｐ２）を前半フ
レームに分配し、他方（Ｐ１，Ｐ０）を後半フレームに
分配して列信号を構成し、列電極群に印加している。こ
の様にすれば、各列信号成分のパルス幅を短縮化する事
なく、行信号の倍速駆動に適応できる。
様に、行信号を倍速化して行電極群に印加すると、同一
の組順次走査を少なくとも前半フレームと後半フレーム
で２回繰り返す事になる。前半フレーム、後半フレーム
共に選択期間は元の選択期間Δｔの半分となる。本例で
は、元の列信号を上位ビット桁側（Ｐ２）と下位ビット
桁側（Ｐ１，Ｐ０）とに区分し、一方（Ｐ２）を前半フ
レームに分配し、他方（Ｐ１，Ｐ０）を後半フレームに
分配して列信号を構成し、列電極群に印加している。こ
の様にすれば、各列信号成分のパルス幅を短縮化する事
なく、行信号の倍速駆動に適応できる。
【００４０】（Ｃ）は別の例を表わしている。ここで
は、上位ビット桁側の列信号成分（Ｐ２）を二分割しＰ
２１，Ｐ２２としている。同様に、下位ビット桁側の列
信号成分（Ｐ１，Ｐ０）を二分割し、Ｐ１とＰ０に分け
ている。次に、上位ビット桁側及び下位ビット桁側から
各半分（Ｐ２１，Ｐ１）を選んで前半フレームに分配
し、残る各半分（Ｐ２２，Ｐ０）を後半フレームに分配
して列信号を構成し、列電極群に印加している。この様
にすれば、各列信号成分のパルス幅を短縮化する事な
く、行信号の倍速化駆動に適用可能である。
は、上位ビット桁側の列信号成分（Ｐ２）を二分割しＰ
２１，Ｐ２２としている。同様に、下位ビット桁側の列
信号成分（Ｐ１，Ｐ０）を二分割し、Ｐ１とＰ０に分け
ている。次に、上位ビット桁側及び下位ビット桁側から
各半分（Ｐ２１，Ｐ１）を選んで前半フレームに分配
し、残る各半分（Ｐ２２，Ｐ０）を後半フレームに分配
して列信号を構成し、列電極群に印加している。この様
にすれば、各列信号成分のパルス幅を短縮化する事な
く、行信号の倍速化駆動に適用可能である。
【００４１】
【発明の効果】以上説明した様に、本発明によれば、行
信号を倍速化して行電極群に印加し同一の組順次走査を
少なくとも前後２フレーム分繰り返している。これによ
り、フレーム周波数を高速化できフレーム応答を抑制可
能とする。又、行信号の倍速化に合わせて、列信号を前
半フレームと後半フレームに分散化し、パルス幅を縮小
化する事なく階調表示を可能にしている。
信号を倍速化して行電極群に印加し同一の組順次走査を
少なくとも前後２フレーム分繰り返している。これによ
り、フレーム周波数を高速化できフレーム応答を抑制可
能とする。又、行信号の倍速化に合わせて、列信号を前
半フレームと後半フレームに分散化し、パルス幅を縮小
化する事なく階調表示を可能にしている。
【図１】本発明にかかる液晶表示パネル階調駆動装置を
示す模式的なブロック図である。
示す模式的なブロック図である。
【図２】本発明にかかる階調駆動装置の動作説明に供す
るタイミングチャートである。
るタイミングチャートである。
【図３】同じく動作説明に供するＷａｌｓｈ関数の波形
図である。
図である。
【図４】同じく動作説明に供する光学応答図である。
【図５】同じく動作説明に供する倍速化波形図である。
【図６】同じく動作説明に供するタイミングチャートで
ある。
ある。
【図７】同じく動作説明に供する模式図である。
【図８】同じく本発明にかかる階調表示の動作説明に供
するテーブル図である。
するテーブル図である。
【図９】同じく階調表示の動作説明に供する波形図であ
る。
る。
【図１０】同じく倍速駆動に適応化した階調表示の動作
説明に供する模式図である。
説明に供する模式図である。
１ 液晶表示パネル ２ 行電極群 ３ 列電極群 ４ 垂直ドライバ ５ 水平ドライバ ６ フレームメモリ ７ 直交関数発生手段 ８ 積和演算手段 ９ 同期回路 １０ メモリ制御手段 １１ 駆動制御手段 １２ 電圧レベル回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−301359（ＪＰ，Ａ) 特開 平４−45483（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/133 G09G 3/36
Claims (3)
- 【請求項１】 行電極群と列電極群との間に液晶層を保
持してマトリクス状の画素を設けた液晶表示パネルと、 前記液晶表示パネルを階調駆動するための複数ビット桁
構成の画素データと、 同時に選択する複数の行を表わす直交関数の組を発生す
る手段であって、同時選択した行電極をすべて同一の極
性電圧パルスで走査する期間を１フレーム内に含んだ行
信号を発生する直交関数発生手段と、 前記直交関数の組により表わされる複数の行信号を選択
期間毎に組順次走査で１フレームにわたって行電極群に
印加するとともに、前記行信号を倍速化して同一の組順
次走査を前後２フレーム分繰り返す垂直駆動手段と、 前記画素データをフレーム単位で且つ各ビット桁に分割
して記憶するフレームメモリと、 前記フレームメモリから各ビット桁別に読み出された画
素データの組と前記直交関数の組との積和演算を逐次行
ない、各ビット桁に対応した列信号成分を生成する積和
演算手段と、 行信号の倍速化に対応するために、前記列信号成分を上
位ビット桁側と下位ビット桁側とに区分し、一方を前の
１フレーム分に分配し、他方を後の１フレーム分に分配
して構成された列信号を、組順次走査に同期して選択期
間毎に列電極群に印加する水平駆動手段と、を有する事
を特徴とする液晶表示パネルの階調駆動装置。 - 【請求項２】 行電極群と列電極群との間に液晶層を保
持してマトリクス状の画素を設けた液晶表示パネルと、 前記液晶表示パネルを階調駆動するための複数ビット桁
構成の画素データと、 同時に選択する複数の行を表わす直交関数の組を発生す
る手段であって、同時選択した行電極をすべて同一の極
性電圧パルスで走査する期間を１フレーム内に含んだ行
信号を発生する直交関数発生手段と、 前記直交関数の組により表わされる複数の行信号を選択
期間毎に組順次走査で１フレームにわたって行電極群に
印加するとともに、前記行信号を倍速化して同一の組順
次走査を前後２フレーム分繰り返す垂直駆動手段と、 前記画素データをフレーム単位で且つ各ビット桁に分割
して記憶するフレームメモリと、 前記フレームメモリから各ビット桁別に読み出された画
素データの組と前記直交関数の組との積和演算を逐次行
ない、各ビット桁に対応した列信号成分を生成する積和
演算手段と、 行信号の倍速化に対応するために、上位ビット桁側の列
信号成分及び下位ビット桁側の列信号成分を夫々二分割
し、上位ビット桁側及び下位ビット桁側から各半分を選
んで前の１フレーム分に分配し、残る各半分を後の１フ
レーム分に分配して構成された列信号を、組順次走査に
同期して選択期間毎に列電極群に印加する水平駆動手段
と、を有する事を特徴とする液晶表示パネルの階調駆動
装置。 - 【請求項３】 前記水平駆動手段は、上位ビット桁側に
関しパルス変調により列信号成分を印加する一方、下位
ビット桁側に関しパルス変調及びフレーム間引き変調を
併用して列信号成分を印加する事を特徴とする請求項１
又は２記載の液晶表示パネルの階調駆動装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6326108A JP2796619B2 (ja) | 1994-12-27 | 1994-12-27 | 液晶表示パネルの階調駆動装置 |
| DE69531232T DE69531232T2 (de) | 1994-12-27 | 1995-12-27 | Graustufenansteuereinrichtung für eine Flüssigkristallanzeigetafel mit aktiver Steuerung |
| US08/579,250 US5815128A (en) | 1994-12-27 | 1995-12-27 | Gray shade driving device of liquid crystal display |
| KR1019950059597A KR100378757B1 (ko) | 1994-12-27 | 1995-12-27 | 액정표시패널의그레이쉐이드구동장치 |
| EP95309465A EP0720141B1 (en) | 1994-12-27 | 1995-12-27 | Gray scale driving device for an active addressed liquid crystal display panel |
| TW085101102A TW320715B (ja) | 1994-12-27 | 1996-01-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6326108A JP2796619B2 (ja) | 1994-12-27 | 1994-12-27 | 液晶表示パネルの階調駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08184807A JPH08184807A (ja) | 1996-07-16 |
| JP2796619B2 true JP2796619B2 (ja) | 1998-09-10 |
Family
ID=18184186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6326108A Expired - Lifetime JP2796619B2 (ja) | 1994-12-27 | 1994-12-27 | 液晶表示パネルの階調駆動装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5815128A (ja) |
| EP (1) | EP0720141B1 (ja) |
| JP (1) | JP2796619B2 (ja) |
| KR (1) | KR100378757B1 (ja) |
| DE (1) | DE69531232T2 (ja) |
| TW (1) | TW320715B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184854B1 (en) * | 1995-07-10 | 2001-02-06 | Robert Hotto | Weighted frame rate control with dynamically variable driver bias voltage for producing high quality grayscale shading on matrix displays |
| JP3713084B2 (ja) * | 1995-11-30 | 2005-11-02 | 株式会社日立製作所 | 液晶表示制御装置 |
| US6088014A (en) * | 1996-05-11 | 2000-07-11 | Hitachi, Ltd. | Liquid crystal display device |
| JP3712802B2 (ja) * | 1996-10-29 | 2005-11-02 | 富士通株式会社 | 中間調表示方法および表示装置 |
| JP2000029439A (ja) * | 1998-07-13 | 2000-01-28 | Seiko Instruments Inc | 液晶表示回路 |
| GB9827944D0 (en) * | 1998-12-19 | 1999-02-10 | Secr Defence | Displays based on multiple digital bit planes |
| US6563482B1 (en) * | 1999-07-21 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2001119648A (ja) * | 1999-10-15 | 2001-04-27 | Matsushita Electric Ind Co Ltd | 光変調装置 |
| JP3743503B2 (ja) * | 2001-05-24 | 2006-02-08 | セイコーエプソン株式会社 | 走査駆動回路、表示装置、電気光学装置及び走査駆動方法 |
| JP4400401B2 (ja) * | 2004-09-30 | 2010-01-20 | セイコーエプソン株式会社 | 電気光学装置とその駆動方法及び電子機器 |
| CN100405425C (zh) * | 2005-05-18 | 2008-07-23 | 中国科学院长春光学精密机械与物理研究所 | 一种平板显示屏行列时间片分布重组扫描调制方法 |
| CN101286313B (zh) * | 2007-04-11 | 2011-06-15 | 钰瀚科技股份有限公司 | 显示器的多图框极性反转过激驱动方法 |
| US8970646B2 (en) | 2008-07-09 | 2015-03-03 | Ostendo Technologies, Inc. | Image construction based video display system |
| US8681185B2 (en) * | 2009-03-05 | 2014-03-25 | Ostendo Technologies, Inc. | Multi-pixel addressing method for video display drivers |
| KR101773522B1 (ko) * | 2010-12-10 | 2017-09-12 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP6145479B2 (ja) * | 2015-07-16 | 2017-06-14 | スタンレー電気株式会社 | 液晶表示装置 |
| CN110379362B (zh) * | 2018-08-10 | 2021-03-30 | 友达光电股份有限公司 | 显示装置的驱动方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485173A (en) * | 1991-04-01 | 1996-01-16 | In Focus Systems, Inc. | LCD addressing system and method |
| WO1993023844A1 (en) * | 1992-05-08 | 1993-11-25 | Seiko Epson Corporation | Method and circuit for driving liquid crystal device, etc., and display device |
| US5473338A (en) * | 1993-06-16 | 1995-12-05 | In Focus Systems, Inc. | Addressing method and system having minimal crosstalk effects |
| EP0664917B1 (en) * | 1992-10-15 | 2004-03-03 | Texas Instruments Incorporated | Display device |
| US5621425A (en) * | 1992-12-24 | 1997-04-15 | Seiko Instruments Inc. | Liquid crystal display device |
| JPH06301359A (ja) * | 1993-02-19 | 1994-10-28 | Asahi Glass Co Ltd | 表示装置及び表示装置のデータ信号形成方法 |
| US5532713A (en) * | 1993-04-20 | 1996-07-02 | Canon Kabushiki Kaisha | Driving method for liquid crystal device |
-
1994
- 1994-12-27 JP JP6326108A patent/JP2796619B2/ja not_active Expired - Lifetime
-
1995
- 1995-12-27 DE DE69531232T patent/DE69531232T2/de not_active Expired - Fee Related
- 1995-12-27 EP EP95309465A patent/EP0720141B1/en not_active Expired - Lifetime
- 1995-12-27 US US08/579,250 patent/US5815128A/en not_active Expired - Lifetime
- 1995-12-27 KR KR1019950059597A patent/KR100378757B1/ko not_active IP Right Cessation
-
1996
- 1996-01-30 TW TW085101102A patent/TW320715B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR100378757B1 (ko) | 2003-08-14 |
| DE69531232T2 (de) | 2004-02-05 |
| KR960026254A (ko) | 1996-07-22 |
| EP0720141A3 (ja) | 1996-07-10 |
| US5815128A (en) | 1998-09-29 |
| JPH08184807A (ja) | 1996-07-16 |
| TW320715B (ja) | 1997-11-21 |
| DE69531232D1 (de) | 2003-08-14 |
| EP0720141A2 (en) | 1996-07-03 |
| EP0720141B1 (en) | 2003-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100246150B1 (ko) | 액정 디스플레이 장치 및 그 구동 방법 | |
| JP2796619B2 (ja) | 液晶表示パネルの階調駆動装置 | |
| KR100344861B1 (ko) | 액정 디스플레이 장치의 구동 방법 | |
| US4645303A (en) | Liquid crystal matrix display panel drive method | |
| KR100293309B1 (ko) | 액정패널의 구동방법 | |
| JP3145552B2 (ja) | 液晶表示パネルの駆動装置 | |
| JP3508115B2 (ja) | 液晶装置及びその駆動方法並びに駆動回路 | |
| JP3169763B2 (ja) | 液晶表示パネルの階調駆動装置 | |
| US20040032403A1 (en) | Driving method for flat-panel display devices | |
| JP4166936B2 (ja) | 液晶表示パネルの駆動方法 | |
| JP3181771B2 (ja) | 液晶パネルの駆動方法 | |
| JP3791997B2 (ja) | 液晶表示装置の駆動法 | |
| JP2003121813A (ja) | 液晶表示パネルの階調駆動方法 | |
| JP3576231B2 (ja) | 画像表示装置の駆動方法 | |
| JP3811250B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH0990914A (ja) | 液晶駆動方法 | |
| JP3482940B2 (ja) | 液晶装置の駆動方法、駆動回路及び表示装置 | |
| JP3074686B2 (ja) | 液晶パネルの駆動方法 | |
| JP4694684B2 (ja) | 液晶表示パネルの駆動方法 | |
| JP3027533B2 (ja) | 単純マトリクス型液晶表示装置の駆動方法 | |
| JPH05333315A (ja) | 液晶駆動方式 | |
| JP3482941B2 (ja) | 液晶装置の駆動方法、駆動回路及び表示装置 | |
| JPH09311313A (ja) | 液晶表示装置の駆動方法 | |
| JP2004070335A (ja) | 液晶装置の駆動方法と駆動回路および液晶装置 | |
| JPH07281152A (ja) | 液晶表示素子の駆動方法および駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100703 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100703 Year of fee payment: 12 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |