JP3179992B2 - 光結合素子 - Google Patents

光結合素子

Info

Publication number
JP3179992B2
JP3179992B2 JP3501295A JP3501295A JP3179992B2 JP 3179992 B2 JP3179992 B2 JP 3179992B2 JP 3501295 A JP3501295 A JP 3501295A JP 3501295 A JP3501295 A JP 3501295A JP 3179992 B2 JP3179992 B2 JP 3179992B2
Authority
JP
Japan
Prior art keywords
light
resin
emitting chip
chip
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3501295A
Other languages
English (en)
Other versions
JPH08264823A (ja
Inventor
英也 高倉
弘之 小路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3501295A priority Critical patent/JP3179992B2/ja
Publication of JPH08264823A publication Critical patent/JPH08264823A/ja
Application granted granted Critical
Publication of JP3179992B2 publication Critical patent/JP3179992B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、発光チップと受光チッ
プとを光学的に結合するよう配置してなる光結合素子
（フォトカプラ）に関するものである。
【０００２】
【従来の技術】図１６は、従来の光結合素子を示す縦断
面図である。
【０００３】該光結合素子は、２層モールドタイプの光
結合素子であって、発光側リードフレーム１及び受光側
リードフレーム２と、該両リードフレーム１，２の一端
側にそれぞれ個別に搭載される発光チップ３及び受光チ
ップ４と、前記発光チップ３を被覆し発光チップ３を保
護するプリコート樹脂５と、前記発光チップ３と受光チ
ップ４とを光学的に結合するよう対向配置し前記両リー
ドフレーム１，２の外部接続用端子の接続部を除いてこ
れらを１次モールドする透光性樹脂６と、該透光性樹脂
６を２次モールドする遮光性樹脂７とからなる構成であ
る。
【０００４】前記プリコート樹脂５は例えばシリコーン
樹脂よりなり、前記透光性樹脂６及び遮光性樹脂７は例
えばエポキシ樹脂よりなる。
【０００５】以下に、該光結合素子の製造方法につい
て、図１７の製造工程フローチャートにしたがって説明
する。
【０００６】まず、あらかじめ対向するように折り曲げ
された金属性のリードフレーム１，２の一端側に発光チ
ップ３及び受光チップ４をそれぞれ個別にダイボンド
し、発光チップ３及び受光チップ４と外部接続用端子と
を金線８にてワイアボンドを施す。次に、前記発光チッ
プ３には、応力緩和のために透明のプリコート樹脂５に
てプリコートを施す。
【０００７】その後、これらをスポット溶接、あるいは
ローディングフレームにセットすること等により発光チ
ップ３及び受光チップ４を対向させ、光学的に結合する
よう透光性樹脂６にて１次トランスファーモールドを行
い、更に、ばり取りを施した後、遮光性樹脂７にて２次
トランスファーモールドを行う。
【０００８】その後、外装めっき、フォーミング、絶縁
耐圧試験、電気的特性検査、外観検査、梱包の工程を経
て出荷される。
【０００９】図１８は、他の従来の光結合素子を示す縦
断面図である。
【００１０】該光結合素子は、１層モールドタイプの光
結合素子であって、発光側リードフレーム１及び受光側
リードフレーム２と、該両リードフレーム１，２の一端
側にそれぞれ個別に搭載される発光チップ３及び受光チ
ップ４と、前記発光チップ３と受光チップ４とを光学的
に結合するよう対向配置して両リードフレーム１，２を
ドッキングする透光性樹脂９と、両リードフレーム１，
２の外部接続用端子の接続部を除いてこれらを２次モー
ルドする遮光性樹脂７とからなる構成である。前記透光
性樹脂９は、例えばシリコーン樹脂よりなる。
【００１１】以下に、該光結合素子の製造方法につい
て、図１９の製造工程フローチャートにしたがって説明
する。
【００１２】まず、あらかじめ対向するように折り曲げ
された金属性のリードフレーム１，２の一端側に発光チ
ップ３及び受光チップ４をそれぞれ個別にダイボンド
し、発光チップ３及び受光チップ４と外部接続用端子と
を金線８にてワイアボンドを施す。その後、これらをス
ポット溶接、あるいはローディングフレームにセットす
ること等により発光チップ３及び受光チップ４を対向さ
せ、光学的に結合するよう透光性樹脂９にてドッキング
を施し、更に、遮光性樹脂７にて２次モールドを行う。
【００１３】その後、外装めっき、フォーミング、絶縁
耐圧試験、電気的特性検査、外観検査、梱包の工程を経
て出荷される。
【００１４】上述した光結合素子の実装面積は、現状で
７．０×３．６ｍｍ（２５．２ｍｍ2 ）程度である。
【００１５】近年においては、２層モールドタイプの光
結合素子が主流となってきている。
【００１６】
【発明が解決しようとする課題】近年、光結合素子（フ
ォトカプラ）に対する市場の要望は厳しく、ＤＩＰ型フ
ォトカプラの普及は上昇の一途であるが、電子部品の小
型化，薄型化が進むに連れて面実装タイプの需要も加わ
り、小型のＳＭＤタイプが開発され普及しつつある。更
に、コストダウン、納期の短縮の要望も高まっている。
【００１７】また、前述した小型化，薄型化のパッケー
ジ要望は更に進み、ＳＭＤタイプの小型化も形状的に
は、先に述べた従来のリードフレームのトランスファー
モールドタイプでは限界に達しており、リードレス化の
要望も強くなっている。
【００１８】本発明は、上記課題に鑑み、超小型化のリ
ードレス光結合素子の提供を目的とするものである。
【００１９】
【課題を解決するための手段】本発明よりなる請求項１
記載の光結合素子は、受発光チップ収納用凹部を備え表
面にめっきパターンが形成された射出立体配線成形樹脂
基板と、該樹脂基板の前記凹部におけるめっきパターン
上に搭載される発光チップ及び受光チップと、該発光チ
ップ及び受光チップを被覆する第１透光性樹脂と、該第
１透光性樹脂を被覆する遮光性樹脂と、前記発光チップ
と受光チップとの間に内部沿面距離調整手段とを備えた
光結合素子であって、前記内部沿面距離調整手段が凸部
からなり、前記射出立体配線成形樹脂基板裏面に動作確
認用発光チップを備え、該動作確認用発光チップを第２
透光性樹脂にて被覆してなることを特徴とするものであ
る。
【００２０】
【００２１】請求項２記載の光結合素子は、受発光チッ
プ収納用凹部を備え表面にめっきパターンが形成された
射出立体配線成形樹脂基板と、該樹脂基板の前記凹部に
おけるめっきパターン上に搭載される発光チップ及び受
光チップと、該発光チップ及び受光チップを被覆する第
１透光性樹脂と、該第１透光性樹脂を被覆する遮光性樹
脂と、前記発光チップと受光チップとの間に内部沿面距
離調整手段とを備えた光結合素子であって、前記内部沿
面距離調整手段が凸部からなり、前記樹脂基板が動作確
認用発光チップ収納用凹部を備え、該動作確認用発光チ
ップ収納用凹部におけるめっきパターン上に搭載される
動作確認用発光チップと、該動作確認用発光チップを被
覆する第２透光性樹脂とを有してなることを特徴とする
ものである。
【００２２】請求項３記載の光結合素子は、請求項１又
は２記載の光結合素子において前記動作確認用発光チッ
プは、動作状態検出用発光チップ及び非動作状態検出用
発光チップの複数からなることを特徴とする。
【００２３】請求項４記載の光結合素子は、受発光チッ
プ収納用凹部を備え表面にめっきパターンが形成された
射出立体配線成形樹脂基板と、該樹脂基板の前記凹部に
おけるめっきパターン上に搭載される発光チップ及び受
光チップと、該発光チップ及び受光チップを被覆する第
１透光性樹脂と、該第１透光性樹脂を被覆する遮光性樹
脂とを有してなり、前記受発光チップ収納用凹部は第１
凹部と該第１凹部よりも深さの深い第２凹部とからな
り、前記第１凹部の底面に発光チップが搭載され、前記
第２凹部の底面に受光チップが搭載されるとともに、前
記第１透光性樹脂と遮光性樹脂の境界面を第１凹部側か
ら第２凹部側に傾斜されてなることを特徴とするもので
ある。
【００２４】請求項５に記載の光結合素子は、受発光チ
ップ収納用凹部及び動作確認用発光チップ収納用凹部を
備え表面にめっきパターンが形成された射出立体配線成
形樹脂基板と、該樹脂基板の前記受発光チップ収納用凹
部におけるめっきパターン上に搭載される発光チップ及
び受光チップと、該発光チップ及び受光チップを被覆す
る第１透光性樹脂と、該第１透光性樹脂を被覆する遮光
性樹脂と、前記動作確認用発光チップ収納用凹部におけ
るめっきパターン上に搭載される動作確認用発光チップ
と、該動作確認用発光チップを被覆する第２透光性樹脂
とを有してなり、前記受発光チップ収納用凹部は第１凹
部と該第１凹部よりも深さの深い第２凹部とからなり、
前記第１凹部の底面に発光チップが搭載され、前記第２
凹部の底面に受光チップが搭載されるとともに、前記第
１透光性樹脂と遮光性樹脂の境界面を第１凹部側から第
２凹部側に傾斜させてなることを特徴とするものであ
る。
【００２５】請求項６記載の光結合素子は、受発光チッ
プ収納用凹部を備え表面にめっきパターンが形成された
射出立体配線成形樹脂基板と、該樹脂基板の前記凹部に
おけるめっきパターン上に搭載される発光チップ及び受
光チップと、該発光チップ及び受光チップを被覆する第
１透光性樹脂と、該第１透光性樹脂を被覆する遮光性樹
脂とを有してなり、前記受発光チップ収納用凹部は第１
凹部と該第１凹部よりも深さの深い第２凹部とからな
り、前記第２凹部の底面に発光チップ及び受光チップが
搭載され、前記第２凹部に第１透光性樹脂が充填され、
前記第１凹部に遮光性樹脂が充填されるとともに、前記
第１透光性樹脂と遮光性樹脂の境界面を凸曲面状として
なることを特徴とするものである。
【００２６】請求項７記載の光結合素子は、受発光チッ
プ収納用凹部及び動作確認用発光チップ収納用凹部を備
え表面にめっきパターンが形成された射出立体配線成形
樹脂基板と、該樹脂基板の前記受発光チップ収納用凹部
におけるめっきパターン上に搭載される発光チップ及び
受光チップと、該発光チップ及び受光チップを被覆する
第１透光性樹脂と、該第１透光性樹脂を被覆する遮光性
樹脂と、前記動作確認用発光チップ収納用凹部における
めっきパターン上に搭載される動作確認用発光チップ
と、該動作確認用発光チップを被覆する第２透光性樹脂
とを有してなり、前記受発光チップ収納用凹部は第１凹
部と該第１凹部よりも深さの深い第２凹部とからなり、
前記第２凹部の底面に発光チップ及び受光チップが搭載
され、前記第２凹部に第１透光性樹脂が充填され、前記
第１凹部に遮光性樹脂が充填されるとともに、前記第１
透光性樹脂と遮光性樹脂の境界面を凸曲面状としてなる
ことを特徴とするものである。
【００２７】
【００２８】
【作用】上記構成によれば、本発明の請求項１又は２記
載の光結合素子は、樹脂基板表面のめっきパターンを外
部への接続用端子とし、従来のリードフレームを不要と
することによって光結合素子としての小型化が可能であ
る。更に、発光チップと受光チップとの間に凸部からな
る内部沿面距離調整手段を有してなる構成なので、発光
チップと受光チップとの内部沿面距離を長く調整するこ
とが可能である。
【００２９】また、本発明の請求項１、２又は３記載の
光結合素子は、動作状態確認用発光チップ，非動作状態
確認用発光チップ等の動作確認用発光チップを備えてな
る構成なので、光結合素子の動作状態を該動作確認用発
光チップの点灯，消灯にて行うことが可能である。さら
に請求項３の構成においては、両方の動作確認用発光チ
ップが消灯することにより、光結合素子の異常を検出す
ることができる。
【００３０】
【００３１】加えて、本発明の請求項４又は５記載の光
結合素子は、受発光チップ収納用凹部は第１凹部と該第
１凹部よりも深さの深い第２凹部とからなり、前記第１
凹部の底面に発光チップが搭載され、前記第２凹部の底
面に受光チップが搭載されるとともに、前記第１透光性
樹脂と遮光性樹脂の境界面を第１凹部側から第２凹部側
に傾斜されてなる構成なので、発光チップ側面からの光
が第１透光性樹脂と遮光性樹脂との界面にて反射されて
受光チップの受光面に伝達され光伝達率の向上が可能で
あるとともに、第１凹部と第２凹部との深さの差の分だ
け内部沿面距離を長くすることが可能である。
【００３２】加えて、本発明の請求項６又は７記載の光
結合素子は、受発光チップ収納用凹部が第１凹部と該第
１凹部よりも深さの深い第２凹部とからなり、前記第２
凹部の底面に発光チップ及び受光チップが搭載され、前
記第２凹部に第１透光性樹脂が充填され、前記第１凹部
に遮光性樹脂が充填されるとともに、前記第１透光性樹
脂と遮光性樹脂の境界面を凸曲面状としてなる構成なの
で、前記境界面がおわん状の反射面となり、発光チップ
からの光を効率良く反射させて受光チップに伝達するこ
とが可能である。
【００３３】
【００３４】
【００３５】
【実施例】図１は、本発明の第一実施例よりなる光結合
素子を示す縦断面図である。図２は、図１の樹脂封止前
の状態を示す斜視図である。なお、図２において内部沿
面距離調節手段は図示せず。
【００３６】該光結合素子は、受発光チップ収納用凹部
１３を備え表面にめっきパターン１１が形成された射出
立体配線成形樹脂基板（以下、単に「樹脂基板」と称
す。）１２と、該樹脂基板１２の前記凹部１３における
めっきパターン１１上に搭載される発光チップ１４及び
受光チップ１５と、該発光チップ１４と受光チップ１５
との間に設けられた内部沿面距離調整手段１６と、前記
凹部１３内において前記発光チップ１４及び受光チップ
１５並びに内部沿面距離調整手段１６を被覆する第１透
光性樹脂１７と、前記凹部１３内において前記第１透光
性樹脂１７を被覆する遮光性樹脂１８とを有してなる構
造である。
【００３７】前記樹脂基板１２は、液晶ポリマー等によ
り射出成形された射出成形樹脂基板１２′に金，銀等か
らなるめっきパターン１１を設けてなる。
【００３８】前記内部沿面距離調整手段１６は凸部から
なり、前記基板１２′と一体的に形成してなるものであ
っても良い。
【００３９】前記第１透光性樹脂１７は例えばシリコー
ン樹脂等からなり、遮光性樹脂１８は例えばシリコーン
樹脂、エポキシ樹脂等からなる。
【００４０】上記光結合素子の動作を説明すると、発光
側めっきパターンより導かれた電気信号を発光チップ１
４にて光信号に変換し該発光チップ１４より光を発す
る。その光は、第１透光性樹脂１７と遮光性樹脂１８と
の界面にて反射し、受光チップ１５の受光面にて受光さ
れる。該受光チップ１５にて受光された光信号は再び電
気信号に変換され、受光側めっきパターンへと導かれて
なる。
【００４１】該光結合素子によれば、樹脂基板１２表面
のめっきパターン１１を外部への接続用端子とし、従来
のリードフレームを不要とすることによって光結合素子
としての小型化が可能である。一例として、本実施例に
よれば実装面積が３×６．５ｍｍ（１９．５ｍｍ）程度
となり、従来の光結合素子と比較して約２０％の実装面
積の縮小が可能となる。
【００４２】また、光結合素子においては、該光結合素
子を使用した機器における海外安全規格（セット規格）
により１次（発光チップ側）２次（受光チップ側）間内
部沿面距離、絶縁距離に基準が設けられているが、本実
施例の光結合素子は、発光チップ１４と受光チップ１５
との間に内部沿面距離調整手段１６を有してなる構成な
ので、発光チップ１４と受光チップ１５との内部沿面距
離を長く調節することが可能である。
【００４３】以下、上述した光結合素子の製造方法につ
いて、図３及び図４を用いて説明する。
【００４４】まず、液晶ポリマー等により射出成形され
受発光チップ収納用凹部１３を備えた射出成形樹脂基板
１２′表面にめっきパターン１１を形成し、樹脂基板１
２を形成する。ここで、両チップ１４，１５の並置方向
又は並置方向に対して垂直方向（尚、図中では並置方
向）に複数連結させて形成することにより、多連タイプ
の光結合素子の製造も容易にできる。
【００４５】次に、発光チップ１４及び受光チップ１５
をそれぞれ個々のめっきパターン上に接着し、それぞれ
のチップ１４，１５と外部接続用端子となるめっきパタ
ーンとを金線１９にて接続（ワイヤボンド）する。
【００４６】その後、第１透光性樹脂１７及び遮光性樹
脂１８を順次凹部１３に充填し、発光チップ１４及び受
光チップ１５を封止する。
【００４７】この後、多連成形したものにおいては所望
のダイシングを行い個別に分割する。
【００４８】その後、絶縁耐圧試験、電気的特性検査、
マーキング（図示せず）、外観検査、梱包の工程を経て
出荷される。
【００４９】該製造工程は、従来の光結合素子の製造工
程よりも簡素化され、コストダウン及び納期の短縮も可
能である。
【００５０】以上説明した本実施例の光結合素子につい
ては、信頼性（ヒートサイクル試験、プレッシャークッ
カー試験）に関しても充分、市場の要望を満足すること
が確認されている。
【００５１】具体的には、図５が本実施例による光結合
素子のヒートサイクル試験結果であり、図６がプレッシ
ャークッカー試験結果である。以下、これらの縦軸につ
いて説明する。
【００５２】まず、ＶＦとは入力順電流によるアノー
ド、カソード間の電圧降下のことであり、該特性図では
初期の値に対する変動率で表している。また、ＩＣとは
入力側に電流を流した時に出力側に流れる直流電流であ
り、これもＶＦと同じく初期の値に対する変動率で表し
ている。次に、ＩＲであるがこれはアノード、カソード
間に逆電圧を印加した時に流れる直流電流であり、該特
性図では絶対値で表している。また、Ｉｃｅｏとはコレ
クタ、エミッタ間に電圧を印加したした時に出力側に流
れるコレクタ電流であり、ＩＲと同じく絶対値で表して
いる。
【００５３】光結合素子において、これらの特性は重要
であり、変動が大きいと機器の誤動作につながる。
【００５４】図７は、他の実施例よりなる光結合素子を
示す縦断面図である。本実施例について、上記実施例と
相違する点のみ説明する。
【００５５】該光結合素子は、前記受発光チップ収納用
凹部１３が第１凹部１３ａと該第１凹部１３ａよりも深
さの深い第２凹部１３ｂとからなり、前記第１凹部１３
ａの底面に発光チップ１４が搭載され、前記第２凹部１
３ｂの底面に受光チップ１５が搭載されるとともに、前
記第１透光性樹脂１７と遮光性樹脂１８の境界面を第１
凹部側から第２凹部側に傾斜させてなる構造である。
【００５６】該構造によれば、発光チップ１４側面から
の光が第１透光性樹脂１７と遮光性樹脂１８との界面に
て反射されて受光チップ１５の受光面に伝達され光伝達
率の向上が可能であるとともに、第１凹部１３ａと第２
凹部１３ｂとの深さの差の分だけ内部沿面距離を長くす
ることが可能である。
【００５７】図８は、更に他の実施例よりなる光結合素
子を示す縦断面図である。本実施例について、図１に示
す実施例と相違する点のみ説明する。
【００５８】該光結合素子は、前記受発光チップ収納用
凹部１３が第１凹部１３ａと該第１凹部１３ａよりも深
さの深い第２凹部１３ｂとからなり、前記第２凹部１３
ｂの底面に発光チップ１４及び受光チップ１５が搭載さ
れ、前記第２凹部１３ｂに第１透光性樹脂１７が充填さ
れ、前記第１凹部１３ａに遮光性樹脂１８が充填される
とともに、前記第１透光性樹脂１７と遮光性樹脂１８の
境界面を凸曲面状としてなる構造である。
【００５９】前記凸曲面状の境界面の形成方法として
は、まず第２凹部１３ｂにおいて第１透光性樹脂１７を
多めに充填し、第１透光性樹脂１７の表面張力により該
第１透光性樹脂表面を凸曲面とする。その後、第１凹部
１３ａに遮光性樹脂１８を充填することによって、凸曲
面状の境界面が形成される。
【００６０】該構造によれば、前記境界面がおわん状の
反射面となり、発光チップ１４からの光を効率よく反射
させて受光チップ１５に伝達することが可能である。
【００６１】図９は、更に他の実施例よりなる光結合素
子を示す縦断面図である。本実施例について、図１に示
す実施例と相違する点のみ説明する。
【００６２】該光結合素子は、樹脂基板１２の裏面側に
動作確認用発光チップ２１を設け、該動作確認用発光チ
ップ２１を第２透光性樹脂１７′にて被覆してなる構造
である。
【００６３】該動作確認用発光チップ２１は可視光発光
ダイオードからなり、例えば図１０に示すように発光チ
ップ１４と直列接続され、光結合素子の動作状態確認用
とされてなる。即ち、光結合素子動作時に動作確認用発
光チップ２１が点灯し、停止時に動作確認用発光チップ
２１が消灯する。
【００６４】前記第２透光性樹脂１７′は、例えばシリ
コーン樹脂，エポキシ樹脂等からなる。該光結合素子を
外部基板に実装する際には、動作確認用発光チップ２１
が上面にくるよう配置して実装することとする。
【００６５】これによって、光結合素子が動作している
か否かを検出することが可能であるとともに、上記実施
例に対して実装面積を増加させることなく動作確認用発
光チップ２１を設置できる。また、従来外付けとなって
いた動作確認用発光素子を一体化とすることが可能とな
る。
【００６６】図１１は、本発明の第二実施例よりなる光
結合素子を示す縦断面図である。図１２は、図１１の樹
脂封止前の状態を示す斜視図である。なお、図１２にお
いて内部沿面距離調節手段は図示せず。
【００６７】該光結合素子は、受発光チップ収納用凹部
１３及び動作確認用発光チップ収納用凹部２２を備え表
面にめっきパターン１１が形成された射出立体配線成形
樹脂基板（以下、単に「樹脂基板」と称す。）１２と、
該樹脂基板１２の前記受発光チップ収納用凹部１３にお
けるめっきパターン１１上に搭載される発光チップ１４
及び受光チップ１５と、該発光チップ１４と受光チップ
１５との間に設けられた内部沿面距離調整手段１６と、
前記凹部１３内において前記発光チップ１４及び受光チ
ップ１５並びに内部沿面距離調整手段１６を被覆する第
１透光性樹脂１７と、前記凹部１３内において前記第１
透光性樹脂１７を被覆する遮光性樹脂１８と、前記動作
確認用発光チップ収納用凹部２２におけるめっきパター
ン１１上に搭載される動作確認用発光チップ２１と、該
凹部２２内において該動作確認用発光チップ２１を被覆
する第２透光性樹脂１７′とを有してなる構造である。
【００６８】これにより、上記同様光結合素子の動作確
認を行うことが可能となるとともに、従来外付けとなっ
ていた動作確認用発光素子を一体化とすることが可能と
なる。以下、上述した光結合素子の製造方法について説
明する。
【００６９】まず、液晶ポリマー等により射出成形され
受発光チップ収納用凹部１３及び動作確認用発光チップ
収納用凹部２２とを備えた射出成形樹脂基板１２′表面
にめっきパターン１１を形成し、樹脂基板１２を形成す
る。ここで、各チップ１４，１５，２１の並置方向又は
並置方向に対して垂直方向に複数連結させて形成するこ
とにより、多連タイプの光結合素子の製造も容易にでき
る。
【００７０】次に、発光チップ１４及び受光チップ１５
並びに動作確認用発光チップ２１をそれぞれ個々のめっ
きパターン上に接着し、それぞれのチップ１４，１５，
２１と外部接続用端子となるめっきパターンとを金線１
９にて接続（ワイヤボンド）する。
【００７１】その後、第１透光性樹脂１７及び遮光性樹
脂１８を順次凹部１３に充填し発光チップ１４及び受光
チップ１５を封止するとともに、第２透光性樹脂１７′
を凹部２２に充填し動作確認用発光チップ２２を封止す
る。
【００７２】この後、多連成形したものにおいては所望
のダイシングを行い個別に分割する。
【００７３】その後、絶縁耐圧試験、電気的特性検査、
マーキング（図示せず）、外観検査、梱包の工程を経て
出荷される。
【００７４】図１３は、他の実施例よりなる光結合素子
を示す縦断面図である。図１４は、該光結合素子の等価
回路図である。本実施例について、図１１に示す実施例
と相違する点のみ説明する。
【００７５】該光結合素子は、上記動作確認用発光チッ
プ収納用凹部２２を複数備えてなる構成であり、一方の
凹部２２ａには例えば動作状態確認用発光チップ２１ａ
が収納され、他方の凹部２２ｂには例えば過電流検出用
発光チップ２１ｂが収納されてなる。該凹部２２ａ，２
２ｂにはそれぞれ第２透光性樹脂１７′が充填され各発
光チップ２１ａ，２１ｂが封止されてなる。
【００７６】図１４に示すように、動作状態確認用発光
チップ２１ａは発光チップ１４に対して直列接続され、
非動作状態確認用用発光チップ２１ｂは発光チップ１４
に対して並列的に接続されてなる。図中、Ａは入力端子
であり、２３はインバート素子である。以下、動作を説
明すると、入力端子ＡがＨＩＧＨのとき、発光チップ１
４がＯＮし、且つ動作状態確認用発光チップ２１ａが点
灯する。非動作状態確認用発光チップ２１ｂは、インバ
ート素子２３の出力がＬＯＷとなるため消灯する。これ
により、光結合素子の動作状態を検出する。
【００７７】また、入力端子ＡがＬＯＷのとき、発光チ
ップ１４がＯＦＦし、且つ動作状態確認用発光チップ２
１ａが消灯する。非動作状態確認用発光チップ２１ｂ
は、インバート素子２３の出力がＨＩＧＨとなるため点
灯する。これにより、光結合素子の非動作状態を検出す
る。
【００７８】前述した動作確認用発光チップが１つの場
合には非動作と異常検出との区別がつかなかったが、本
実施例によれば光結合素子の異常を両動作確認用発光チ
ップ２１ａ，２１ｂの消灯をもって検出することが可能
となる。例えば、発光チップ１４のワイヤー断線等の不
具合を検出できる。
【００７９】これにより、光結合素子の動作状態確認及
び異常検出を行うことが可能となる。
【００８０】図１５は、任意に多連型光結合素子を形成
できる光結合素子の製造方法を説明するための縦断面図
である。
【００８１】前記第一実施例及び第二実施例の多連タイ
プの光結合素子の製造方法において、各樹脂基板１２間
のダイシングをハーフダイスとすることにより、ユーザ
ー自身で要望する多連型光結合素子を容易に作成するこ
とが可能となる。
【００８２】
【００８３】
【００８４】
【００８５】
【００８６】
【００８７】
【００８８】
【００８９】
【００９０】
【００９１】
【００９２】
【００９３】
【００９４】
【００９５】
【００９６】
【００９７】
【００９８】
【００９９】
【０１００】
【発明の効果】以上説明したように、本発明の請求項１
又は２記載の光結合素子によれば、樹脂基板表面のめっ
きパターンを外部への接続用端子とし、従来のリードフ
レームを不要とすることによって光結合素子としての小
型化が可能である。更に、発光チップと受光チップとの
間に凸部からなる内部沿面距離調整手段を有してなる構
成なので、発光チップと受光チップとの内部沿面距離を
長く調整することが可能となる。
【０１０１】また、本発明の請求項１記載の光結合素子
によれば、実装面積を増加させることなく動作確認用発
光チップを設けることが可能となるとともに、従来外付
けとなっていた動作確認用発光素子を一体化とすること
が可能となる。更に、本発明の請求項２記載の光結合素
子によれば、樹脂基板表面のめっきパターンを外部への
接続用端子とし、従来のリードフレームを不要とするこ
とによって光結合素子としての小型化が可能となるとと
もに、光結合素子の動作確認を行うことが可能となる。
また、動作確認用発光素子の一体化が可能となる。
【０１０２】加えて、本発明の請求項３記載の光結合素
子によれば、動作確認用発光チップが動作状態確認用発
光チップ及び非動作状態確認用発光チップの複数からな
る構成なので、光結合素子の動作中，停止中，異常検出
等を該動作確認用発光チップの点灯又は消灯にて表し、
外部に知らせることが可能となる。
【０１０３】更に、本発明の請求項４又は５記載の光結
合素子によれば、受発光チップ収納用凹部は第１凹部と
該第１凹部よりも深さの深い第２凹部とからなり、前記
第１凹部の底面に発光チップが搭載され、前記第２凹部
の底面に受光チップが搭載されるとともに、前記第１透
光性樹脂と遮光性樹脂の境界面を第１凹部側から第２凹
部側に傾斜されてなる構成なので、発光チップ側面から
の光が第１透光性樹脂と遮光性樹脂との界面にて反射さ
れて受光チップの受光面に伝達され光伝達率の向上が可
能であるとともに、第１凹部と第２凹部との深さの差の
分だけ内部沿面距離を長くすることが可能となる。加え
て、本発明の請求項６又は７記載の光結合素子によれ
ば、受発光チップ収納用凹部が第１凹部と該第１凹部よ
りも深さの深い第２凹部とからなり、前記第２凹部の底
面に発光チップ及び受光チップが搭載され、前記第２凹
部に第１透光性樹脂が充填され、前記第１凹部に遮光性
樹脂が充填されるとともに、前記第１透光性樹脂と遮光
性樹脂の境界面を凸曲面状としてなる構成なので、前記
境界面がおわん状の反射面となり、発光チップからの光
を効率良く反射させて受光チップに伝達することが可能
となる。
【０１０４】
【０１０５】
【０１０６】
【図面の簡単な説明】
【図１】本発明の第一実施例よりなる光結合素子を示す
縦断面図である。
【図２】図１の樹脂封止前の状態を示す斜視図である。
【図３】図１に示す光結合素子の製造フローチャートを
示す図である。
【図４】図１に示す光結合素子の製造工程図である。
【図５】図１に示す光結合素子のヒートサイクル試験結
果を示す図である。
【図６】図１に示す光結合素子のプレッシャークッカー
試験結果を示す図である。
【図７】他の実施例よりなる光結合素子を示す縦断面図
である。
【図８】更に、他の実施例よりなる光結合素子を示す縦
断面図である。
【図９】更に、他の実施例よりなる光結合素子を示す縦
断面図である。
【図１０】図９に示す光結合素子の等価回路図である。
【図１１】本発明の第二実施例よりなる光結合素子を示
す縦断面図である。
【図１２】図１１の樹脂封止前の状態を示す斜視図であ
る。
【図１３】他の実施例よりなる光結合素子を示す縦断面
図である。
【図１４】図１３に示す光結合素子の等価回路図であ
る。
【図１５】任意に多連型光結合素子を形成できる光結合
素子の製造方法を説明するための縦断面図である。
【図１６】従来の光結合素子を示す縦断面図である。
【図１７】図１６に示す光結合素子の製造フローチャー
トを示す図である。
【図１８】他の従来の光結合素子を示す縦断面図であ
る。
【図１９】図１８に示す光結合素子の製造フローチャー
トを示す図である。
【符号の説明】
１１ めっきパターン １２ 射出立体配線成形基板 １２ａ 発光側射出立体配線成形基板 １２ｂ 受光側射出立体配線成形基板 １３ 受発光チップ収納用凹部 １３ａ 第１凹部 １３ｂ 第２凹部 １３′ 発光チップ収納用凹部 １３″ 受光チップ収納用凹部 １４ 発光チップ １５ 受光チップ １６ 内部沿面距離調整手段 １７ 第１透光性樹脂 １７′第２透光性樹脂 １８ 遮光性樹脂 ２１ 動作確認用発光チップ ２１ａ 動作状態確認用発光チップ ２１ｂ 非動作状態確認用発光チップ ２２，２２ａ，２２ｂ 動作確認用発光チップ用凹部
フロントページの続き (56)参考文献 特開 平６−37352（ＪＰ，Ａ) 特開 昭64−71186（ＪＰ，Ａ) 特開 平６−319746（ＪＰ，Ａ) 特開 昭63−274188（ＪＰ，Ａ) 実開 平５−13068（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/12

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 受発光チップ収納用凹部を備え表面にめ
    っきパターンが形成された射出立体配線成形樹脂基板
    と、該樹脂基板の前記凹部におけるめっきパターン上に
    搭載される発光チップ及び受光チップと、該発光チップ
    及び受光チップを被覆する第１透光性樹脂と、該第１透
    光性樹脂を被覆する遮光性樹脂と、前記発光チップと受
    光チップとの間に内部沿面距離調整手段とを備えた光結
    合素子であって、 前記内部沿面距離調整手段が凸部からなり、 前記射出立体配線成形樹脂基板裏面に動作確認用発光チ
    ップを備え、該動作確認用発光チップを第２透光性樹脂
    にて被覆してなることを特徴とする光結合素子。
  2. 【請求項２】 受発光チップ収納用凹部を備え表面にめ
    っきパターンが形成された射出立体配線成形樹脂基板
    と、該樹脂基板の前記凹部におけるめっきパターン上に
    搭載される発光チップ及び受光チップと、該発光チップ
    及び受光チップを被覆する第１透光性樹脂と、該第１透
    光性樹脂を被覆する遮光性樹脂と、前記発光チップと受
    光チップとの間に内部沿面距離調整手段とを備えた光結
    合素子であって、 前記内部沿面距離調整手段が凸部からなり、 前記樹脂基板が動作確認用発光チップ収納用凹部を備
    え、該動作確認用発光チップ収納用凹部におけるめっき
    パターン上に搭載される動作確認用発光チップと、該動
    作確認用発光チップを被覆する第２透光性樹脂とを有し
    てなることを特徴とする光結合素子。
  3. 【請求項３】 前記動作確認用発光チップは、動作状態
    検出用発光チップ及び非動作状態検出用発光チップの複
    数からなることを特徴とする請求項１又は２記載の光結
    合素子。
  4. 【請求項４】 受発光チップ収納用凹部を備え表面にめ
    っきパターンが形成された射出立体配線成形樹脂基板
    と、該樹脂基板の前記凹部におけるめっきパターン上に
    搭載される発光チップ及び受光チップと、該発光チップ
    及び受光チップを被覆する第１透光性樹脂と、該第１透
    光性樹脂を被覆する遮光性樹脂とを有してなり、 前記受発光チップ収納用凹部は第１凹部と該第１凹部よ
    りも深さの深い第２凹部とからなり、前記第１凹部の底
    面に発光チップが搭載され、前記第２凹部の底面に受光
    チップが搭載されるとともに、前記第１透光性樹脂と遮
    光性樹脂の境界面を第１凹部側から第２凹部側に傾斜さ
    れてなることを特徴とする光結合素子。
  5. 【請求項５】 受発光チップ収納用凹部及び動作確認用
    発光チップ収納用凹部を備え表面にめっきパターンが形
    成された射出立体配線成形樹脂基板と、該樹脂基板の前
    記受発光チップ収納用凹部におけるめっきパターン上に
    搭載される発光チップ及び受光チップと、該発光チップ
    及び受光チップを被覆する第１透光性樹脂と、該第１透
    光性樹脂を被覆する遮光性樹脂と、前記動作確認用発光
    チップ収納用凹部におけるめっきパターン上に搭載され
    る動作確認用発光チップと、該動作確認用発光チップを
    被覆する第２透光性樹脂とを有してなり、 前記受発光チップ収納用凹部は第１凹部と該第１凹部よ
    りも深さの深い第２凹部とからなり、前記第１凹部の底
    面に発光チップが搭載され、前記第２凹部の底面に受光
    チップが搭載されるとともに、前記第１透光性樹脂と遮
    光性樹脂の境界面を第１凹部側から第２凹部側に傾斜さ
    せてなることを特徴とする光結合素子。
  6. 【請求項６】 受発光チップ収納用凹部を備え表面にめ
    っきパターンが形成された射出立体配線成形樹脂基板
    と、該樹脂基板の前記凹部におけるめっきパターン上に
    搭載される発光チップ及び受光チップと、該発光チップ
    及び受光チップを被覆する第１透光性樹脂と、該第１透
    光性樹脂を被覆する遮光性樹脂とを有してなり、 前記受発光チップ収納用凹部は第１凹部と該第１凹部よ
    りも深さの深い第２凹部とからなり、前記第２凹部の底
    面に発光チップ及び受光チップが搭載され、前記第２凹
    部に第１透光性樹脂が充填され、前記第１凹部に遮光性
    樹脂が充填されるとともに、前記第１透光性樹脂と遮光
    性樹脂の境界面を凸曲面状としてなることを特徴とする
    光結合素子。
  7. 【請求項７】 受発光チップ収納用凹部及び動作確認用
    発光チップ収納用凹部を備え表面にめっきパターンが形
    成された射出立体配線成形樹脂基板と、該樹脂基板の前
    記受発光チップ収納用凹部におけるめっきパターン上に
    搭載される発光チップ及び受光チップと、該発光チップ
    及び受光チップを被覆する第１透光性樹脂と、該第１透
    光性樹脂を被覆する遮光性樹脂と、前記動作確認用発光
    チップ収納用凹部におけるめっきパターン上に搭載され
    る動作確認用発光チップと、該動作確認用発光チップを
    被覆する第２透光性樹脂とを有してなり、 前記受発光チップ収納用凹部は第１凹部と該第１凹部よ
    りも深さの深い第２凹部とからなり、前記第２凹部の底
    面に発光チップ及び受光チップが搭載され、前記第２凹
    部に第１透光性樹脂が充填され、前記第１凹部に遮光性
    樹脂が充填されるとともに、前記第１透光性樹脂と遮光
    性樹脂の境界面を凸曲面状としてなることを特徴とする
    光結合素子。
JP3501295A 1995-01-27 1995-02-23 光結合素子 Expired - Fee Related JP3179992B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3501295A JP3179992B2 (ja) 1995-01-27 1995-02-23 光結合素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1146695 1995-01-27
JP7-11466 1995-01-27
JP3501295A JP3179992B2 (ja) 1995-01-27 1995-02-23 光結合素子

Publications (2)

Publication Number Publication Date
JPH08264823A JPH08264823A (ja) 1996-10-11
JP3179992B2 true JP3179992B2 (ja) 2001-06-25

Family

ID=26346893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3501295A Expired - Fee Related JP3179992B2 (ja) 1995-01-27 1995-02-23 光結合素子

Country Status (1)

Country Link
JP (1) JP3179992B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3502305B2 (ja) 1999-08-13 2004-03-02 Ｎｅｃ化合物デバイス株式会社 光半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6147673A (ja) * 1984-08-13 1986-03-08 Sharp Corp ホトカプラ
JPS61114865U (ja) * 1984-12-28 1986-07-19
JPS63274188A (ja) * 1987-05-06 1988-11-11 Sharp Corp 光結合素子
JPS6471186A (en) * 1987-09-10 1989-03-16 Mitsubishi Electric Corp Optical coupler
JPH0415250U (ja) * 1990-05-24 1992-02-06
JP2781475B2 (ja) * 1991-07-19 1998-07-30 シャープ株式会社 光学装置
JPH0513068U (ja) * 1991-07-30 1993-02-19 サンケン電気株式会社 発光素子と受光素子の容器
JPH05121778A (ja) * 1991-10-24 1993-05-18 Sharp Corp 光結合装置
JP2787387B2 (ja) * 1992-03-05 1998-08-13 シャープ株式会社 光結合装置
JPH065906A (ja) * 1992-06-22 1994-01-14 Sharp Corp モノリシック型光結合装置の製造方法
JPH0637352A (ja) * 1992-07-15 1994-02-10 Sharp Corp 光結合装置および製造方法
JPH06319746A (ja) * 1993-05-11 1994-11-22 Toshiba Corp 超音波治療装置

Also Published As

Publication number Publication date
JPH08264823A (ja) 1996-10-11

Similar Documents

Publication Publication Date Title
US11137517B2 (en) Molded range and proximity sensor with optical resin lens
US8502151B2 (en) Optical proximity sensor package with lead frame
US6888168B2 (en) Semiconductor package having light sensitive chips
EP0585186B1 (en) Semiconductor insulation for optical devices
CN100590779C (zh) 表面贴装多通道光耦合器
CN101657748B (zh) 光耦合器封装
JPH09129780A (ja) Ｉｃパッケージ、光センサｉｃパッケージおよびこれらの組立方法
CN100379036C (zh) 表面安装型发光二极管
US6693364B2 (en) Optical integrated circuit element package and process for making the same
US5841187A (en) Molded electronic component
US7635852B2 (en) Optical coupler with first and second division connector portion
JP3179992B2 (ja) 光結合素子
JP2816629B2 (ja) 抵抗内蔵型発光装置
JPH06224314A (ja) 半導体装置
JP3357756B2 (ja) 表面実装型発光素子
CN111656540B (zh) 半导体装置
JP3420428B2 (ja) 光結合装置
CN115241297B (zh) 芯片封装结构及其制作方法
JP2001217453A (ja) 光結合装置及びその製造方法
CN216084866U (zh) 具备光源发射单元及感光单元的光学传感器的封装结构
JPH0620159B2 (ja) 光半導体装置の製造方法
US20240061084A1 (en) Driver chip, packaging method for optical filter structure, optical sensor device and packaging method thereof
JP3534561B2 (ja) 光結合素子
JPH0521833A (ja) 光結合装置
WO2022122697A2 (en) Sensing system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080413

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090413

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090413

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees