JP3171383B2 - 保護回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電源供給を必要
とする各種の電子回路に電気的な異常が発生したとき、
電源を遮断して電子回路全体を保護するための保護回路
に関する。

【０００２】

【従来の技術】電子回路に異常が発生したとき、例えば
電源回路の出力端子間が何等かの原因で短絡されたと
き、過大な電流が該電源回路に流れ、回路部品に重大な
損傷を与えることがある。この対策の一つは電子回路の
信頼性を高めることである。そこで、電子回路をその許
容電力で動作させ、そこに使用されている各部品の端子
をオープン又はショートして発煙、発熱、発火等の異常
が発生しないかどうかを確認するテスト（オープン／シ
ョート試験）が行わる。しかし、このオープン／ショー
ト試験は実際の使用時間に匹敵する期間にわたって行わ
なければならないので、電子回路の良、不良の評価と回
路の適正な設計に莫大な時間、工数及び費用を必要と
し、コストの上昇を余儀なくされているのが現状であ
る。

【０００３】電子回路に異常が発生したときの他の対策
は、電子回路の入力側にヒューズを挿入し、過大電流に
よってヒューズを溶かして電子回路への電源の供給を遮
断することである。しかし、ヒューズには、一度溶断す
ると新しいヒューズに交換しなければ電子回路を再起動
できないという不便がある。また、ヒューズの容量は電
子回路の許容電力から逆算して決められるので、単入力
・多出力型の電子回路にあっては、出力電力が大きく異
なる場合（例えば、３つの出力電力がそれぞれ１Ｗ、１
ｍＷ、５０ｍＷである場合）、ヒューズ容量を最小の出
力電力に合わせてしまうと、大きい出力電力を持つ回路
に流れる電流でヒューズが切れてしまいかねないし、逆
に、ヒューズ容量を最大出力電力の方に合わせると、小
さい出力電力の方に異常が発生したときにヒューズが溶
けず、回路に損傷を与えたり、発熱、発煙、発火を起こ
すこともあり、ヒューズの選定は極めて困難であった。

【０００４】特開昭６３−２７４３６３号公報は、昇圧
型のスイッチング電源回路の出力端子間に短絡が発生し
た際に、該電源回路のスイッチング動作を停止させると
共に、その入力側に設けた保護用トランジスタをオフに
してスイッチング電源回路への電源供給を遮断する短絡
保護回路を開示している。

【０００５】

【この発明が解決しようとする課題】この発明は上記の
課題を解決するために成されたものであり、電子回路の
入力電圧及び出力電圧のいずれかが設定値から外れたと
きに確実に電子回路を保護し、しかも再起動が容易で構
成の簡単な保護回路を提供することを目的とする。

【０００６】

【課題を解決するための手段】この目的を達成するため
に、この発明においては、ヒューズの代わりにＦＥＴ等
のスイッチ素子を含む遮断回路を回路の入力側に、出力
電圧の異常を検出する検出回路を出力側にそれぞれ設
け、入力電圧及び出力電圧のいずれかが設定値からはず
れたときに該スイッチ素子を開き、回路への電源の供給
を遮断する。

【０００７】これを実現するために、この発明は、図１
に示すように、電子回路を保護するための回路であっ
て、電源電圧が供給される電源入力端子と前記電子回路
の入力端子との間に設けられた遮断回路と、前記電源電
圧が基準電圧を越えたときに所定の期間だけ前記遮断回
路を導通状態にして前記電源電圧を前記電子回路に印加
させる起動回路と、前記所定の期間内に前記電子回路の
出力電圧が設定値となった時点以後、前記遮断回路を導
通状態に保持し、前記電子回路の前記出力電圧が異常値
のときには前記遮断回路を非導通状態にして前記電源入
力端子と前記電子回路との間を遮断させる異常検出回路
と、を具備することを特徴とする保護回路、を提供す
る。

【０００８】前記起動回路は、前記所定の期間を設定す
る時定数回路と、前記電源電圧が前記基準電圧を越えた
ときに前記時定数回路を動作させて前記遮断回路を前記
所定の期間だけ導通状態にする回路部と、を備え、前記
時定数回路の出力及び前記異常検出回路の出力を前記遮
断回路の入力に接続したことを特徴とする。

【０００９】前記回路部は、前記電源電圧を前記基準電
圧と比較する比較回路と、該比較回路の出力によって導
通、非導通が制御され且つ前記時定数回路に接続された
第１のトランジスタとを備え、前記遮断回路は、前記電
源入力端子と前記電子回路との間に接続された第２のト
ランジスタと、該第２のトランジスタの導通、非導通を
制御する制御トランジスタとを備え、前記時定数回路の
出力及び前記異常検出回路の出力が前記制御トランジス
タに接続されている。なお、前記第１のトランジスタと
前記制御トランジスタとの間を、チャタリング防止用の
ローパスフィルタで接続することが望ましい。

【００１０】前記電子回路は、昇圧型、降圧型、昇降圧
型及び反転型のうちの少なくとも１つのＤＣ／ＤＣコン
バータ回路であることが望ましい。また、前記ＤＣ／Ｄ
Ｃコンバータ回路はタイマーラッチ機能を有し、これに
より、該ＤＣ／ＤＣコンバータ回路の出力電圧が異常値
になったとき、該ＤＣ／ＤＣコンバータ回路の動作を停
止させることが望ましい。

【００１１】

【発明の実施の形態】以下、図面を参照して、この発明
の好適な実施の形態を詳述する。図２は、この発明に係
る保護回路の一つの実施の形態の構成を概略的に示して
おり、この発明を昇圧型のＤＣ／ＤＣコンバータ回路に
適用した例である。即ち、被保護回路は昇圧型のＤＣ／
ＤＣコンバータ回路ある。昇圧型のＤＣ／ＤＣコンバー
タ回路１０は周知であり、また、この発明の要旨ではな
いので、ここでは構成についての詳細な説明を省略し、
その動作のみを簡単に説明するに止める。タイマーラッ
チ式の制御回路１１の出力によってスイッチングトラン
ジスタＱ１がオンになると、コイルＬ１に入力電圧が印
加され、エネルギーが蓄積される。次いで、制御回路１
１によってスイッチングトランジスタＱ１がオフになる
と、ダイオードＤ１がオンになり、入力電圧とコイルＬ
１の放電電圧との和の電圧がコンデンサＣ１を充電す
る。この電圧が出力端子Ｔｏｕｔから出力電圧Ｖｏｕｔ
として出力される。一方、出力電圧Ｖｏｕｔは抵抗Ｒ
１、Ｒ２によって分圧され、出力電圧Ｖｏｕｔに比例し
た電圧が制御回路１１に与えられる。制御回路１１は、
出力電圧Ｖｏｕｔの変動に応じてスイッチングトランジ
スタＱ１のオンの期間とオフの期間との比を変更し、こ
れによって出力電圧Ｖｏｕｔを一定に保持する。

【００１２】この発明においては、ＤＣ／ＤＣコンバー
タ回路１０の入力端子Ｔａを遮断回路２を介して電源入
力端子Ｔｉｎと接続する。具体的には、ＤＣ／ＤＣコン
バータ回路１０の入力端子Ｔａは、遮断回路２のトラン
ジスタＱ２のドレイン電極と接続され、電源入力端子Ｔ
ｉｎはトランジスタＱ２のソース電極と接続される。ト
ランジスタＱ２のゲート電極はＮＰＮ型のトランジスタ
Ｑ３のコレクタに接続され、トランジスタＱ３のエミッ
タは接地される。

【００１３】この発明においては、電源入力端子Ｔｉｎ
を起動回路３にも接続する。即ち、電源入力端子Ｔｉｎ
における入力電圧Ｖｉｎは直列接続された抵抗Ｒ３、Ｒ
４によって分圧され、抵抗Ｒ４の両端間の電圧が比較回
路５の反転入力に印加される。比較回路５の非反転入力
には基準電圧Ｖｒｅｆが加えられる。比較回路５の出力
はトランジスタＱ４のゲート電極と接続される。トラン
ジスタＱ４のドレイン電極は抵抗Ｒ５を介して電源入力
端子Ｔｉｎに接続され、また、コンデンサＣ２と抵抗Ｒ
６との直列回路を介して接地される。抵抗Ｒ５、Ｒ６及
びコンデンサＣ２は時定数回路を構成する。コンデンサ
Ｃ２と抵抗Ｒ６との接続点は抵抗Ｒ７を介してトランジ
スタＱ３のベース電極に接続される。

【００１４】更に、ＤＣ／ＤＣコンバータ回路１０の出
力端子Ｔｏｕｔは異常検出回路４を介してトランジスタ
Ｑ３のベース電極に接続される。異常検出回路４はツェ
ナーダイオードＤ２と抵抗Ｒ８とを直列に接続した回路
である。電源入力端子Ｔｉｎに供給する電源回路が入力
電圧の容量が小さい（したがって電流値が小さく、出力
インピーダンスが大きい）回路である場合、遮断回路２
と起動回路３との間でチャタリング（発振）を起こすこ
とがある。これを防止するために、コンデンサＣ２と抵
抗Ｒ６との接続点とトランジスタＱ３のベース電極との
間に、抵抗Ｒ７とコンデンサＣ３からなるローパスフィ
ルタを挿入することが好ましい。

【００１５】図３の（ａ）は図２における入力電圧Ｖｉ
ｎの時間的変化を、図３の（ｂ）及び（ｃ）はそれぞ
れ、トランジスタＱ２、Ｑ４の動作状態を示しており、
図３の（ｄ）はＤＣ／ＤＣコンバータ回路１０の入力電
圧（即ち、コイルＬ１の入力側の電圧）Ｖａの時間的変
化を示すグラフである。

【００１６】以下、図２に示す回路の動作を、図３を参
照しながら説明する。図示しない電源スイッチをオンに
すると、電源入力端子Ｔｉｎに電源電圧が供給され、入
力電圧Ｖｉｎは徐々に立ち上がる。入力電圧Ｖｉｎが基
準電圧Ｖｒｅｆを越えると、比較回路５の出力はローレ
ベルになり、トランジスタＱ４は非導通状態になる。こ
れにより、コンデンサＣ２が充電されていき、抵抗Ｒ５
とコンデンサＣ２とで決まる時定数に対応した期間トラ
ンジスタＱ３を導通させるので、遮断回路２のトランジ
スタＱ２も導通状態になる。トランジスタＱ３及びトラ
ンジスタＱ２が導通している期間、電源入力端子Ｔｉｎ
に供給される電源電圧はＤＣ／ＤＣコンバータ回路１０
に供給される。この期間内にＤＣ／ＤＣコンバータ回路
１０の出力電圧Ｖｏｕｔが設定値になると、異常検出回
路４はトランジスタＱ３を導通状態に保持し、トランジ
スタＱ２を定常的に導通状態にする。

【００１７】ＤＣ／ＤＣコンバータ回路１０の動作中、
何等かの原因で異常が発生し、出力電圧Ｖｏｕｔが設定
値を大幅に越え又は下回ると、タイマーラッチ式の制御
回路１１はスイッチングトランジスタＱ１を駆動するた
めの駆動パルスの発生を停止する。このため、出力電圧
Ｖｏｕｔは設定値よりも小さくなるので、これを異常検
出回路４が検出してトランジスタＱ３を非導通状態にす
る。これによりトランジスタＱ２も非導通状態になるの
で、ＤＣ／ＤＣコンバータ回路１０への電源供給が停止
される。

【００１８】また、ＤＣ／ＤＣコンバータ回路１０の動
作中、電源入力端子Ｔｉｎに供給される電源電圧が基準
電圧Ｖｒｅｆよりも低下すると、トランジスタＱ４が導
通状態になるので、トランジスタＱ３が非導通状態にな
り、したがってトランジスタＱ２も非導通状態になって
ＤＣ／ＤＣコンバータ回路１０への電源電圧の供給は停
止される。

【００１９】この後、ＤＣ／ＤＣコンバータ回路１０の
異常が修復されたときには、起動回路３によって遮断回
路２は導通状態に復帰し、導通状態の遮断回路２を介し
てＤＣ／ＤＣコンバータ回路１０に電源電圧が供給され
る。

【００２０】ＤＣ／ＤＣコンバータ回路１０についてオ
ープン／ショート試験を行うために例えばスイッチング
トランジスタＱ１のドレイン電極とゲート電極との間を
短絡したとき、制御回路１１はタイマーラッチ動作して
スイッチングトランジスタＱ１への駆動パルスの発生を
停止するが、スイッチングトランジスタＱ１のドレイン
電極とゲート電極とが短絡されているため、スイッチン
グトランジスタＱ１のオン抵抗によりコイルＬ１に電流
が流れてしまう。そこで、従来どおりにヒューズによっ
てＤＣ／ＤＣコンバータ回路１０を保護しようとする
と、スイッチングトランジスタＱ１のドレイン電極とゲ
ート電極との間の短絡によりヒューズを流れる電流が変
化しても、ヒューズが溶けず、スイッチングトランジス
タＱ１やコイルＬ１が焦げたり、燃えたりすることがあ
る。これを防止するため、従来は、内部抵抗の小さいコ
イルやオン抵抗の小さいスイッチングトランジスタを選
定したり、ヒューズの容量を下げたりしていた。しか
し、多出力型のＤＣ／ＤＣコンバータ回路の場合には、
前述のとおり、ヒューズの選定が極めて困難である。

【００２１】これに対して、図２に示す実施の形態にあ
っては、制御回路１１がタイマーラッチ動作すると、自
動的に電源とＤＣ／ＤＣコンバータ回路１０との間が遮
断されるので、従来のヒューズによる保護の問題点を解
決でき、異常が発生した時に確実にＤＣ／ＤＣコンバー
タ回路１０を保護することができる。

【００２２】なお、図２に示す実施の形態においては、
起動回路３は電源電圧と基準電圧とを比較する比較回路
５の出力でトランジスタＱ４の動作状態を切り換えるも
のであったが、これに代えて、基準電圧、コンパレー
タ、オープンドレインのＦＥＴを１チップにした市販の
リセットＩＣを用いても良い。

【００２３】これまでは被保護回路１が昇圧型のＤＣ／
ＤＣコンバータ回路である実施の形態について説明して
きたが、この発明により保護される回路はこれに限られ
るものではなく、降圧型や昇降圧型のＤＣ／ＤＣコンバ
ータ回路、反転回路等の電源回路を含む、電源が供給さ
れる任意の電子回路であってもよい。なお、反転回路の
構成の一例を図４に示す。入力電圧Ｖｉｎが加えられる
電源入力端子Ｔｉｎと出力電圧Ｖｏｕｔが得られる電源
出力端子Ｔｏｕｔとの間にトランジスタＱ５とダイオー
ドＤ３とが直列に接続され、ダイオードＤ３のカソード
はコイルＬ２を介して接地され、ダイオードＤ２のアノ
ードはコンデンサ４を介して接地される。トランジスタ
Ｑ５のゲート電極にはスイッチングパルスが印加され
る。

【００２４】

【発明の効果】以上、この発明を若干の実施の形態を参
照して詳述したところから明らかなとおり、この発明に
より、従来のオープン／ショート試験が不要になるの
で、電子回路の設計と評価の工数を大幅に削減すること
が可能になる。また、この発明は、単入力・単出力の電
子回路ばかりでなく、単入力・多出力の電子回路であっ
ても、回路に異常が発生したときには、該電子回路を確
実に電源から切り離すことができるので、異常時に電子
回路の部品を損傷させることがなく、信頼性を向上させ
るという格別の効果を奏する。

【００２５】しかも、最適なヒューズを選定するための
莫大な時間とコストを廃することができ、その分、回路
設計の自由度を増すことが可能になる。更に、ヒューズ
を使用しないので、ヒューズ交換の手間がかからず、ヒ
ューズを備蓄しておく必要もなくなる。

【図面の簡単な説明】

【図１】この発明の構成を概略的に説明するためのブロ
ック図である。

【図２】この発明に係る保護回路の一つの実施の形態を
示す回路図である。

【図３】図２の保護回路の動作を説明するための図であ
る。

【図４】反転回路の一例を示す図である。

【符号の説明】

１：電子回路、 ２：遮断回路、 ３：起動回路、
４：異常検出回路、Ｔｉｎ：電源入力端子、 Ｔｏｕ
ｔ：出力端子

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 電子回路を保護するための回路であっ
   て、 電源電圧が供給される電源入力端子と前記電子回路の入
   力端子との間に設けられた遮断回路と、 前記電源電圧が基準電圧を越えたときに所定の期間だけ
   前記遮断回路を導通状態にして前記電源電圧を前記電子
   回路に印加させる起動回路と、 前記所定の期間内に前記電子回路の出力電圧が設定値と
   なった時点以後、前記遮断回路を導通状態に保持し、前
   記電子回路の前記出力電圧が異常値のときには前記遮断
   回路を非導通状態にして前記電源入力端子と前記電子回
   路との間を遮断させる異常検出回路と、 を具備することを特徴とする保護回路。
2. 【請求項２】 請求項１記載の保護回路であって、 前記起動回路が、 前記所定の期間を設定する時定数回路と、 前記電源電圧が前記基準電圧を越えたときに前記時定数
   回路を動作させて前記遮断回路を前記所定の期間だけ導
   通状態にする回路部と、 を備え、前記時定数回路の出力及び前記異常検出回路の
   出力を前記遮断回路の入力に接続したことを特徴とする
   保護回路。
3. 【請求項３】 請求項２記載の保護回路であって、 前記回路部が、前記電源電圧を前記基準電圧と比較する
   比較回路と、該比較回路の出力によって導通、非導通が
   制御され且つ前記時定数回路に接続された第１のトラン
   ジスタとを備え、 前記遮断回路が、前記電源入力端子と前記電子回路との
   間に接続された第２のトランジスタと、該第２のトラン
   ジスタの導通、非導通を制御する制御トランジスタとを
   備え、 前記時定数回路の出力及び前記異常検出回路の出力が前
   記制御トランジスタに接続されていることを特徴とする
   保護回路。
4. 【請求項４】 請求項１〜３のいずれか一つに記載の保
   護回路であって、前記電子回路が、昇圧型、降圧型、昇
   降圧型及び反転型のうちの少なくとも１つのＤＣ／ＤＣ
   コンバータ回路であることを特徴とする保護回路。
5. 【請求項５】 請求項４記載の保護回路であって、前記
   ＤＣ／ＤＣコンバータ回路がタイマーラッチ機能を有し
   ており、これにより、該ＤＣ／ＤＣコンバータ回路の出
   力電圧が異常値になったとき、該ＤＣ／ＤＣコンバータ
   回路の動作を停止させることを特徴とする保護回路。
6. 【請求項６】 請求項３〜５のいずれか一つに記載の保
   護回路であって、前記第１のトランジスタと前記制御ト
   ランジスタとの間を、チャタリング防止用のローパスフ
   ィルタで接続したことを特徴とする保護回路。