JP3167542B2 - 埋め込み絶縁膜を有する半導体の製造方法 - Google Patents

埋め込み絶縁膜を有する半導体の製造方法

Info

Publication number
JP3167542B2
JP3167542B2 JP21399094A JP21399094A JP3167542B2 JP 3167542 B2 JP3167542 B2 JP 3167542B2 JP 21399094 A JP21399094 A JP 21399094A JP 21399094 A JP21399094 A JP 21399094A JP 3167542 B2 JP3167542 B2 JP 3167542B2
Authority
JP
Japan
Prior art keywords
insulating film
cleaning
silicon wafer
semiconductor
buried insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21399094A
Other languages
English (en)
Other versions
JPH0878647A (ja
Inventor
健二 梶山
孝幸 矢野
辰雄 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16648435&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3167542(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP21399094A priority Critical patent/JP3167542B2/ja
Publication of JPH0878647A publication Critical patent/JPH0878647A/ja
Application granted granted Critical
Publication of JP3167542B2 publication Critical patent/JP3167542B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、埋め込み絶縁膜を有す
る半導体の製造方法に関し、特に埋め込み絶縁膜を有す
るシリコンウェハにおいて、絶縁膜に存在する電流パス
欠陥(絶縁層を横切る電流路)を低減した半導体の製造
方法に関する。
【0002】
【従来の技術】埋め込み絶縁膜を有する半導体、特にシ
リコンウェハ内部に絶縁膜を形成した半導体は、集積回
路の構成要素である個々のトランジスタを絶縁物で完全
に分離できるので集積回路用のウェハとして理想的な構
造である。図1は、この埋め込み絶縁膜を有するシリコ
ンウェハの断面構造を示す図面で、シリコンウェハ内
が、埋め込み絶縁膜2によって、下部シリコン層1と、
トランジスタなどの素子が形成される表面シリコン層3
とに電気的に分離・絶縁されている 従来、埋め込み絶縁膜を形成するには、シリコンウェハ
に酸素・窒素などをイオン注入してシリコンと化合させ
ることにより表面シリコン層を残して埋め込み絶縁膜を
形成していた。しかし、埋め込み絶縁膜を横切って電流
パスが存在し、電流パスの上部に形成したトランジスタ
は絶縁されずに動作異常となり、動作異常トランジスタ
を含む集積回路は正常に機能しなかった。
【0003】埋め込み絶縁膜の電流パス4の発生原因の
1つが、図2に示すように、イオン注入の際にシリコン
ウェハ表面に付着した粒子5が注入イオンを遮蔽するた
めの注入量の局部的な不足によることは、既に知られて
いる。この際、埋め込み絶縁膜の厚み0.5〜0.1μ
mの数分の1の大きさの粒子まで悪影響を及ぼす。
【0004】ビーム広がりにより金属性のビームライン
の内壁がスパッタリングされ、金属・有機物などの粒子
がウェハに付着する。対策としてビームラインの内側を
シリコン・石英・シリコンカーバイトなどで覆うと、構
成元素の質量数が軽いため、スパッタリング量が増して
シリコン・シリコン酸化物・シリコンカーバイトなどの
粒子が増し、粒子の総量が却って増加するという難点が
あった。なお、覆いを取り付けられていない部分からは
従来どおり金属・有機物の粒子が発生する。
【0005】また、注入装置を長期間使用するとビーム
ラインの下流部にスパッタリングにより発生した異物が
累積してウェハに付着する粒子が増す。この対策として
真空を破りビームラインを磨くと、磨きにより作られた
粒子が完全には除去できないため、あるいは、磨けない
部分の酸化が進み粒子を発生するため、一時的に粒子が
増えて元の状態に戻すために数日間の空運転が必要であ
った。
【0006】以上のように粒子を安定的に低減すること
は困難であった。
【0007】また、埋め込み絶縁膜の電流パスの他の原
因として、イオンビームの走査の不均一のため、注入量
が最適値からズレることに因ることも知られている。こ
の際、±10%の不均一性が電流パス発生率を増す原因
となる。
【0008】このため、注入装置から粒子が発生し難い
ように、また、ビームの走査を均一にするように、注入
装置の改良が進められている。しかし、現用の埋め込み
絶縁膜を製作するための注入装置の粒子発生率が通常の
半導体用の注入装置の1桁以上は低い上に、さらに1桁
以上も粒子発生を低減させることは技術的に容易ではな
い。装置開発には、多大な出費と長期間を要し、未だ十
分な性能の装置が得られていない。したがって、低コス
トで安定的な電流パスの低減法が待望されていた。
【0009】
【発明が解決しようとする課題】従来の技術では、大面
積の半導体チップを製造するに十分な程度までは、埋め
込み絶縁膜を横切る電流パスが未だ低減されていないと
いう問題があった。
【0010】たとえば、従来の技術による電流パスの密
度は1個/cm2 程度であり、1cm□の集積回路チッ
プにつき1個の割合となる。したがって、チップ内のト
ランジスタが占有する面積の比率が通常30%程度であ
るから、電流パスによる集積回路の歩留まりは70%と
なる。集積回路は多数の工程を経て製作させ、各工程で
の歩留まり落ちがあることを考慮すると、出発ウェハ起
因の70%歩留まりは不十分であり、埋め込み絶縁膜を
有するウェハを実用化する際の障害の1つとなってい
る。
【0011】そこで、本発明は、シリコンウェハの取扱
い法を改善し、低コストで安定的に電流パスを低減する
ことができる埋め込み絶縁膜を有する半導体の製造方法
を提供することを目的としている。
【0012】
【課題を解決するための手段】上記目的を達成するため
の本発明は、埋め込み絶縁膜を有する半導体の製造方法
において、シリコンウェハに酸素イオンあるいは窒素イ
オンを注入する工程の途中で、シリコンウェハを少なく
とも1回以上洗浄する洗浄工程を有することを特徴とす
る埋め込み絶縁膜を有する半導体の製造方法である。
【0013】本発明においては、前記洗浄工程が、シリ
コンウェハに高周波の超音波を印加した水流を噴射する
ジェット洗浄を用いることを特徴とする。
【0014】また、本発明においては、前記洗浄工程
が、アンモニア水と過酸化水素水とを混合したアルカリ
性水溶液を用いることを特徴とする。
【0015】また、本発明においては、前記洗浄工程
が、塩酸と過酸化水素水とを混合した酸性水溶液を用い
ることを特徴とする。
【0016】また、本発明においては、前記洗浄工程
が、シリコンウェハに酸素イオンあるいは窒素イオンを
注入する工程の前に予めシリコン酸化膜を形成してお
き、このシリコン酸化膜を希弗酸水溶液により除去する
により行われることを特徴とする。
【0017】また、本発明においては、前記洗浄工程
が、シリコンウェハに高周波の超音波を印加した水流を
噴射するジェット洗浄、アンモニア水と過酸化水素水と
を混合したアルカリ性水溶液を用いる洗浄、塩酸と過酸
化水素水とを混合した酸性水溶液を用いる洗浄、および
シリコンウェハに酸素イオンあるいは窒素イオンを注入
する工程の前に予めシリコン酸化膜を形成しておき、こ
のシリコン酸化膜を希弗酸水溶液により除去するにより
行われる洗浄のうち、いずれか2つ以上を組み合わせて
用いることを特徴とする絶縁膜を有する半導体の製造方
法。
【0018】また、本発明においては、前記洗浄工程後
の酸素イオンあるいは窒素イオンの注入は、シリコンウ
ェハを面内で回転して、注入することを特徴とする。
【0019】
【作用】上述のように構成された本発明による半導体の
製造方法は、埋め込み絶縁膜形成のためのイオン注入の
途中で、少なくとも1回以上ウェハを洗浄して付着粒子
を除去することで、その後のイオン注入では、イオンが
付着粒子によって遮蔽されないため、注入量の局部的な
低下は注入途中に洗浄しない場合に比べ、洗浄回数分の
1に留まる。
【0020】本発明における洗浄法としては、付着粒子
の種類(Si粒、石英粒、SiC粒、有機物、金属な
ど)に応じ、以下のような数種の洗浄法を用いる。
【0021】洗浄法として、高周波の超音波を印加した
水流を噴射するジェット洗浄を用いると、シリコンウェ
ハ表面の粒子は高周波超音波の強制振動でウェハ表面か
ら離されて水流により再付着することなく運び去られ、
しかもシリコンウェハは傷付かない。
【0022】洗浄法として、アンモニア水と過酸化水素
水とを混合したアルカリ水溶液を用いると、有機物の粒
子の表面が数十nm溶解し遊離・除去される。
【0023】洗浄法として、塩酸と過酸化水素水とを混
合した酸性水溶液を用いると、金属の粒子の表面が数十
nm溶解し遊離・除去される。
【0024】洗浄法として、酸化膜をマスクとして用い
るべく、注入前にシリコンウェハ表面にシリコン酸化膜
を形成しておくと、注入の途中で弗酸の水溶液でシリコ
ン酸化膜を溶解すると、シリコン酸化膜の表面の粒子が
シリコン酸化膜と共に除去される。
【0025】また本発明では、注入により付着する粒子
の種類に応じ、以上の数種の洗浄法を組み合わせて少な
くとも1回以上洗浄することで、各種の粒子を効果的に
低減でき、しかも、シリコンウェハは悪影響を受けな
い。すなわち、Si粒、SiC粒、石英粒に対しては、
ジェット洗浄、酸化膜マスクが有効であり、有機物に対
してはジェット洗浄、アルカリ洗浄、酸化膜マスクが有
効であり、金属に対しては、ジェット洗浄、酸洗浄、酸
化膜マスクが有効である。上記のように、粒子の種類に
応じて洗浄することにより注入イオンが付着粒子で遮蔽
されることが低減できるので埋め込み絶縁膜の電流パス
が低減する。
【0026】さらに本発明では、シリコンウェハを注入
の途中で回転し、イオンビーム走査の向きを変え、走査
方向による注入量の不均一性を軽減し、ウェハ面内での
注入量の均一性を改善した。
【0027】
【実施例】
(実施例1)シリコンウェハに、酸素イオンを180k
eVで2×1017/cm2 注入した後、注入機から取り
出し、1.5MHzの超音波を印加した2L/minの
水流を1000rpmで回転したシリコンウェハに噴射
してジェット洗浄し、次に、アンモニア水・過酸化水素
水・水を1:1:5の比で混合したアルカリ性水溶液で
洗浄し、次に、塩酸・過酸化水素水・水を0.2:1:
10の比で混合した酸性水溶液で洗浄し、次に、1.5
MHzの超音波を印加した2L/minの水流を100
0rpmで回転したシリコンウェハに噴射してジェット
洗浄し、さらに、酸素イオンを180keVで2×10
17/cm2 注入した。
【0028】その結果、アニール後の埋め込み酸化膜
(絶縁膜)の電流パスは、洗浄しない場合の50%に減
少した。
【0029】なお、図3は本実施例1における上記工程
を示す流れ図である。
【0030】(実施例2)シリコンウェハに、酸素イオ
ンを180keVで1.3×1017/cm2 注入した
後、注入機から取り出し、1.5MHzの超音波を印加
した2L/minの水流を1000rpmで回転したシ
リコンウェハに噴射してジェット洗浄し、次に、アンモ
ニア水・過酸化水素水・水を1:1:5の比で混合した
アルカリ性水溶液で洗浄し、次に、塩酸・過酸化水素水
・水を0.2:1:10の比で混合した酸性水溶液で洗
浄し、次に、1.5MHzの超音波を印加した2L/m
inの水流を1000rpmで回転したシリコンウェハ
に噴射してジェット洗浄した。
【0031】さらに、酸素イオンを180keVで1.
3×1017/cm2 注入した後、注入機から取り出し、
1.5MHzの超音波を印加した2L/minの水流を
1000rpmで回転したシリコンウェハに噴射してジ
ェット洗浄し、次に、アンモニア水・過酸化水素水・水
を1:1:5の比で混合したアルカリ性水溶液で洗浄
し、次に、塩酸・過酸化水素水・水を0.2:1:10
の比で混合した酸性水溶液で洗浄し、次に、1.5MH
zの超音波を印加した2L/minの水流を1000r
pmで回転したシリコンウェハに噴射してジェット洗浄
した。
【0032】さらに、酸素イオンを180keVで1.
3×1017/cm2 注入した。
【0033】その結果、アニール後の埋め込み酸化膜
(絶縁膜)の電流パスは、洗浄しない場合の30%に減
少した。
【0034】なお、図4は本実施例2における上記工程
を示す流れ図である。
【0035】(実施例3)まず、熱酸化により膜厚70
nmの熱酸化膜を形成し、酸素イオンを180keVで
2×1017/cm2 注入した後、注入機から取り出し、
1.5MHzの超音波を印加した2L/minの水流を
1000rpmで回転したシリコンウェハに噴射してジ
ェット洗浄し、次に、弗酸・水を1:10の比で混合し
た希弗酸液で熱酸化膜を除去し、次に、アンモニア水・
過酸化水素水・水を1:1:5の比で混合したアルカリ
性水溶液で洗浄し、次に、塩酸・過酸化水素水・水を
0.2:1:10の比で混合した酸性水溶液で洗浄し、
次に、1.5MHzの超音波を印加した2L/minの
水流を1000rpmで回転したシリコンウェハに噴射
してジェット洗浄し、さらに、酸素イオンを180ke
Vで2×1017/cm2注入した。
【0036】その結果、アニール後の埋め込み酸化膜
(絶縁膜)の電流パスは、洗浄しない場合の30%に減
少した。
【0037】なお、図5は本実施例3における上記工程
を示す流れ図である。
【0038】(実施例4)シリコンウェハに、酸素イオ
ンを180keVで2×1017/cm2 注入した後、注
入機から取り出し、1.5MHzの超音波を印加した2
L/minの水流を1000rpmで回転したシリコン
ウェハに噴射してジェット洗浄し、次に、アンモニア水
・過酸化水素水・水を1:1:5の比で混合したアルカ
リ性水溶液で洗浄し、次に、塩酸・過酸化水素水・水を
0.2:1:10の比で混合した酸性水溶液で洗浄し、
次に、1.5MHzの超音波を印加した2L/minの
水流を1000rpmで回転したシリコンウェハに噴射
してジェット洗浄した。
【0039】ウェハを90度回転してセットし、さら
に、酸素イオンを180keVで2×1017/cm2
入した。本実施例の場合、縦方向の走査は磁場掃引によ
るイオンビームの偏向でウェハ面内の注入量の縦方向の
均一性は±5%であり、横方向の走査はウェハ回転によ
る機械走査でウェハ面内の横方向の注入量の均一性は±
2%であるが、ウェハ回転によりウェハ全面での注入量
の均一性は±3%と改善された。
【0040】その結果、アニール後の埋め込み酸化膜
(絶縁膜)の電流パスは、洗浄しない場合の40%に減
少した。
【0041】なお、図6は本実施例4における上記工程
を示す流れ図である。
【0042】以上の各実施例において、電流パスの密度
は、表面シリコン層の1部が数種類の面積の電極となる
よう周囲の表面シリコン層を除去あるいは部分酸化して
絶縁化した後、これら電極と基板との間の導通を調べ、
面積に対して導通する確率がポアソン分布をすることを
用いて求めた。
【0043】
【発明の効果】以上の通り、本発明は、イオン注入の途
中でウェハを洗浄・回転することにより、埋め込み絶縁
膜の電流パスを低減できる。
【0044】電流パスを低減することにより、埋め込み
絶縁膜を有する半導体を用いる際、チップ面積を広くし
ても集積回路の製造歩留まりが向上する。
【図面の簡単な説明】
【図1】 埋め込み絶縁膜を有するシリコンウェハの断
面構造を示す図面である。
【図2】 埋め込み絶縁膜の欠陥である電流パスの断面
構造を示す図面である。
【図3】 実施例1の工程の流れ図である。
【図4】 実施例2の工程の流れ図である。
【図5】 実施例3の工程の流れ図である。
【図6】 実施例4の工程の流れ図である。
【符号の説明】
1…シリコンウェハ下部、 2…埋め込み絶縁膜、3…
表面シリコン層、 4…埋め込み絶縁膜の電流パ
ス、5…付着粒子。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−72522(JP,A) 特開 昭58−130532(JP,A) 特開 平4−26120(JP,A) 特開 昭64−51624(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/26 - 21/268 H01L 21/304 H01L 21/322 - 21/326 H01L 21/70 - 21/74 H01L 21/76 - 21/768 H01L 21/77 H01L 27/12

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 埋め込み絶縁膜を有する半導体の製造方
    法において、 シリコンウェハに酸素イオンあるいは窒素イオンを注入
    する工程の途中で、シリコンウェハを少なくとも1回以
    上洗浄する洗浄工程を有することを特徴とする埋め込み
    絶縁膜を有する半導体の製造方法。
  2. 【請求項2】 前記洗浄工程が、シリコンウェハに高周
    波の超音波を印加した水流を噴射するジェット洗浄を用
    いることを特徴とする請求項1に記載の埋め込み絶縁膜
    を有する半導体の製造方法。
  3. 【請求項3】 前記洗浄工程が、アンモニア水と過酸化
    水素水とを混合したアルカリ性水溶液を用いることを特
    徴とする請求項1に記載の埋め込み絶縁膜を有する半導
    体の製造方法。
  4. 【請求項4】 前記洗浄工程が、塩酸と過酸化水素水と
    を混合した酸性水溶液を用いることを特徴とする請求項
    1に記載の埋め込み絶縁膜を有する半導体の製造方法。
  5. 【請求項5】 前記洗浄工程が、シリコンウェハに酸素
    イオンあるいは窒素イオンを注入する工程の前に予めシ
    リコン酸化膜を形成しておき、このシリコン酸化膜を希
    弗酸水溶液により除去するにより行われることを特徴と
    する請求項1に記載の埋め込み絶縁膜を有する半導体の
    製造方法。
  6. 【請求項6】 前記洗浄工程が、シリコンウェハに高周
    波の超音波を印加した水流を噴射するジェット洗浄、ア
    ンモニア水と過酸化水素水とを混合したアルカリ性水溶
    液を用いる洗浄、塩酸と過酸化水素水とを混合した酸性
    水溶液を用いる洗浄、およびシリコンウェハに酸素イオ
    ンあるいは窒素イオンを注入する工程の前に予めシリコ
    ン酸化膜を形成しておき、このシリコン酸化膜を希弗酸
    水溶液により除去するにより行われる洗浄のうち、いず
    れか2つ以上を組み合わせて用いることを特徴とする請
    求項1に記載の絶縁膜を有する半導体の製造方法。
  7. 【請求項7】 前記洗浄工程後の酸素イオンあるいは窒
    素イオンの注入は、シリコンウェハを面内で回転して、
    注入することを特徴とする請求項1〜6のいずれか一つ
    に記載の埋め込み絶縁膜を有する半導体の製造方法。
JP21399094A 1994-09-07 1994-09-07 埋め込み絶縁膜を有する半導体の製造方法 Expired - Lifetime JP3167542B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21399094A JP3167542B2 (ja) 1994-09-07 1994-09-07 埋め込み絶縁膜を有する半導体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21399094A JP3167542B2 (ja) 1994-09-07 1994-09-07 埋め込み絶縁膜を有する半導体の製造方法

Publications (2)

Publication Number Publication Date
JPH0878647A JPH0878647A (ja) 1996-03-22
JP3167542B2 true JP3167542B2 (ja) 2001-05-21

Family

ID=16648435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21399094A Expired - Lifetime JP3167542B2 (ja) 1994-09-07 1994-09-07 埋め込み絶縁膜を有する半導体の製造方法

Country Status (1)

Country Link
JP (1) JP3167542B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1302985A1 (en) * 2000-05-30 2003-04-16 Shin-Etsu Handotai Co., Ltd Method for producing bonded wafer and bonded wafer
WO2004010505A1 (ja) * 2002-07-18 2004-01-29 Shin-Etsu Handotai Co.,Ltd. Soiウェーハおよびその製造方法
US7524771B2 (en) 2002-10-29 2009-04-28 Dainippon Screen Mfg. Co., Ltd. Substrate processing method using alkaline solution and acid solution
JP2005086041A (ja) * 2003-09-09 2005-03-31 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハのイオン注入方法
DE05762078T1 (de) * 2005-07-22 2008-08-21 Sumco Corp. Verfahren zur herstellung eines simox-wafers und durch ein solches verfahren hergestellter simox-wafer
JP5766901B2 (ja) * 2008-11-28 2015-08-19 株式会社Sumco 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
JPH0878647A (ja) 1996-03-22

Similar Documents

Publication Publication Date Title
JP3274389B2 (ja) 半導体基板の洗浄方法
CN100578729C (zh) 去除离子注入光敏抗蚀剂的方法
JP2003031536A (ja) ウエハの洗浄方法
JPH08162425A (ja) 半導体集積回路装置の製造方法および製造装置
JP3167542B2 (ja) 埋め込み絶縁膜を有する半導体の製造方法
JPH03204928A (ja) コンタクトホール形成方形
JPH0324778B2 (ja)
JPH06224373A (ja) 半導体装置
CN101228613A (zh) Simox晶片的制造方法及用该方法制造的simox晶片
JPH09157842A (ja) スパッタ装置
JP2002334879A (ja) 半導体集積回路装置の製造方法
CN111276399B (zh) 焊盘结晶缺陷的返工方法及半导体器件
CN107634006A (zh) 晶圆的返工方法
JP3295171B2 (ja) 半導体基板の製造方法
JPH02183531A (ja) 半導体ウエーハの洗浄方法
JPH07193204A (ja) 半導体基板の製造方法
US20070077772A1 (en) Apparatus and method for manufacturing semiconductor device using plasma
JPH11238750A (ja) バンプ製造方法および半導体装置の製造方法
JPS6072229A (ja) 半導体装置の電極・配線構造体
JP3219501B2 (ja) 薄膜トランジスタの製造方法
JPH0737780A (ja) レジスト除去装置及びこれを用いたレジスト除去方法
JP3260165B2 (ja) 薄膜素子の製造方法
JP3123065B2 (ja) 半導体装置の製造方法
JPH1064841A (ja) 半導体装置の製造方法
JP3259793B2 (ja) ウエハの洗浄処理方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010227