JP3123065B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3123065B2 JP3123065B2 JP20897990A JP20897990A JP3123065B2 JP 3123065 B2 JP3123065 B2 JP 3123065B2 JP 20897990 A JP20897990 A JP 20897990A JP 20897990 A JP20897990 A JP 20897990A JP 3123065 B2 JP3123065 B2 JP 3123065B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- polycrystalline silicon
- film
- wafer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関する。特にpolyci
de電極を持つMOSFETから成る半導体装置の信頼性向上に
おいて有効である。
de電極を持つMOSFETから成る半導体装置の信頼性向上に
おいて有効である。
従来、polycide電極を持つMOSFETから成る半導体装置
の製造において、該多結晶シリコン薄膜後、該多結晶シ
リコンには、例えばPOCl3ソースからリンを拡散するこ
とによりn+poly−Siを形成後、n+拡散時に該n+poly−Si
表面に生じたSiO2（phospho−silicate−glass;PSG）を
HF水溶液で除去後、CVDまたはスパッタにより高融点金
属シリサイド例えば、WSi2薄膜を形成している。しかし
ながら、従来技術では、該HF水溶液による該PSGの除去
を、HF水溶液中に浸して処理後、ウエーハを水洗槽に移
し、純水に浸し水洗後、スピン・ドライヤーにウエーハ
を移し乾燥していた。HF処理，水洗，乾燥工程が、別々
の槽または処理装置で行なわれることにより、通常各々
の処理間、大気中に数分放置されていた。このため水洗
と乾燥の間に大気中に約60秒以上放置された場合には、
水洗後にウエーハ表現、（すなわちn+poly−Si表面）上
に付着した水滴により、水滴周辺には局所的に20Å程度
のSiO2が形成されたりパーティクルが付着してしまうと
いう不具合が発生した。この局所的なSiO2薄膜は、n+po
ly−Siと高融点金属シリサイドの密着性及び電気的コン
タクトを損ねるため、MOSFETから成るLSIの歩留り低下
及び信頼性の低下を招くものである。
の製造において、該多結晶シリコン薄膜後、該多結晶シ
リコンには、例えばPOCl3ソースからリンを拡散するこ
とによりn+poly−Siを形成後、n+拡散時に該n+poly−Si
表面に生じたSiO2（phospho−silicate−glass;PSG）を
HF水溶液で除去後、CVDまたはスパッタにより高融点金
属シリサイド例えば、WSi2薄膜を形成している。しかし
ながら、従来技術では、該HF水溶液による該PSGの除去
を、HF水溶液中に浸して処理後、ウエーハを水洗槽に移
し、純水に浸し水洗後、スピン・ドライヤーにウエーハ
を移し乾燥していた。HF処理，水洗，乾燥工程が、別々
の槽または処理装置で行なわれることにより、通常各々
の処理間、大気中に数分放置されていた。このため水洗
と乾燥の間に大気中に約60秒以上放置された場合には、
水洗後にウエーハ表現、（すなわちn+poly−Si表面）上
に付着した水滴により、水滴周辺には局所的に20Å程度
のSiO2が形成されたりパーティクルが付着してしまうと
いう不具合が発生した。この局所的なSiO2薄膜は、n+po
ly−Siと高融点金属シリサイドの密着性及び電気的コン
タクトを損ねるため、MOSFETから成るLSIの歩留り低下
及び信頼性の低下を招くものである。
本発明は、かかる従来の課題を解決し、poly−cide構
造における、n+poly−Siと高融点金属シリサイド間にSi
O2やパーティクルが存在せず、良好な密着性と電気的コ
ンタクトを可能にせしめる半導体装置の製造方法を提供
する。
造における、n+poly−Siと高融点金属シリサイド間にSi
O2やパーティクルが存在せず、良好な密着性と電気的コ
ンタクトを可能にせしめる半導体装置の製造方法を提供
する。
本発明の半導体装置の製造方法は、高融点金属シリサ
イドおよび多結晶シリコン膜の２層構造の電極または配
線を有する半導体装置の製造方法であって、ウェーハ上
に前記多結晶シリコン膜形成後、前記高融点金属シリサ
イド形成前に、ａ）前記多結晶シリコン膜表面の表面酸
化膜をHFを含んだ水溶液で除去する工程、ｂ）しかるの
ちに純水洗浄を行う工程、ｃ）前記純水洗浄後、前記ウ
ェーハを60秒以内に乾燥させる工程、を有することを特
徴とする。
イドおよび多結晶シリコン膜の２層構造の電極または配
線を有する半導体装置の製造方法であって、ウェーハ上
に前記多結晶シリコン膜形成後、前記高融点金属シリサ
イド形成前に、ａ）前記多結晶シリコン膜表面の表面酸
化膜をHFを含んだ水溶液で除去する工程、ｂ）しかるの
ちに純水洗浄を行う工程、ｃ）前記純水洗浄後、前記ウ
ェーハを60秒以内に乾燥させる工程、を有することを特
徴とする。
そして、前記ａ）〜ｃ）工程が、同一のスピンナー上
で実施されることを特徴とする。
で実施されることを特徴とする。
また、本発明の半導体装置の製造方法は、高融点金属
シリサイドおよび多結晶シリコン膜の２層構造の電極ま
たは配線を有する半導体装置の製造方法であって、ウェ
ーハ上に前記多結晶シリコン膜形成後、前記高融点金属
シリサイド形成前に、ａ）前記多結晶シリコン膜表面の
表面酸化膜をHFを含んだ水溶液で除去する工程、ｂ）ア
ンモニア過水水溶液で洗浄する工程、ｃ）前記アンモニ
ア過水水溶液の洗浄工程によって前記多結晶シリコン膜
上に生じた自然酸化膜を２％以下のHFを含んだ水溶液で
除去する工程、ｄ）しかるのちに純水洗浄を行う工程、
ｅ）前記純水洗浄後、ウェーハ表面に付着した前記純水
を乾燥させる工程、を有することを特徴とする。
シリサイドおよび多結晶シリコン膜の２層構造の電極ま
たは配線を有する半導体装置の製造方法であって、ウェ
ーハ上に前記多結晶シリコン膜形成後、前記高融点金属
シリサイド形成前に、ａ）前記多結晶シリコン膜表面の
表面酸化膜をHFを含んだ水溶液で除去する工程、ｂ）ア
ンモニア過水水溶液で洗浄する工程、ｃ）前記アンモニ
ア過水水溶液の洗浄工程によって前記多結晶シリコン膜
上に生じた自然酸化膜を２％以下のHFを含んだ水溶液で
除去する工程、ｄ）しかるのちに純水洗浄を行う工程、
ｅ）前記純水洗浄後、ウェーハ表面に付着した前記純水
を乾燥させる工程、を有することを特徴とする。
そして、前記ｃ）〜ｅ）工程が、同一のスピンナー上
で実施されることを特徴とする。
で実施されることを特徴とする。
以下、実施例を用いて本発明を説明する。第１図〜第
４図は、本発明による半導体装置製造方法の工程断面図
を示す。第１図において、Si基板１上には、素子分離Si
O22,ゲート薄膜SiO23が形成され、ゲート電極polycide
の下層のn+poly−Si4が形成されている。該n+poly−Si4
上には、n+拡散時に形成されたPSG5が存在する。このPS
Gは、HF水溶液で除去する。実施例では、HF:H2O＝1:4
30秒で除去している。この時、同一スピンナーを用い
て、HFによるPSGエッチング除去，水洗，乾燥を連続的
に処理すれば、局所的なSiO2薄膜の発生を回避すること
ができる。しかしながら、若干濃度の高い（HF:H2O＝1:
4）HF水溶液でPSG除去した場合、パーティクルの付着が
多くなるという欠点が残る。そこで、1:4によるPSG除去
後、アンモニア過水（NH4OH:H2O2:H2O＝1:1:6,60℃）に
て表面を洗浄，水洗しパーティクルを除去した。さら
に、アンモニア過水洗浄によって生じたn+poly−Si上全
面に存在する自然酸化膜を、希HF水溶液（HF:H2O＝1:20
0）により除去する。この時、ウエーハはスピンナーに
載り、ウエーハが回転している状態で、該希HF水溶液を
吹きかけることによりSiO2を除去している。さらに、同
一スピンナーにて、純水洗浄及びスピン乾燥を行なって
いる。２％以下の低濃度HF溶液ではパーティクル付着が
少なく、しかも、水洗後のスピン乾燥が、水洗後10秒以
内に行なわれるため、局所的SiO2の発生も無い。第３図
では、スピン乾燥後、Ｗシリサイド６（Ti,Mo,Taなど高
融点金属シリサイドでも同じ効果を得る）をCVDまたは
スパッタにより形成している。第４図では、polycideゲ
ート電極4,6をパターニング後、ソース・ドレイン７を
形成して得られるMOSFETの断面図が示されている。
４図は、本発明による半導体装置製造方法の工程断面図
を示す。第１図において、Si基板１上には、素子分離Si
O22,ゲート薄膜SiO23が形成され、ゲート電極polycide
の下層のn+poly−Si4が形成されている。該n+poly−Si4
上には、n+拡散時に形成されたPSG5が存在する。このPS
Gは、HF水溶液で除去する。実施例では、HF:H2O＝1:4
30秒で除去している。この時、同一スピンナーを用い
て、HFによるPSGエッチング除去，水洗，乾燥を連続的
に処理すれば、局所的なSiO2薄膜の発生を回避すること
ができる。しかしながら、若干濃度の高い（HF:H2O＝1:
4）HF水溶液でPSG除去した場合、パーティクルの付着が
多くなるという欠点が残る。そこで、1:4によるPSG除去
後、アンモニア過水（NH4OH:H2O2:H2O＝1:1:6,60℃）に
て表面を洗浄，水洗しパーティクルを除去した。さら
に、アンモニア過水洗浄によって生じたn+poly−Si上全
面に存在する自然酸化膜を、希HF水溶液（HF:H2O＝1:20
0）により除去する。この時、ウエーハはスピンナーに
載り、ウエーハが回転している状態で、該希HF水溶液を
吹きかけることによりSiO2を除去している。さらに、同
一スピンナーにて、純水洗浄及びスピン乾燥を行なって
いる。２％以下の低濃度HF溶液ではパーティクル付着が
少なく、しかも、水洗後のスピン乾燥が、水洗後10秒以
内に行なわれるため、局所的SiO2の発生も無い。第３図
では、スピン乾燥後、Ｗシリサイド６（Ti,Mo,Taなど高
融点金属シリサイドでも同じ効果を得る）をCVDまたは
スパッタにより形成している。第４図では、polycideゲ
ート電極4,6をパターニング後、ソース・ドレイン７を
形成して得られるMOSFETの断面図が示されている。
以上説明したように、本発明の半導体装置の製造方法
によれば、polycide構造を持つゲート電極（及び配線）
における多結晶Siと高融点金属シリサイドの密着性及び
電気的オーミックコンタクト性が向上し、高歩留りかつ
高信頼性の半導体製造が可能になる。
によれば、polycide構造を持つゲート電極（及び配線）
における多結晶Siと高融点金属シリサイドの密着性及び
電気的オーミックコンタクト性が向上し、高歩留りかつ
高信頼性の半導体製造が可能になる。
第１図〜第４図は、本発明による半導体装置製造方法の
工程断面図。 １……Si基板 ２……SiO2 ３……SiO2 ４……n+poly−Si ５……PSG ６……WSi2 ７……ソース・ドレイン
工程断面図。 １……Si基板 ２……SiO2 ３……SiO2 ４……n+poly−Si ５……PSG ６……WSi2 ７……ソース・ドレイン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/336 H01L 21/768 H01L 29/78
Claims (5)
- 【請求項１】多結晶シリコン膜上に高融点金属シリサイ
ド膜が形成されたポリサイド構造の電極又は配線を有す
る半導体装置の製造方法であって、多結晶シリコン膜を
形成した後、この多結晶シリコン膜上に高融点金属シリ
サイド膜を形成する前に、 ａ）多結晶シリコン膜の表面に生じる表面酸化膜をHFを
含んだ水溶液で除去する工程と、 ｂ）ウェーハを純水洗浄する工程と、 ｃ）純水洗浄工程後60秒以内にウェーハを乾燥させる工
程と、をこの順序で有することを特徴とする半導体装置
の製造方法。 - 【請求項２】請求項１に記載の半導体装置の製造方法に
おいて、前記ａ）〜ｃ）の工程を同一のスピンナーにて
行うことを特徴とする半導体装置の製造方法。 - 【請求項３】多結晶シリコン膜上に高融点金属シリサイ
ド膜が形成されたポリサイド構造の電極又は配線を有す
る半導体装置の製造方法であって、多結晶シリコン膜を
形成した後、この多結晶シリコン膜上に高融点金属シリ
サイド膜を形成する前に、 ａ）多結晶シリコン膜の表面に生じる表面酸化膜をHFを
含んだ水溶液で除去する工程と、 ｂ）ウェーハをアンモニア過水水溶液で洗浄する工程
と、 ｃ）前記アンモニア過水水溶液の洗浄工程によって前記
多結晶シリコン膜上に生じる自然酸化膜を２％以下のHF
を含んだ水溶液で除去する工程と、 ｄ）ウェーハを純水洗浄する工程と、 ｅ）純水洗浄工程後ウェーハを乾燥させる工程と、をこ
の順序で有することを特徴とする半導体装置の製造方
法。 - 【請求項４】請求項３に記載の半導体装置の製造方法に
おいて、純水洗浄工程後60秒以内に前記ｅ）工程を行う
ことを特徴とする半導体装置の製造方法。 - 【請求項５】請求項３又は４に記載の半導体装置の製造
方法において、前記ｃ）〜ｅ）の工程を同一のスピンナ
ーにて行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20897990A JP3123065B2 (ja) | 1990-08-07 | 1990-08-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20897990A JP3123065B2 (ja) | 1990-08-07 | 1990-08-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0492431A JPH0492431A (ja) | 1992-03-25 |
| JP3123065B2 true JP3123065B2 (ja) | 2001-01-09 |
Family
ID=16565329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20897990A Expired - Fee Related JP3123065B2 (ja) | 1990-08-07 | 1990-08-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3123065B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09115869A (ja) * | 1995-08-10 | 1997-05-02 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
-
1990
- 1990-08-07 JP JP20897990A patent/JP3123065B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0492431A (ja) | 1992-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1041222A (ja) | 半導体装置の製造方法 | |
| JP3123065B2 (ja) | 半導体装置の製造方法 | |
| JPH03120821A (ja) | 集積回路デバイスの製造方法 | |
| JP3185732B2 (ja) | 基板表面金属汚染除去方法 | |
| JPH04355921A (ja) | 半導体装置の製造方法 | |
| JPH03151668A (ja) | メタライゼーションプロセス | |
| JPH0298133A (ja) | 半導体基板の洗浄方法 | |
| US6194319B1 (en) | Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings | |
| JP2906416B2 (ja) | シリコンのエッチング方法 | |
| JP3064575B2 (ja) | 多層配線形成法 | |
| JP3206008B2 (ja) | 多層配線の形成方法 | |
| JPS58116751A (ja) | 半導体装置の製造方法 | |
| KR930005240B1 (ko) | 다결정 실리콘 완충층을 이용한 텅스텐 박막 제조방법 | |
| JPH02113523A (ja) | 半導体装置の製造方法 | |
| JPH01125938A (ja) | 半導体装置の製造方法 | |
| JPH0492422A (ja) | 半導体装置の製造方法 | |
| KR100244790B1 (ko) | 반도체 소자의 제조방법 | |
| JPS59124742A (ja) | 半導体装置の製造方法 | |
| JPH0670994B2 (ja) | 半導体基板のエッチング方法 | |
| JPS60113434A (ja) | 集積回路用基体表面の処理方法 | |
| JPS62190849A (ja) | 半導体装置の製造方法 | |
| JPH0547830A (ja) | 半導体装置の製造方法 | |
| JPS5923106B2 (ja) | 半導体装置の製造方法 | |
| JPS639126A (ja) | 半導体装置の製造方法 | |
| JPH0210839A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20081027 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |