JPH1064841A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1064841A JPH1064841A JP21457796A JP21457796A JPH1064841A JP H1064841 A JPH1064841 A JP H1064841A JP 21457796 A JP21457796 A JP 21457796A JP 21457796 A JP21457796 A JP 21457796A JP H1064841 A JPH1064841 A JP H1064841A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- positive resist
- oxide film
- semiconductor device
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】
【課題】 レジストを除去する際の残渣の発生をなく
し、信頼性の高い半導体装置を得る。 【解決手段】 基板２０上に下地酸化膜２１を形成し、
その上にイオン注入のマスクとなるレジストとして、ネ
ガレジスト２２とポジレジスト２３の２層構造で形成す
る。その後、高ドーズイオン注入２４を行う。次に、ポ
ジレジスト２３をアッシングにより除去する。次に、ネ
ガレジスト２２を硫酸過水等のウェット法により除去す
る。
し、信頼性の高い半導体装置を得る。 【解決手段】 基板２０上に下地酸化膜２１を形成し、
その上にイオン注入のマスクとなるレジストとして、ネ
ガレジスト２２とポジレジスト２３の２層構造で形成す
る。その後、高ドーズイオン注入２４を行う。次に、ポ
ジレジスト２３をアッシングにより除去する。次に、ネ
ガレジスト２２を硫酸過水等のウェット法により除去す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特に
ポジレジストをマスクに高ドーズイオン注入を行う半導
体装置の製造方法に関するものである。
ポジレジストをマスクに高ドーズイオン注入を行う半導
体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
以下に示すようなものがあった。図２はかかる従来の半
導体装置の製造工程断面図である。 （１）まず、図２（ａ）に示すように、基板１上にウェ
ル２を形成し、素子分離のためのフィールド酸化膜３を
形成する。その後、ゲート絶縁膜４を生成し、ゲート電
極５を形成し、第１の低濃度不純物６を注入する。次
に、ＣＶＤ酸化膜を用い、サイドウォール８を形成す
る。７は第２の低濃度不純物である。
以下に示すようなものがあった。図２はかかる従来の半
導体装置の製造工程断面図である。 （１）まず、図２（ａ）に示すように、基板１上にウェ
ル２を形成し、素子分離のためのフィールド酸化膜３を
形成する。その後、ゲート絶縁膜４を生成し、ゲート電
極５を形成し、第１の低濃度不純物６を注入する。次
に、ＣＶＤ酸化膜を用い、サイドウォール８を形成す
る。７は第２の低濃度不純物である。
【０００３】（２）次に、図２（ｂ）に示すように、イ
オン注入の表面保護膜となる酸化膜９を生成し、ホトリ
ソによりレジストパターン１０を形成し、それをマスク
に不純物を高ドーズイオン注入し、第１の高濃度不純物
層を形成する。 （３）次に、図２（ｃ）に示すように、同様に、反対導
電型の不純物をイオン注入して、第２の高濃度不純物層
を形成する。
オン注入の表面保護膜となる酸化膜９を生成し、ホトリ
ソによりレジストパターン１０を形成し、それをマスク
に不純物を高ドーズイオン注入し、第１の高濃度不純物
層を形成する。 （３）次に、図２（ｃ）に示すように、同様に、反対導
電型の不純物をイオン注入して、第２の高濃度不純物層
を形成する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置の製造方法においては、図３（ａ）
に示すように、例えば、基板１５上の酸化膜１６上に形
成したレジスト１７をマスクに高ドーズイオン注入１８
を行った際に、図３（ｂ）に示すように、レジスト１７
表面のイオン注入された領域が変質する。レジスト１７
を除去する際に、通常のアッシングによる除去では、図
３（ｃ）に示すように、残渣（主成分は酸化物）１９が
除去しきれずに残ってしまうという問題点があった。
た従来の半導体装置の製造方法においては、図３（ａ）
に示すように、例えば、基板１５上の酸化膜１６上に形
成したレジスト１７をマスクに高ドーズイオン注入１８
を行った際に、図３（ｂ）に示すように、レジスト１７
表面のイオン注入された領域が変質する。レジスト１７
を除去する際に、通常のアッシングによる除去では、図
３（ｃ）に示すように、残渣（主成分は酸化物）１９が
除去しきれずに残ってしまうという問題点があった。
【０００５】特に、パターンが微細になり、ポジレジス
トを用いた場合、非常に多くの残渣が発生するという問
題点があった。この残渣は、その後の製造過程において
パターン欠陥等の原因となり、半導体装置の不良原因と
なるという問題があった。本発明は、上記問題点を除去
し、レジストを除去する際の残渣の発生をなくし、信頼
性の高い半導体装置の製造方法を提供することを目的と
する。
トを用いた場合、非常に多くの残渣が発生するという問
題点があった。この残渣は、その後の製造過程において
パターン欠陥等の原因となり、半導体装置の不良原因と
なるという問題があった。本発明は、上記問題点を除去
し、レジストを除去する際の残渣の発生をなくし、信頼
性の高い半導体装置の製造方法を提供することを目的と
する。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）ポジレジストをマスクとして高ドーズイオン注入
を行う半導体装置の製造方法において、下地酸化膜上に
ネガレジストを形成し、このネガレジスト上にポジレジ
ストを形成した２層構造のレジストを形成する工程と、
この２層構造のレジストをマスクとして高ドーズイオン
注入を行う工程と、前記ポジレジストを除去する工程
と、前記ネガレジストを除去する工程とを施す。
成するために、 （１）ポジレジストをマスクとして高ドーズイオン注入
を行う半導体装置の製造方法において、下地酸化膜上に
ネガレジストを形成し、このネガレジスト上にポジレジ
ストを形成した２層構造のレジストを形成する工程と、
この２層構造のレジストをマスクとして高ドーズイオン
注入を行う工程と、前記ポジレジストを除去する工程
と、前記ネガレジストを除去する工程とを施す。
【０００７】このように、残渣が残るポジレジストの下
に、残渣の残り難いネガレジストを形成するようにした
ことにより、ポジレジスト除去時の残渣をネガレジスト
の除去時にリフトオフ効果により除去できるため、下地
酸化膜表面上に残渣が残らない。したがって、後の製造
過程での欠陥の要因が除去できるため、半導体装置の歩
留りの向上を図ることができる。
に、残渣の残り難いネガレジストを形成するようにした
ことにより、ポジレジスト除去時の残渣をネガレジスト
の除去時にリフトオフ効果により除去できるため、下地
酸化膜表面上に残渣が残らない。したがって、後の製造
過程での欠陥の要因が除去できるため、半導体装置の歩
留りの向上を図ることができる。
【０００８】（２）ポジレジストをマスクとして高ドー
ズイオン注入を行う半導体装置の製造方法において、下
地酸化膜上に、この下地酸化膜とエッチング選択比のと
れる絶縁性膜を形成する工程と、ポジレジストを形成す
る工程と、このポジレジストをマスクとして高ドーズイ
オン注入を行う工程と、前記ポジレジストを除去する工
程と、前記絶縁性膜を除去する工程とを施す。
ズイオン注入を行う半導体装置の製造方法において、下
地酸化膜上に、この下地酸化膜とエッチング選択比のと
れる絶縁性膜を形成する工程と、ポジレジストを形成す
る工程と、このポジレジストをマスクとして高ドーズイ
オン注入を行う工程と、前記ポジレジストを除去する工
程と、前記絶縁性膜を除去する工程とを施す。
【０００９】したがって、ポジレジストを除去した後、
発生した残渣を表面の膜を除去することにより、同時に
除去できるため、残渣が残らない。それにより、半導体
装置の歩留りの向上を図ることができる。また、表面の
膜は下地の全面を覆っているため、イオン注入した領域
の表面に付着または、注入された汚染物質を除去するこ
とができる。
発生した残渣を表面の膜を除去することにより、同時に
除去できるため、残渣が残らない。それにより、半導体
装置の歩留りの向上を図ることができる。また、表面の
膜は下地の全面を覆っているため、イオン注入した領域
の表面に付着または、注入された汚染物質を除去するこ
とができる。
【００１０】（３）ポジレジストをマスクとして高ドー
ズイオン注入を行う半導体装置の製造方法において、所
定の厚さより厚めの下地酸化膜を形成する工程と、この
厚めの下地酸化膜上にポジレジストを形成する工程と、
このポジレジストをマスクとして高ドーズイオン注入を
行う工程と、前記ポジレジストを除去する工程と、前記
厚めの下地酸化膜の表面をエッチングする工程とを施
す。
ズイオン注入を行う半導体装置の製造方法において、所
定の厚さより厚めの下地酸化膜を形成する工程と、この
厚めの下地酸化膜上にポジレジストを形成する工程と、
このポジレジストをマスクとして高ドーズイオン注入を
行う工程と、前記ポジレジストを除去する工程と、前記
厚めの下地酸化膜の表面をエッチングする工程とを施
す。
【００１１】したがって、ポジレジストを除去した後、
発生した残渣を下地酸化膜表面をエッチングして同時に
除去するようにしたことにより、残渣が残らない。ま
た、残渣自体が酸化物系であるために、酸化膜エッチン
グ液で除去することにより除去効果の向上を図ることが
できる。
発生した残渣を下地酸化膜表面をエッチングして同時に
除去するようにしたことにより、残渣が残らない。ま
た、残渣自体が酸化物系であるために、酸化膜エッチン
グ液で除去することにより除去効果の向上を図ることが
できる。
【００１２】
【発明の実施の形態】以下、本発明の実施例について図
面を用いて説明する。図１は本発明の第１実施例を示す
半導体装置の製造工程断面図である。 （１）まず、図１（ａ）に示すように、基板２０上に下
地酸化膜２１を形成し、その上にイオン注入のマスクと
なるレジストとして、ネガレジスト２２とポジレジスト
２３の２層構造で形成する。
面を用いて説明する。図１は本発明の第１実施例を示す
半導体装置の製造工程断面図である。 （１）まず、図１（ａ）に示すように、基板２０上に下
地酸化膜２１を形成し、その上にイオン注入のマスクと
なるレジストとして、ネガレジスト２２とポジレジスト
２３の２層構造で形成する。
【００１３】（２）その後、図１（ｂ）に示すように、
高ドーズイオン注入２４を行う。 （３）次に、図１（ｃ）に示すように、ポジレジスト２
３をアッシングにより除去する。 （４）次に、図１（ｄ）に示すように、ネガレジスト２
２を硫酸過水等のウェット法により除去する。
高ドーズイオン注入２４を行う。 （３）次に、図１（ｃ）に示すように、ポジレジスト２
３をアッシングにより除去する。 （４）次に、図１（ｄ）に示すように、ネガレジスト２
２を硫酸過水等のウェット法により除去する。
【００１４】このように構成したので、残渣が残るポジ
レジスト２３の下に残渣の残り難いネガレジスト２２を
形成するようにしたので、ポジレジスト除去時の残渣を
ネガレジストの除去時にリフトオフ効果により除去でき
るため、下地酸化膜表面上に残渣が残らないようにする
ことができる。次に、本発明の第２実施例について説明
する。
レジスト２３の下に残渣の残り難いネガレジスト２２を
形成するようにしたので、ポジレジスト除去時の残渣を
ネガレジストの除去時にリフトオフ効果により除去でき
るため、下地酸化膜表面上に残渣が残らないようにする
ことができる。次に、本発明の第２実施例について説明
する。
【００１５】図４は本発明の第２実施例を示す半導体装
置の製造工程断面図である。 （１）まず、図４（ａ）に示すように、基板３０上の下
地酸化膜３１上に、酸化膜とエッチング選択比のとれる
膜３２、例えば窒化膜等を数十Å程度生成し、その後、
ポジレジスト３３を形成する。 （２）その後、図４（ｂ）に示すように、高ドーズイオ
ン注入３４を行う。
置の製造工程断面図である。 （１）まず、図４（ａ）に示すように、基板３０上の下
地酸化膜３１上に、酸化膜とエッチング選択比のとれる
膜３２、例えば窒化膜等を数十Å程度生成し、その後、
ポジレジスト３３を形成する。 （２）その後、図４（ｂ）に示すように、高ドーズイオ
ン注入３４を行う。
【００１６】（３）次に、図４（ｃ）に示すように、ポ
ジレジスト３３をアッシングにより除去する。 （４）次に、図４（ｄ）に示すように、前記膜３２をリ
ン酸等の等のウェット法により除去する。このように構
成したので、ポジレジスト３３を除去した後、発生した
残渣をその表面の前記膜３２を除去することにより、同
時に除去できるため、残渣が残らないようにすることが
できる。
ジレジスト３３をアッシングにより除去する。 （４）次に、図４（ｄ）に示すように、前記膜３２をリ
ン酸等の等のウェット法により除去する。このように構
成したので、ポジレジスト３３を除去した後、発生した
残渣をその表面の前記膜３２を除去することにより、同
時に除去できるため、残渣が残らないようにすることが
できる。
【００１７】また、表面の膜３２は下地の全面を覆って
いるため、イオン注入した領域の表面に付着または、注
入された汚染物質を除去できる。ここで、汚染物質と
は、イオン注入時のパーティクルやイオンビームのスパ
ッタによって導入された金属汚染（Ａｌ、Ｆｅ等）を指
す。次に、本発明の第３実施例について説明する。
いるため、イオン注入した領域の表面に付着または、注
入された汚染物質を除去できる。ここで、汚染物質と
は、イオン注入時のパーティクルやイオンビームのスパ
ッタによって導入された金属汚染（Ａｌ、Ｆｅ等）を指
す。次に、本発明の第３実施例について説明する。
【００１８】図５は本発明の第３実施例を示す半導体装
置の製造工程断面図である。 （１）まず、図５（ａ）に示すように、基板４０の表面
に酸化膜を形成する際、予め数十Å程度の厚さの下地酸
化膜４１を生成し、次に、ポジレジスト４２を形成す
る。 （２）次に、図５（ｂ）に示すように、高ドーズイオン
注入４３を行う。
置の製造工程断面図である。 （１）まず、図５（ａ）に示すように、基板４０の表面
に酸化膜を形成する際、予め数十Å程度の厚さの下地酸
化膜４１を生成し、次に、ポジレジスト４２を形成す
る。 （２）次に、図５（ｂ）に示すように、高ドーズイオン
注入４３を行う。
【００１９】（３）次に、図５（ｃ）に示すように、ポ
ジレジスト４２をアッシングにより除去する。 （４）次に、希釈フッ酸等の酸化膜を数十Åエッチング
するようなエッチング液を用いて、厚めの下地酸化膜４
１表面をエッチングし、図５（ｄ）に示すように、所定
の厚さの下地酸化膜４４を形成する。
ジレジスト４２をアッシングにより除去する。 （４）次に、希釈フッ酸等の酸化膜を数十Åエッチング
するようなエッチング液を用いて、厚めの下地酸化膜４
１表面をエッチングし、図５（ｄ）に示すように、所定
の厚さの下地酸化膜４４を形成する。
【００２０】このように構成したので、ポジレジスト４
２を除去した後、発生した残渣を下地酸化膜４１表面を
エッチングして同時に除去するようにしたことにより、
残渣が残らない。また、残渣自体が酸化物系であるため
に、酸化膜エッチング液で除去することにより除去効果
の向上を図ることができる。なお、本発明は上記実施例
に限定されるものではなく、本発明の趣旨に基づいて種
々の変形が可能であり、これらを本発明の範囲から排除
するものではない。
２を除去した後、発生した残渣を下地酸化膜４１表面を
エッチングして同時に除去するようにしたことにより、
残渣が残らない。また、残渣自体が酸化物系であるため
に、酸化膜エッチング液で除去することにより除去効果
の向上を図ることができる。なお、本発明は上記実施例
に限定されるものではなく、本発明の趣旨に基づいて種
々の変形が可能であり、これらを本発明の範囲から排除
するものではない。
【００２１】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。 （１）請求項１記載の発明によれば、残渣が残るポジレ
ジストの下に残渣の残りにくいネガレジストを形成する
ようにしたことにより、ポジレジスト除去時の残渣をネ
ガレジストの除去時にリフトオフ効果により除去できる
ため、下地酸化膜表面上に残渣が残らないという効果が
ある。
よれば、次のような効果を奏することができる。 （１）請求項１記載の発明によれば、残渣が残るポジレ
ジストの下に残渣の残りにくいネガレジストを形成する
ようにしたことにより、ポジレジスト除去時の残渣をネ
ガレジストの除去時にリフトオフ効果により除去できる
ため、下地酸化膜表面上に残渣が残らないという効果が
ある。
【００２２】これにより、後の製造過程での欠陥の要因
が除去できるため、半導体装置の歩留りの向上を図るこ
とができる。 （２）請求項２記載の発明によれば、ポジレジストを除
去した後、発生した残渣を表面の膜を除去することによ
り、同時に除去できるため、残渣が残らないという効果
がある。
が除去できるため、半導体装置の歩留りの向上を図るこ
とができる。 （２）請求項２記載の発明によれば、ポジレジストを除
去した後、発生した残渣を表面の膜を除去することによ
り、同時に除去できるため、残渣が残らないという効果
がある。
【００２３】それにより、半導体装置の歩留りの向上を
図ることができる。また、表面の膜は下地の全面を覆っ
ているため、イオン注入した領域の表面に付着または、
注入された汚染物質を除去できるという効果も期待でき
る。ここで、汚染物質とは、イオン注入時のパーティク
ルやイオンビームのスパッタによって導入された金属汚
染（Ａｌ、Ｆｅ等）を指す。
図ることができる。また、表面の膜は下地の全面を覆っ
ているため、イオン注入した領域の表面に付着または、
注入された汚染物質を除去できるという効果も期待でき
る。ここで、汚染物質とは、イオン注入時のパーティク
ルやイオンビームのスパッタによって導入された金属汚
染（Ａｌ、Ｆｅ等）を指す。
【００２４】（３）請求項３記載の発明によれば、ポジ
レジストを除去した後、発生した残渣を下地酸化膜表面
をエッチングして同時に除去するようにしたことによ
り、残渣が残らないという効果が得られる。また、残渣
自体が酸化物系であるために、酸化膜エッチング液で除
去することにより除去効果の向上を図ることができる。
これにより、半導体装置の歩留りの向上が期待できる。
レジストを除去した後、発生した残渣を下地酸化膜表面
をエッチングして同時に除去するようにしたことによ
り、残渣が残らないという効果が得られる。また、残渣
自体が酸化物系であるために、酸化膜エッチング液で除
去することにより除去効果の向上を図ることができる。
これにより、半導体装置の歩留りの向上が期待できる。
【図１】本発明の第１実施例を示す半導体装置の製造工
程断面図である。
程断面図である。
【図２】従来の半導体装置の製造工程断面図である。
【図３】従来技術の問題点を示す半導体装置の製造工程
断面図である。
断面図である。
【図４】本発明の第２実施例を示す半導体装置の製造工
程断面図である。
程断面図である。
【図５】本発明の第３実施例を示す半導体装置の製造工
程断面図である。
程断面図である。
２０，３０，４０ 基板 ２１，３１ 下地酸化膜 ２２ ネガレジスト ２３，３３，４２ ポジレジスト ２４，３４，４３ 高ドーズイオン注入 ３２ 酸化膜とエッチング選択比のとれる膜 ４１ 厚めの下地酸化膜 ４４ 所定の厚さの下地酸化膜
Claims (3)
- 【請求項１】 ポジレジストをマスクとして高ドーズイ
オン注入を行う半導体装置の製造方法において、（ａ）
下地酸化膜上にネガレジストを形成し、該ネガレジスト
上にポジレジストを形成した２層構造のレジストを形成
する工程と、（ｂ）該２層構造のレジストをマスクとし
て高ドーズイオン注入を行う工程と、（ｃ）前記ポジレ
ジストを除去する工程と、（ｄ）前記ネガレジストを除
去する工程とを施すことを特徴とする半導体装置の製造
方法。 - 【請求項２】 ポジレジストをマスクとして高ドーズイ
オン注入を行う半導体装置の製造方法において、（ａ）
下地酸化膜上に該下地酸化膜とエッチング選択比のとれ
る絶縁性膜を形成する工程と、（ｂ）ポジレジストを形
成する工程と、（ｃ）該ポジレジストをマスクとして高
ドーズイオン注入を行う工程と、（ｄ）前記ポジレジス
トを除去する工程と、（ｅ）前記絶縁性膜を除去する工
程とを施すことを特徴とする半導体装置の製造方法。 - 【請求項３】 ポジレジストをマスクとして高ドーズイ
オン注入を行う半導体装置の製造方法において、（ａ）
所定の厚さより厚めの下地酸化膜を形成する工程と、
（ｂ）該厚めの下地酸化膜上にポジレジストを形成する
工程と、（ｃ）該ポジレジストをマスクとして高ドーズ
イオン注入を行う工程と、（ｄ）前記ポジレジストを除
去する工程と、（ｅ）前記厚めの下地酸化膜の表面をエ
ッチングする工程とを施すことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21457796A JPH1064841A (ja) | 1996-08-14 | 1996-08-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21457796A JPH1064841A (ja) | 1996-08-14 | 1996-08-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1064841A true JPH1064841A (ja) | 1998-03-06 |
Family
ID=16658028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21457796A Withdrawn JPH1064841A (ja) | 1996-08-14 | 1996-08-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1064841A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011014835A (ja) * | 2009-07-06 | 2011-01-20 | Sony Corp | 半導体デバイスの製造方法，パターン形成方法 |
| JP2016025285A (ja) * | 2014-07-23 | 2016-02-08 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
| JP2017092256A (ja) * | 2015-11-10 | 2017-05-25 | 富士電機株式会社 | 半導体デバイスの製造方法 |
| EP3416182A1 (en) * | 2017-06-14 | 2018-12-19 | Renesas Electronics Corporation | A method for manufacturing a semicondutor device |
-
1996
- 1996-08-14 JP JP21457796A patent/JPH1064841A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011014835A (ja) * | 2009-07-06 | 2011-01-20 | Sony Corp | 半導体デバイスの製造方法，パターン形成方法 |
| JP2016025285A (ja) * | 2014-07-23 | 2016-02-08 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
| JP2017092256A (ja) * | 2015-11-10 | 2017-05-25 | 富士電機株式会社 | 半導体デバイスの製造方法 |
| EP3416182A1 (en) * | 2017-06-14 | 2018-12-19 | Renesas Electronics Corporation | A method for manufacturing a semicondutor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839304A (en) | Method of making a field effect transistor with overlay gate structure | |
| JPS62271435A (ja) | レジストの剥離方法 | |
| JPH11289090A (ja) | 半導体素子の絶縁膜形成方法 | |
| JP3993820B2 (ja) | 半導体素子の素子分離膜の形成方法 | |
| JPH1064841A (ja) | 半導体装置の製造方法 | |
| KR100705231B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0133933B2 (ja) | ||
| US5858861A (en) | Reducing nitride residue by changing the nitride film surface property | |
| US6391701B1 (en) | Semiconductor device and process of fabrication thereof | |
| KR100567530B1 (ko) | 반도체 소자의 산화막 형성 방법 | |
| US7078160B2 (en) | Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector | |
| JPH0210730A (ja) | 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造 | |
| JP2007012697A (ja) | 半導体素子の製造方法 | |
| JP2689710B2 (ja) | 半導体装置の製造方法 | |
| KR100301250B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| WO2001003191A1 (fr) | Substrat soi, procede de fabrication de celui-ci et dispositif de semi-conducteur utilisant le substrat soi | |
| JP3344051B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH10242075A (ja) | 半導体装置の製造方法 | |
| US5945355A (en) | Integrated circuit fabrication | |
| JP3677956B2 (ja) | 半導体装置の製造方法 | |
| KR0148297B1 (ko) | 반도체 소자간의 격리방법 | |
| JP5180442B2 (ja) | 半導体装置の製造方法 | |
| JPH065565A (ja) | 半導体装置の製造方法 | |
| JPH05291295A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05335408A (ja) | 素子分離領域の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031104 |