JP3166749B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3166749B2 JP3166749B2 JP01042899A JP1042899A JP3166749B2 JP 3166749 B2 JP3166749 B2 JP 3166749B2 JP 01042899 A JP01042899 A JP 01042899A JP 1042899 A JP1042899 A JP 1042899A JP 3166749 B2 JP3166749 B2 JP 3166749B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive pad
- local conductive
- interlayer insulating
- insulating film
- local
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関する。
その製造方法に関する。
【0002】
【従来の技術】従来より、半導体装置の1つとして図1
9および図20に示すものが知られている。この半導体
装置は、半導体基板101と、この半導体基板101の
上に形成されたトレンチ分離膜102と、このトレンチ
分離膜102の上に形成されたワード線103とビット
線用の第1の局所ポリシリパッド104と容量コンタク
ト用の第2の局所ポリシリパッド105と、前記トレン
チ分離膜102と前記ワード線103と前記第1の局所
ポリシリパッド104と前記第2の局所ポリシリパッド
105の上に形成された層間絶縁膜106と、この層間
絶縁膜106に形成されたコンタクトホール107と、
このコンタクトホール107に形成されたコンタクト部
材108と、前記第1の局所ポリシリパッド105の上
面に接続するように前記層間絶縁膜106の上に形成さ
れたビット線109とを有している。
9および図20に示すものが知られている。この半導体
装置は、半導体基板101と、この半導体基板101の
上に形成されたトレンチ分離膜102と、このトレンチ
分離膜102の上に形成されたワード線103とビット
線用の第1の局所ポリシリパッド104と容量コンタク
ト用の第2の局所ポリシリパッド105と、前記トレン
チ分離膜102と前記ワード線103と前記第1の局所
ポリシリパッド104と前記第2の局所ポリシリパッド
105の上に形成された層間絶縁膜106と、この層間
絶縁膜106に形成されたコンタクトホール107と、
このコンタクトホール107に形成されたコンタクト部
材108と、前記第1の局所ポリシリパッド105の上
面に接続するように前記層間絶縁膜106の上に形成さ
れたビット線109とを有している。
【0003】この半導体装置の製造方法を説明する。図
20および図21に示すように、半導体基板101上に
トレンチ分離膜102を形成しこのトレンチ分離膜10
2の上にワード線103と、第1の局所ポリシリパッド
104と第2の局所ポリシリパッド105を形成した後
に、図21に示すように膜厚が0.5〜1.0マイクロ
メートルである層間絶縁膜106を堆積する。次に、図
22に示すように局所ポリシリパッド107の上の層間
絶縁膜106の膜厚が約0.1〜0.15マイクロメー
トルとなるようにCMPにより層間絶縁膜106を平坦
化する。その後に図23に示すように、レジスト109
を塗布し、コンタクトホール107を形成するための露
光を行った後にレジスト110をマスクにセル内のコン
タクトホール107を形成する。コンタクトホール10
7の形成するための露光を行う場合に、例えばセル内に
おいて直径が0.2マイクロメートルである穴を有し、
周辺回路部において直径が0.25マイクロメートルで
ある穴を有するマスクを用いる。これは、セル内のコン
タクト部材の抵抗より周辺回路部のコンタクト部材の抵
抗を下げるためである。その後に、図19に示すよう
に、コンタクトホール107にコンタクト部材108を
形成すると共に、前記第1の局所ポリシリパッド105
の上面に接続するように層間絶縁膜104の上にビット
線109を形成する。
20および図21に示すように、半導体基板101上に
トレンチ分離膜102を形成しこのトレンチ分離膜10
2の上にワード線103と、第1の局所ポリシリパッド
104と第2の局所ポリシリパッド105を形成した後
に、図21に示すように膜厚が0.5〜1.0マイクロ
メートルである層間絶縁膜106を堆積する。次に、図
22に示すように局所ポリシリパッド107の上の層間
絶縁膜106の膜厚が約0.1〜0.15マイクロメー
トルとなるようにCMPにより層間絶縁膜106を平坦
化する。その後に図23に示すように、レジスト109
を塗布し、コンタクトホール107を形成するための露
光を行った後にレジスト110をマスクにセル内のコン
タクトホール107を形成する。コンタクトホール10
7の形成するための露光を行う場合に、例えばセル内に
おいて直径が0.2マイクロメートルである穴を有し、
周辺回路部において直径が0.25マイクロメートルで
ある穴を有するマスクを用いる。これは、セル内のコン
タクト部材の抵抗より周辺回路部のコンタクト部材の抵
抗を下げるためである。その後に、図19に示すよう
に、コンタクトホール107にコンタクト部材108を
形成すると共に、前記第1の局所ポリシリパッド105
の上面に接続するように層間絶縁膜104の上にビット
線109を形成する。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法においては、コンタクトホールを
形成するための露光を行う場合にセル内において直径が
小さい穴を有し、周辺回路において直径が大きい穴を有
するマスクを用いるから、露光量をセル内のマスクの穴
に合わせ込むと周辺回路部のマスクの穴ではオーバー露
光になるため周辺回路部のコンタクトホールの径が所望
のサイズより大きくなりマスク寸法通りに作ることがで
きない問題がある。また、従来の半導体装置およびその
製造方法においては、セルの微細化に伴いセル内コンタ
クトの開口も難しいという問題がある。
半導体装置の製造方法においては、コンタクトホールを
形成するための露光を行う場合にセル内において直径が
小さい穴を有し、周辺回路において直径が大きい穴を有
するマスクを用いるから、露光量をセル内のマスクの穴
に合わせ込むと周辺回路部のマスクの穴ではオーバー露
光になるため周辺回路部のコンタクトホールの径が所望
のサイズより大きくなりマスク寸法通りに作ることがで
きない問題がある。また、従来の半導体装置およびその
製造方法においては、セルの微細化に伴いセル内コンタ
クトの開口も難しいという問題がある。
【0005】本発明の目的は、コンタクトホールを形成
するための露光マージンを増大させることができ、か
つ、微細なコンタクトホールをセル内に形成する必要が
ない半導体装置およびその製造方法を提供することにあ
る。
するための露光マージンを増大させることができ、か
つ、微細なコンタクトホールをセル内に形成する必要が
ない半導体装置およびその製造方法を提供することにあ
る。
【0006】
【課題を解決するための手段】前記課題を解決するため
に、請求項1記載の発明は、半導体基板と、半導体基板
の上に形成された分離膜と、分離膜の上に形成されたワ
ード線とビット線用の第1の局所導電パッドと、第1の
局所導電パッドの膜厚と同じ膜厚でる容量コンタクト用
の第2の局所導電パッドと、分離膜とワード線の上に形
成され第1の局所導電パッドおよび第2の局所導電パッ
ドの上面が露出するように形成された層間絶縁膜と、層
間絶縁膜の周辺回路部のみに形成されたコンタクトホー
ルと、コンタクトホールに形成された周辺回路部のコン
タクト部材と、コンタクト部材に接続し第1の局所導電
パッドの上面に接続するように層間絶縁膜の上に形成さ
れたビット線とを有することを特徴とする。
に、請求項1記載の発明は、半導体基板と、半導体基板
の上に形成された分離膜と、分離膜の上に形成されたワ
ード線とビット線用の第1の局所導電パッドと、第1の
局所導電パッドの膜厚と同じ膜厚でる容量コンタクト用
の第2の局所導電パッドと、分離膜とワード線の上に形
成され第1の局所導電パッドおよび第2の局所導電パッ
ドの上面が露出するように形成された層間絶縁膜と、層
間絶縁膜の周辺回路部のみに形成されたコンタクトホー
ルと、コンタクトホールに形成された周辺回路部のコン
タクト部材と、コンタクト部材に接続し第1の局所導電
パッドの上面に接続するように層間絶縁膜の上に形成さ
れたビット線とを有することを特徴とする。
【0007】請求項2記載の発明は、半導体基板と、半
導体基板の上に形成された分離膜と、分離膜の上に形成
されたワード線とビット線用の第1の局所導電パッド
と、第1の局所導電パッドより薄い膜厚の容量コンタク
ト用の第2の局所導電パッドと、分離膜とワード線と第
2の局所導電パッドの上に形成され第1の局所導電パッ
ドの上面のみが露出するように形成された層間絶縁膜
と、層間絶縁膜の周辺回路部のみに形成されたコンタク
トホールと、コンタクトホールに形成された周辺回路部
のコンタクト部材と、コンタクト部材に接続し第1の局
所導電パッドの上面に接続するように層間絶縁膜の上に
形成されたビット線とを有することを特徴とする。
導体基板の上に形成された分離膜と、分離膜の上に形成
されたワード線とビット線用の第1の局所導電パッド
と、第1の局所導電パッドより薄い膜厚の容量コンタク
ト用の第2の局所導電パッドと、分離膜とワード線と第
2の局所導電パッドの上に形成され第1の局所導電パッ
ドの上面のみが露出するように形成された層間絶縁膜
と、層間絶縁膜の周辺回路部のみに形成されたコンタク
トホールと、コンタクトホールに形成された周辺回路部
のコンタクト部材と、コンタクト部材に接続し第1の局
所導電パッドの上面に接続するように層間絶縁膜の上に
形成されたビット線とを有することを特徴とする。
【0008】請求項3記載の発明は、請求項2記載の発
明において、第1の局所導電パッドの膜厚が第2の局所
導電パッドの膜厚より0.05〜0.1マイクロメート
ルだけ厚いことを特徴とする。
明において、第1の局所導電パッドの膜厚が第2の局所
導電パッドの膜厚より0.05〜0.1マイクロメート
ルだけ厚いことを特徴とする。
【0009】請求項4記載の発明は、半導体基板の上に
分離膜を形成する工程と、分離膜の上にワード線とビッ
ト線用の第1の局所導電パッドと、第1の局所導電パッ
ドの膜厚と同じ膜厚でる容量コンタクト用の第2の局所
導電パッドを形成する工程と、分離膜とワード線と第1
の局所導電パッドと第2の局所導電パッドの上に層間絶
縁膜を堆積する工程と、第1の局所導電パッドおよび第
2の局所導電パッドの上面が露出するまで層間絶縁膜を
平坦化する工程と、層間絶縁膜の周辺回路部のみにコン
タクトホールを形成する工程と、コンタクトホールに周
辺回路部のコンタクト部材を形成するとともにコンタク
ト部材に接続し第1の局所導電パッドの上面に接続する
ように層間絶縁膜の上にビット線を形成する工程とを有
することを特徴とする。
分離膜を形成する工程と、分離膜の上にワード線とビッ
ト線用の第1の局所導電パッドと、第1の局所導電パッ
ドの膜厚と同じ膜厚でる容量コンタクト用の第2の局所
導電パッドを形成する工程と、分離膜とワード線と第1
の局所導電パッドと第2の局所導電パッドの上に層間絶
縁膜を堆積する工程と、第1の局所導電パッドおよび第
2の局所導電パッドの上面が露出するまで層間絶縁膜を
平坦化する工程と、層間絶縁膜の周辺回路部のみにコン
タクトホールを形成する工程と、コンタクトホールに周
辺回路部のコンタクト部材を形成するとともにコンタク
ト部材に接続し第1の局所導電パッドの上面に接続する
ように層間絶縁膜の上にビット線を形成する工程とを有
することを特徴とする。
【0010】請求項5記載の発明は、半導体基板の上に
分離膜を形成する工程と、分離膜の上にワード線とビッ
ト線用の第1の局所導電パッドと、第1の局所導電パッ
ドより薄い膜厚の容量コンタクト用の第2の局所導電パ
ッドを形成する工程と、分離膜とワード線と第1の局所
導電パッドと第2の局所導電パッドの上に層間絶縁膜を
堆積する工程と、第1の局所導電パッドの上面のみが露
出するまで層間絶縁膜を平坦化する工程と、層間絶縁膜
の周辺回路部のみにコンタクトホールを形成する工程
と、コンタクトホールに周辺回路部のコンタクト部材を
形成するとともにコンタクト部材に接続し第1の局所導
電パッドの上面に接続するように層間絶縁膜の上にビッ
ト線を形成する工程とを有することを特徴とする。
分離膜を形成する工程と、分離膜の上にワード線とビッ
ト線用の第1の局所導電パッドと、第1の局所導電パッ
ドより薄い膜厚の容量コンタクト用の第2の局所導電パ
ッドを形成する工程と、分離膜とワード線と第1の局所
導電パッドと第2の局所導電パッドの上に層間絶縁膜を
堆積する工程と、第1の局所導電パッドの上面のみが露
出するまで層間絶縁膜を平坦化する工程と、層間絶縁膜
の周辺回路部のみにコンタクトホールを形成する工程
と、コンタクトホールに周辺回路部のコンタクト部材を
形成するとともにコンタクト部材に接続し第1の局所導
電パッドの上面に接続するように層間絶縁膜の上にビッ
ト線を形成する工程とを有することを特徴とする。
【0011】請求項6記載の発明は、請求項5記載の発
明において、第1の局所導電パッドの膜厚が第2の局所
導電パッドの膜厚より0.05〜0.1マイクロメート
ルだけ厚いことを特徴とする。
明において、第1の局所導電パッドの膜厚が第2の局所
導電パッドの膜厚より0.05〜0.1マイクロメート
ルだけ厚いことを特徴とする。
【0012】
【発明の実施の形態】次に、本発明の実施の形態を図面
に基づいて詳細に説明する。図1および図2に本発明の
第1の実施形態としての半導体装置が示されている。本
発明の第1の実施形態としての半導体装置は、半導体基
板1と、この半導体基板1の上に形成されたトレンチ分
離膜2と、このトレンチ分離膜2の上に形成されたワー
ド線3とビット線用の第1の局所ポリシリパッド4と容
量コンタクト用の第2の局所ポリシリパッド5と、トレ
ンチ分離膜2とワード線3の上に形成され第1の局所ポ
リシリパッド4および第2の局所ポリシリパッド5の上
面が露出するように形成された層間絶縁膜6と、この層
間絶縁膜6の周辺回路部のみに形成されたコンタクトホ
ール7と、このコンタクトホール7に形成された周辺回
路部のコンタクト部材8と、このコンタクト部材8に接
続し第1の局所ポリシリパッド4の上面に接続するよう
に層間絶縁膜6の上に形成されたビット線9とを有して
いる。
に基づいて詳細に説明する。図1および図2に本発明の
第1の実施形態としての半導体装置が示されている。本
発明の第1の実施形態としての半導体装置は、半導体基
板1と、この半導体基板1の上に形成されたトレンチ分
離膜2と、このトレンチ分離膜2の上に形成されたワー
ド線3とビット線用の第1の局所ポリシリパッド4と容
量コンタクト用の第2の局所ポリシリパッド5と、トレ
ンチ分離膜2とワード線3の上に形成され第1の局所ポ
リシリパッド4および第2の局所ポリシリパッド5の上
面が露出するように形成された層間絶縁膜6と、この層
間絶縁膜6の周辺回路部のみに形成されたコンタクトホ
ール7と、このコンタクトホール7に形成された周辺回
路部のコンタクト部材8と、このコンタクト部材8に接
続し第1の局所ポリシリパッド4の上面に接続するよう
に層間絶縁膜6の上に形成されたビット線9とを有して
いる。
【0013】次に、図1および図2の半導体装置の製造
方法を説明する。まず、図3および図4に示すように、
半導体基板1の上にトレンチ分離膜2を形成してから、
このトレンチ分離膜2の上にワード線3とビット線用の
第1の局所ポリシリパッド4とこの第1の局所ポリシリ
パッド4の膜厚と同じ膜厚である容量コンタクト用の第
2の局所ポリシリパッド5を形成する。次に、図4に示
すように、トレンチ分離膜2とワード線3と第1の局所
ポリシリパッド4と第2の局所ポリシリパッド5の上に
膜厚が0.5〜1.0マイクロメートルである層間絶縁
膜6を堆積する。次に、図5および図6に示すように、
第1の局所ポリシリパッド4および第2の局所ポリシリ
パッド5の上面が露出するまで層間絶縁膜6をCMPに
より平坦化する。
方法を説明する。まず、図3および図4に示すように、
半導体基板1の上にトレンチ分離膜2を形成してから、
このトレンチ分離膜2の上にワード線3とビット線用の
第1の局所ポリシリパッド4とこの第1の局所ポリシリ
パッド4の膜厚と同じ膜厚である容量コンタクト用の第
2の局所ポリシリパッド5を形成する。次に、図4に示
すように、トレンチ分離膜2とワード線3と第1の局所
ポリシリパッド4と第2の局所ポリシリパッド5の上に
膜厚が0.5〜1.0マイクロメートルである層間絶縁
膜6を堆積する。次に、図5および図6に示すように、
第1の局所ポリシリパッド4および第2の局所ポリシリ
パッド5の上面が露出するまで層間絶縁膜6をCMPに
より平坦化する。
【0014】次に、図7に示すように、層間絶縁膜6の
上にレジスト10を形成してから露光をした後にエッチ
ングにより層間絶縁膜6の周辺回路部のみにコンタクト
ホール7を形成する。次に、図2に示すように、レジス
ト10を除去してからコンタクトホール7に周辺回路部
のコンタクト部材8を形成すると同時に第1の局所ポリ
シリパッド4の上面に接続するように層間絶縁膜6の上
にビット線9を形成する。これらのコンタクト部材8お
よびビット線9は、次の工程で形成される。まず、層間
絶縁膜6の全面の上に膜厚が約400〜800オングソ
トロームであるポリシリ膜11を堆積した後にこのポリ
シリ膜11の上に膜厚が約0.1〜0.15マイクロメ
ートルであるWSi膜12を堆積する。次に、配線のた
めの露光を行いエッチングする。
上にレジスト10を形成してから露光をした後にエッチ
ングにより層間絶縁膜6の周辺回路部のみにコンタクト
ホール7を形成する。次に、図2に示すように、レジス
ト10を除去してからコンタクトホール7に周辺回路部
のコンタクト部材8を形成すると同時に第1の局所ポリ
シリパッド4の上面に接続するように層間絶縁膜6の上
にビット線9を形成する。これらのコンタクト部材8お
よびビット線9は、次の工程で形成される。まず、層間
絶縁膜6の全面の上に膜厚が約400〜800オングソ
トロームであるポリシリ膜11を堆積した後にこのポリ
シリ膜11の上に膜厚が約0.1〜0.15マイクロメ
ートルであるWSi膜12を堆積する。次に、配線のた
めの露光を行いエッチングする。
【0015】次に、本発明の第2の実施形態としての半
導体装置を図面に基づいて詳細に説明する。本発明の第
2の実施形態においては、本発明の第1の実施形態と同
じ構成要素には同じ符号が付されている。図8および図
9に示すように、本発明の第2の実施形態としての半導
体装置は、半導体基板1と、この半導体基板1の上に形
成されたトレンチ分離膜2と、このトレンチ分離膜2の
上に形成されたワード線3とビット線用の第1の局所ポ
リシリパッド4とこの第1の局所ポリシリパッド4より
薄い膜厚の容量コンタクト用の第2の局ポリシリ所パッ
ド5と、トレンチ分離膜2とワード線3と第2の局所ポ
リシリパッド5の上に形成され第1の局所ポリシリパッ
ド4の上面のみが露出するように形成された層間絶縁膜
6と、この層間絶縁膜6の周辺回路部のみに形成された
コンタクトホール7と、このコンタクトホール7に形成
された周辺回路部のコンタクト部材8と、このコンタク
ト部材8に接続し第1の局所ポリシリパッド4の上面に
接続するように層間絶縁膜6の上に形成されたビット線
とを有する。
導体装置を図面に基づいて詳細に説明する。本発明の第
2の実施形態においては、本発明の第1の実施形態と同
じ構成要素には同じ符号が付されている。図8および図
9に示すように、本発明の第2の実施形態としての半導
体装置は、半導体基板1と、この半導体基板1の上に形
成されたトレンチ分離膜2と、このトレンチ分離膜2の
上に形成されたワード線3とビット線用の第1の局所ポ
リシリパッド4とこの第1の局所ポリシリパッド4より
薄い膜厚の容量コンタクト用の第2の局ポリシリ所パッ
ド5と、トレンチ分離膜2とワード線3と第2の局所ポ
リシリパッド5の上に形成され第1の局所ポリシリパッ
ド4の上面のみが露出するように形成された層間絶縁膜
6と、この層間絶縁膜6の周辺回路部のみに形成された
コンタクトホール7と、このコンタクトホール7に形成
された周辺回路部のコンタクト部材8と、このコンタク
ト部材8に接続し第1の局所ポリシリパッド4の上面に
接続するように層間絶縁膜6の上に形成されたビット線
とを有する。
【0016】次に、図8および図9の半導体装置の製造
方法を説明する。まず、図10および図11に示すよう
に、半導体基板1の上にトレンチ分離膜2を形成してか
ら、このトレンチ分離膜2の上にワード線3を形成す
る。次に、図11に示すように、トレンチ分離膜2およ
びワード線3の上に膜厚が0.5マイクロメートルであ
るポリシリ膜13と堆積する。次に、図11に示すよう
に、ポリシリ膜13の上にレジスト14を形成して露光
をした後にエッチングを行う。次に、図12に示すよう
に、ポリシリ膜13の上にレジスト15を再び形成して
露光をした後にエッチングを行ってビット線用の第1の
局所ポリシリパッド4とこの第1の局所ポリシリパッド
より薄い膜厚の容量コンタクト用の第2の局所ポリシリ
パッド5を形成する。この場合に、第1の局所ポリシリ
パッド4の膜厚が第2の局所ポリシリパッド5の膜厚よ
り0.05〜0.1マイクロメートルだけ厚いように第
1の局所ポリシリパッド4および第2の局所ポリシリパ
ッド5を形成する。
方法を説明する。まず、図10および図11に示すよう
に、半導体基板1の上にトレンチ分離膜2を形成してか
ら、このトレンチ分離膜2の上にワード線3を形成す
る。次に、図11に示すように、トレンチ分離膜2およ
びワード線3の上に膜厚が0.5マイクロメートルであ
るポリシリ膜13と堆積する。次に、図11に示すよう
に、ポリシリ膜13の上にレジスト14を形成して露光
をした後にエッチングを行う。次に、図12に示すよう
に、ポリシリ膜13の上にレジスト15を再び形成して
露光をした後にエッチングを行ってビット線用の第1の
局所ポリシリパッド4とこの第1の局所ポリシリパッド
より薄い膜厚の容量コンタクト用の第2の局所ポリシリ
パッド5を形成する。この場合に、第1の局所ポリシリ
パッド4の膜厚が第2の局所ポリシリパッド5の膜厚よ
り0.05〜0.1マイクロメートルだけ厚いように第
1の局所ポリシリパッド4および第2の局所ポリシリパ
ッド5を形成する。
【0017】次に、図13に示すように、レジスト1
4、15を除去してから、図14に示すように、トレン
チ分離膜2とワード線3と第1の局所ポリシリパッド4
と第2の局所ポリシリパッド5の上に膜厚が0.5〜
1.0マイクロメートルである層間絶縁膜6を堆積す
る。次に、図15、図16および図17に示すように、
第1の局所ポリシリパッド4の上面のみが露出するまで
層間絶縁膜6をCMPにより平坦化する。次に、図18
に示すように、層間絶縁膜6の上にレジスト16を形成
してから露光をした後にエッチングにより層間絶縁膜6
の周辺回路部のみにコンタクトホール7を形成する。次
に、図8および図9に示すように、レジスト16を除去
してからコンタクトホール7に周辺回路部のコンタクト
部材8を形成すると同時に第1の局所ポリシリパッド4
の上面に接続するように層間絶縁膜6の上にビット線9
を形成する。これらのコンタクト部材8およびビット線
9は、次の工程で形成される。まず、層間絶縁膜6の全
面の上に膜厚が約400〜800オングソトロームであ
るポリシリ膜11を堆積した後にこのポリシリ膜11の
上に膜厚が約0.1〜0.15マイクロメートルである
WSi膜12を堆積する。次に、配線のための露光を行
いてエッチングする。
4、15を除去してから、図14に示すように、トレン
チ分離膜2とワード線3と第1の局所ポリシリパッド4
と第2の局所ポリシリパッド5の上に膜厚が0.5〜
1.0マイクロメートルである層間絶縁膜6を堆積す
る。次に、図15、図16および図17に示すように、
第1の局所ポリシリパッド4の上面のみが露出するまで
層間絶縁膜6をCMPにより平坦化する。次に、図18
に示すように、層間絶縁膜6の上にレジスト16を形成
してから露光をした後にエッチングにより層間絶縁膜6
の周辺回路部のみにコンタクトホール7を形成する。次
に、図8および図9に示すように、レジスト16を除去
してからコンタクトホール7に周辺回路部のコンタクト
部材8を形成すると同時に第1の局所ポリシリパッド4
の上面に接続するように層間絶縁膜6の上にビット線9
を形成する。これらのコンタクト部材8およびビット線
9は、次の工程で形成される。まず、層間絶縁膜6の全
面の上に膜厚が約400〜800オングソトロームであ
るポリシリ膜11を堆積した後にこのポリシリ膜11の
上に膜厚が約0.1〜0.15マイクロメートルである
WSi膜12を堆積する。次に、配線のための露光を行
いてエッチングする。
【0018】本発明の第2の実施形態においては、ビッ
ト線を接続する第1の局所ポリシリパッド4の上面のみ
を層間絶縁膜6の平坦化時に露出させることにより他の
第2の局所ポリシリパッド5とのショートを低減できる
利点がある。
ト線を接続する第1の局所ポリシリパッド4の上面のみ
を層間絶縁膜6の平坦化時に露出させることにより他の
第2の局所ポリシリパッド5とのショートを低減できる
利点がある。
【0019】なお、前記実施の形態において、コンタク
トホール7にコンタクト部材8を形成した後に、このコ
ンタクト部材8と別にビット線9を形成してもよい。
トホール7にコンタクト部材8を形成した後に、このコ
ンタクト部材8と別にビット線9を形成してもよい。
【0020】
【発明の効果】本発明によれば、サイズの違うセル内と
周辺回路部のコンタクトホールを同時に開口する必要が
無くなり、周辺回路部のみにコンタクトを形成すればよ
いためコンタクトホールの露光マージンを増大させるこ
とができる。また、本発明によれば、層間絶縁膜の平坦
化時に露出された局所ポリシリパッドに直接に配線を形
成できるため微細なコンタクトホールをセル内に形成す
る必要が無くなる。
周辺回路部のコンタクトホールを同時に開口する必要が
無くなり、周辺回路部のみにコンタクトを形成すればよ
いためコンタクトホールの露光マージンを増大させるこ
とができる。また、本発明によれば、層間絶縁膜の平坦
化時に露出された局所ポリシリパッドに直接に配線を形
成できるため微細なコンタクトホールをセル内に形成す
る必要が無くなる。
【図1】本発明の第1の実施形態としての半導体装置を
示す平面図である。
示す平面図である。
【図2】図1の半導体装置をA−A´線に沿って切断し
て示す断面図である。
て示す断面図である。
【図3】図1の半導体装置の製造方法の工程を説明する
ための図である。
ための図である。
【図4】図1の半導体装置の製造方法の他の工程を説明
するための図である。
するための図である。
【図5】図1の半導体装置の製造方法の他の工程を説明
するための図である。
するための図である。
【図6】図1の半導体装置の製造方法の他の工程を説明
するための図である。
するための図である。
【図7】図1の半導体装置の製造方法の他の工程を説明
するための図である。
するための図である。
【図8】本発明の第2の実施形態としての半導体装置を
示す平面図である。
示す平面図である。
【図9】図8の半導体装置をB−B´線に沿って切断し
て示す断面図である。
て示す断面図である。
【図10】図8の半導体装置の製造方法の工程を説明す
るための図である。
るための図である。
【図11】図8の半導体装置の製造方法の他の工程を説
明するための図である。
明するための図である。
【図12】図8の半導体装置の製造方法の他の工程を説
明するための図である。
明するための図である。
【図13】図8の半導体装置の製造方法の他の工程を説
明するための図である。
明するための図である。
【図14】図8の半導体装置の製造方法の他の工程を説
明するための図である。
明するための図である。
【図15】図8の半導体装置の製造方法の他の工程を説
明するための図である。
明するための図である。
【図16】図8の半導体装置の製造方法の他の工程を説
明するための図である。
明するための図である。
【図17】図8の半導体装置の製造方法の他の工程を説
明するための図である。
明するための図である。
【図18】図8の半導体装置の製造方法の他の工程を説
明するための図である。
明するための図である。
【図19】従来の半導体装置を示す断面図である。
【図20】図19の従来の半導体装置の製造方法の工程
を説明するための図である。
を説明するための図である。
【図21】図19の従来の半導体装置の製造方法の他の
工程を説明するための図である。
工程を説明するための図である。
【図22】図19の従来の半導体装置の製造方法の他の
工程を説明するための図である。
工程を説明するための図である。
【図23】図19の従来の半導体装置の製造方法の他の
工程を説明するための図である。
工程を説明するための図である。
1 半導体基板 2 トレンチ分離膜 3 ワード線 4 第1の局所ポリシリパッド 5 第2の局所ポリシリパッド 6 層間絶縁膜 7 コンタクトホール 8 コンタクト部材 9 ビット線 10 レジスト 11 ポリシリ膜 12 WSi膜 13 ポリシリ膜 14〜16 レジスト
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 27/108 H01L 21/762 H01L 21/8242
Claims (6)
- 【請求項1】 半導体基板と、 該半導体基板の上に形成された分離膜と、 この分離膜の上に形成されたワード線とビット線用の第
1の局所導電パッドと、 該第1の局所導電パッドの膜厚と同じ膜厚である容量コ
ンタクト用の第2の局所導電パッドと、 前記分離膜と前記ワード線の上に形成され前記第1の局
所導電パッドおよび前記第2の局所導電パッドの上面が
露出するように形成された層間絶縁膜と、 該層間絶縁膜の周辺回路部のみに形成されたコンタクト
ホールと、 該コンタクトホールに形成された周辺回路部のコンタク
ト部材と、 該コンタクト部材に接続し前記第1の局所導電パッドの
上面に接続するように前記層間絶縁膜の上に形成された
ビット線とを有することを特徴とする半導体装置。 - 【請求項2】 半導体基板と、 該半導体基板の上に形成された分離膜と、 該分離膜の上に形成されたワード線とビット線用の第1
の局所導電パッドと、 該第1の局所導電パッドより薄い膜厚の容量コンタクト
用の第2の局所導電パッドと、 前記分離膜と前記ワー
ド線と前記第2の局所導電パッドの上に形成され前記第
1の局所導電パッドの上面のみが露出するように形成さ
れた前記層間絶縁膜と、 該層間絶縁膜の周辺回路部のみに形成されたコンタクト
ホールと、 該コンタクトホールに形成された周辺回路部のコンタク
ト部材と、 該コンタクト部材に接続し前記第1の局所導電パッドの
上面に接続するように前記層間絶縁膜の上に形成された
ビット線とを有することを特徴とする半導体装置。 - 【請求項3】 請求項2に記載の半導体装置において、
前記第1の局所導電パッドの膜厚が前記第2の局所導電
パッドの膜厚より0.05〜0.1マイクロメートルだ
け厚いことを特徴とする半導体装置。 - 【請求項4】 半導体基板の上に分離膜を形成する工程
と、 前記分離膜の上にワード線とビット線用の第1の局所導
電パッドと、 該第1の局所導電パッドの膜厚と同じ膜厚である容量コ
ンタクト用の第2の局所導電パッドを形成する工程と、 前記分離膜と前記ワード線と前記第1の局所導電パッド
と前記第2の局所導電パッドの上に層間絶縁膜を堆積す
る工程と、 前記第1の局所導電パッドおよび前記第2の局所導電パ
ッドの上面が露出するまで前記層間絶縁膜を平坦化する
工程と、 前記層間絶縁膜の周辺回路部のみにコンタクトホールを
形成する工程と、 前記コンタクトホールに周辺回路部のコンタクト部材を
形成するとともに該コンタクト部材に接続し前記第1の
局所導電パッドの上面に接続するように前記層間絶縁膜
の上にビット線を形成する工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項5】 半導体基板の上に分離膜を形成する工程
と、 前記分離膜の上にワード線とビット線用の第1の局所導
電パッドと、 該第1の局所導電パッドより薄い膜厚の容量コンタクト
用の第2の局所導電パッドを形成する工程と、 前記分離膜と前記ワード線と前記第1の局所導電パッド
と前記第2の局所導電パッドの上に層間絶縁膜を堆積す
る工程と、 前記第1の局所導電パッドの上面のみが露出するまで前
記層間絶縁膜を平坦化する工程と、 前記層間絶縁膜の周辺回路部のみにコンタクトホールを
形成する工程と、 前記コンタクトホールに周辺回路部のコンタクト部材を
形成するとともに該コンタクト部材に接続し前記第1の
局所導電パッドの上面に接続するように前記層間絶縁膜
の上にビット線を形成する工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項6】 請求項5に記載の半導体装置の製造方法
において、前記第1の局所導電パッドの膜厚が前記第2
の局所導電パッドの膜厚より0.05〜0.1マイクロ
メートルだけ厚いことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01042899A JP3166749B2 (ja) | 1999-01-19 | 1999-01-19 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01042899A JP3166749B2 (ja) | 1999-01-19 | 1999-01-19 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000208738A JP2000208738A (ja) | 2000-07-28 |
JP3166749B2 true JP3166749B2 (ja) | 2001-05-14 |
Family
ID=11749896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01042899A Expired - Fee Related JP3166749B2 (ja) | 1999-01-19 | 1999-01-19 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3166749B2 (ja) |
-
1999
- 1999-01-19 JP JP01042899A patent/JP3166749B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000208738A (ja) | 2000-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3520114B2 (ja) | 半導体装置の製造方法 | |
JP2916905B2 (ja) | 半導体素子の配線形成方法 | |
JP3186040B2 (ja) | 半導体装置の製造方法 | |
KR100526059B1 (ko) | 반도체 소자 제조 공정에서의 자기-정렬 컨택 형성 방법 | |
JP3287322B2 (ja) | 半導体装置の製造方法 | |
JP3077454B2 (ja) | 半導体装置の製造方法 | |
JPH11121327A (ja) | 半導体装置及びその製造方法 | |
KR100256057B1 (ko) | 초미세 선폭의 비트라인 캡핑을 위한 반도체 소자 제조방법 | |
JP3166749B2 (ja) | 半導体装置およびその製造方法 | |
JP3298553B2 (ja) | 半導体装置の蓄積容量部の形成方法 | |
JP2000114481A (ja) | 半導体記憶装置の製造方法 | |
JP3080073B2 (ja) | 半導体装置の製造方法 | |
JPH10209393A (ja) | 半導体装置及びその製造方法 | |
US5691222A (en) | Method of manufacturing semiconductor integrated circuit device having a capacitor electrode | |
KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
KR100313957B1 (ko) | 커패시터 제조방법 | |
JP3149858B2 (ja) | 半導体記憶装置の局所パッドとその製造方法 | |
JP4949547B2 (ja) | 半導体記憶装置の製造方法 | |
JP3172229B2 (ja) | 半導体装置の製造方法 | |
KR100470390B1 (ko) | 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법 | |
KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
KR100195213B1 (ko) | 반도체장치의 평탄화방법 | |
JP3028539B2 (ja) | 半導体装置の製造方法 | |
JPH04109654A (ja) | 半導体装置及びその製造方法 | |
KR100356482B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010206 |
|
LAPS | Cancellation because of no payment of annual fees |