JP3028539B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3028539B2 JP3028539B2 JP1337420A JP33742089A JP3028539B2 JP 3028539 B2 JP3028539 B2 JP 3028539B2 JP 1337420 A JP1337420 A JP 1337420A JP 33742089 A JP33742089 A JP 33742089A JP 3028539 B2 JP3028539 B2 JP 3028539B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- film
- photoresist pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にステップ
カバレッジの良好な接続配線膜の形成方法に関する。
カバレッジの良好な接続配線膜の形成方法に関する。
半導体装置の製造方法において、各素子間を配線接続
する技術は非常に重要な技術である。今日、この配線接
続は、例えばアルミニウムのような良導体の金属を用い
た第３図（ａ）〜（ｄ）に示す如き手法で行われてい
る。
する技術は非常に重要な技術である。今日、この配線接
続は、例えばアルミニウムのような良導体の金属を用い
た第３図（ａ）〜（ｄ）に示す如き手法で行われてい
る。
近年、半導体装置の高集積化、高密度化に伴ない半導
体素子および配線間隔の縮小化がそれぞれすすんでいる
が、接続配線の形成手法に基本的な違いはなく、また、
配線が２層以上の積層構造をとる場合も同様である。
体素子および配線間隔の縮小化がそれぞれすすんでいる
が、接続配線の形成手法に基本的な違いはなく、また、
配線が２層以上の積層構造をとる場合も同様である。
この従来の接続配線膜の形成手法を工程順に示せばつ
ぎの通りである。すなわち、第３図（ａ）に示すよう
に、半導体基板１上の半導体素子の不純物拡散層２上に
層間絶縁膜４をまず堆積させ、ついでこの不純物拡散層
２上にコンタクト用の開口窓を選択的に形成するための
ホトレジスト・パターン6aを写真蝕刻法でパターニング
形成する。つぎに、第３図（ｂ）に示すように、このレ
ジスト・パターン6aをマスクとして不純物拡散層２上に
コンタクト孔を開口する。この層間絶縁膜４のエッチン
グ工程では、開口するコンタクト孔の径と深さ方向との
比率（アスペクト比）が小さくなると、配線膜を形成し
た際、コンタクト孔周縁における配線膜厚の最大値と最
小値の比率（ステップカバレッジ）が大きくなり、配線
膜の断線原因となるので、コンタクト孔の深さ方向の垂
直段差を低減して開口部の表面付近に緩やかな傾斜（テ
ーパー）を形成する。すなわち、コンタクト孔はレジス
ト・パターン6aをマスクとする等方性エッチングと異方
性エッチングの組合せで開口される。つぎにレジスト・
パターン6aを除去し、更にコンタクト孔の開口部を含む
層間絶縁膜４の全面に低抵抗金属膜（例えばアルミニウ
ム）５をスパッタ法により堆積させる。あとはこの低抵
抗金属膜５に対し、ホトレジスト・パターン6bをマスク
とする反応性イオンエッチング（RIE）を行えば、接続
電極配線膜８を得ることができる〔第３図（ｃ）および
（ｄ）参照〕。
ぎの通りである。すなわち、第３図（ａ）に示すよう
に、半導体基板１上の半導体素子の不純物拡散層２上に
層間絶縁膜４をまず堆積させ、ついでこの不純物拡散層
２上にコンタクト用の開口窓を選択的に形成するための
ホトレジスト・パターン6aを写真蝕刻法でパターニング
形成する。つぎに、第３図（ｂ）に示すように、このレ
ジスト・パターン6aをマスクとして不純物拡散層２上に
コンタクト孔を開口する。この層間絶縁膜４のエッチン
グ工程では、開口するコンタクト孔の径と深さ方向との
比率（アスペクト比）が小さくなると、配線膜を形成し
た際、コンタクト孔周縁における配線膜厚の最大値と最
小値の比率（ステップカバレッジ）が大きくなり、配線
膜の断線原因となるので、コンタクト孔の深さ方向の垂
直段差を低減して開口部の表面付近に緩やかな傾斜（テ
ーパー）を形成する。すなわち、コンタクト孔はレジス
ト・パターン6aをマスクとする等方性エッチングと異方
性エッチングの組合せで開口される。つぎにレジスト・
パターン6aを除去し、更にコンタクト孔の開口部を含む
層間絶縁膜４の全面に低抵抗金属膜（例えばアルミニウ
ム）５をスパッタ法により堆積させる。あとはこの低抵
抗金属膜５に対し、ホトレジスト・パターン6bをマスク
とする反応性イオンエッチング（RIE）を行えば、接続
電極配線膜８を得ることができる〔第３図（ｃ）および
（ｄ）参照〕。
しかしながら、この従来の接続配線の形成手法は、半
導体装置の高集積化、高密度化が更に進み、素子の大き
さが著しく縮小化された場合には実施することがきわめ
て難しくなる。例えば最近の電界効果トランジスタ（MO
Sトランジスタ）を例にとると、ソース，ドレイン電極
とゲート電極との間隔が１μｍ以下にまで狭ばめられて
来ており、また、層間絶縁膜の平坦化技術の発達により
ソース，ドレイン電極の引出用コンタクト孔を開口すべ
き層間絶縁膜の膜厚がそれぞれ隣接するゲート電極上の
膜厚に比べかなり厚く形成されるようになって来ている
ので、コンタクト部の形成上種々の欠点が露呈されてい
る。すなわち、コンタクト孔にテーパー部を充分形成
し、深さ方向の垂直段差を低減させることで接続配線膜
のステップカバレッジを向上させようとすると、第４図
に示すように、コンタクト孔内にゲート電極３が露出し
てしまいソースまたはドレインの電極配線７との間に短
絡部Ａを形成するようになる。また、層間絶縁膜４の膜
厚を厚くして被覆性を充分にとりゲート電極が露出しな
いようにすると、コンタクト孔のテーパー効果は失われ
接続配線膜のステップカバレッジが低下するので、第５
図に示すように、ソース，ドレインの電極配線７に断線
部Ｂが生じてしまうこととなる。
導体装置の高集積化、高密度化が更に進み、素子の大き
さが著しく縮小化された場合には実施することがきわめ
て難しくなる。例えば最近の電界効果トランジスタ（MO
Sトランジスタ）を例にとると、ソース，ドレイン電極
とゲート電極との間隔が１μｍ以下にまで狭ばめられて
来ており、また、層間絶縁膜の平坦化技術の発達により
ソース，ドレイン電極の引出用コンタクト孔を開口すべ
き層間絶縁膜の膜厚がそれぞれ隣接するゲート電極上の
膜厚に比べかなり厚く形成されるようになって来ている
ので、コンタクト部の形成上種々の欠点が露呈されてい
る。すなわち、コンタクト孔にテーパー部を充分形成
し、深さ方向の垂直段差を低減させることで接続配線膜
のステップカバレッジを向上させようとすると、第４図
に示すように、コンタクト孔内にゲート電極３が露出し
てしまいソースまたはドレインの電極配線７との間に短
絡部Ａを形成するようになる。また、層間絶縁膜４の膜
厚を厚くして被覆性を充分にとりゲート電極が露出しな
いようにすると、コンタクト孔のテーパー効果は失われ
接続配線膜のステップカバレッジが低下するので、第５
図に示すように、ソース，ドレインの電極配線７に断線
部Ｂが生じてしまうこととなる。
本発明の目的は、上記の情況に鑑み、半導体装置の高
集積化、高密度化に対応し得なくなった従来の接続配線
形成方法の欠点を解決した半導体装置の製造方法を提供
することである。
集積化、高密度化に対応し得なくなった従来の接続配線
形成方法の欠点を解決した半導体装置の製造方法を提供
することである。
本発明によれば、半導体装置の製造方法は、不純物拡
散層が形成された半導体基板上に第１の絶縁膜及び前記
第１の絶縁膜よりも遅いエッチングレートを有する第２
の絶縁膜を少なくとも含む積層体を形成する工程と、前
記第１の絶縁膜上に第１のホトレジスト・パターンを形
成する工程と、前記第１のホトレジスト・パターンをマ
スクとして前記第１の絶縁膜をテーパーエッチングし前
記第２の絶縁膜を露出させる第１のエッチング工程と、
前記第１のエッチング工程にて前記第１の絶縁膜に形成
されたテーパー部を第２のホトレジスト・パターンで覆
う工程と、前記第１のおよび第２のホトレジスト・パタ
ーンをマスクとして露出された前記第２の絶縁膜をテー
パーエッチングする第２のエッチング工程と、前記第１
及び第２のホトレジスト・パターンをマスクとして残余
の前記積層体をエッチングし前記不純物拡散層の表面を
露出させる第３のエッチング工程とを含んで構成され
る。
散層が形成された半導体基板上に第１の絶縁膜及び前記
第１の絶縁膜よりも遅いエッチングレートを有する第２
の絶縁膜を少なくとも含む積層体を形成する工程と、前
記第１の絶縁膜上に第１のホトレジスト・パターンを形
成する工程と、前記第１のホトレジスト・パターンをマ
スクとして前記第１の絶縁膜をテーパーエッチングし前
記第２の絶縁膜を露出させる第１のエッチング工程と、
前記第１のエッチング工程にて前記第１の絶縁膜に形成
されたテーパー部を第２のホトレジスト・パターンで覆
う工程と、前記第１のおよび第２のホトレジスト・パタ
ーンをマスクとして露出された前記第２の絶縁膜をテー
パーエッチングする第２のエッチング工程と、前記第１
及び第２のホトレジスト・パターンをマスクとして残余
の前記積層体をエッチングし前記不純物拡散層の表面を
露出させる第３のエッチング工程とを含んで構成され
る。
本発明によれば、第１および第２のレジストマスクを
用い、２回のテーパーエッチングをそれぞれ時間を制御
して行うので、垂直段差の小さなコンタクト孔を半導体
基板上の素子構造物に対する絶縁被覆膜を薄膜化するこ
となくこれに隣接させて形成することが可能となる。従
って、高集積化，高密度化半導体装置の接続配線に良好
なステップカバレッジ性を容易に付与せしめ得る。
用い、２回のテーパーエッチングをそれぞれ時間を制御
して行うので、垂直段差の小さなコンタクト孔を半導体
基板上の素子構造物に対する絶縁被覆膜を薄膜化するこ
となくこれに隣接させて形成することが可能となる。従
って、高集積化，高密度化半導体装置の接続配線に良好
なステップカバレッジ性を容易に付与せしめ得る。
以下図面を参照して本発明を詳細に説明する。
第１図（ａ）〜（ｄ）は本発明の参考例を示す接続配
線の形成工程図である。本参考例では、MOSトランジス
タのソース，ドレイン電極配線の形成に実施した場合が
示される。まず、従来と同様の方法でコンタクト用開口
窓を選択的に形成するため、層間絶縁膜４上に写真蝕刻
法で第１のホトレジスト・パターン6aを形成する。つぎ
に、このホトレジスト・パターン6aをマスクとして層間
絶縁膜４の表面を等方性エッチングし、開口窓に緩やか
な傾斜（テーパー）を形成する〔第１図（ａ）参照〕。
この際、エッチング時間は従来より短くして開口窓に隣
接する多結晶シリコンゲート電極３上の絶縁膜の被覆性
を充分保っておくよう留意する。ここで、１および２は
半導体基板およびソース（ドレイン）の不純物拡散層を
それぞれ示す。ついで、第１のホトレジスト・パターン
6aの全面に再びホトレジスト膜を塗布し全面露光を行っ
て、前工程で形成したテーパー部を第２のホトレジスト
・パターン6bで埋め、これら２つのホトレジスト・パタ
ーン6a,6bをマスクとして再び等方性のテーパーエッチ
ングを行う〔第１図（ｂ）参照〕。
線の形成工程図である。本参考例では、MOSトランジス
タのソース，ドレイン電極配線の形成に実施した場合が
示される。まず、従来と同様の方法でコンタクト用開口
窓を選択的に形成するため、層間絶縁膜４上に写真蝕刻
法で第１のホトレジスト・パターン6aを形成する。つぎ
に、このホトレジスト・パターン6aをマスクとして層間
絶縁膜４の表面を等方性エッチングし、開口窓に緩やか
な傾斜（テーパー）を形成する〔第１図（ａ）参照〕。
この際、エッチング時間は従来より短くして開口窓に隣
接する多結晶シリコンゲート電極３上の絶縁膜の被覆性
を充分保っておくよう留意する。ここで、１および２は
半導体基板およびソース（ドレイン）の不純物拡散層を
それぞれ示す。ついで、第１のホトレジスト・パターン
6aの全面に再びホトレジスト膜を塗布し全面露光を行っ
て、前工程で形成したテーパー部を第２のホトレジスト
・パターン6bで埋め、これら２つのホトレジスト・パタ
ーン6a,6bをマスクとして再び等方性のテーパーエッチ
ングを行う〔第１図（ｂ）参照〕。
以上２段階のテーパーエッチングを終えた後、ホトレ
ジスト・パターン6a,6bを残したまま異方性エッチング
を行い、半導体基板１上に達するまで層間絶縁膜４を除
去することによって開口窓が形成される。この開口手法
によって、テーパー部の横方向に対する過度の広がりを
押え、且つ、開口窓に隣接する多結晶シリコンゲート電
極上の絶縁被覆性を充分保ちつつ、コンタクト用開口窓
の垂直段差を実質的に低減することができる。あとは、
ホトレジスト・パターン6a,6bを除去し、従来と同じく
低抵抗のアルミニウム膜５をスパッタ法を用いて基板全
面に堆積させ、写真蝕刻法で配線用の第３のホトレジス
ト・パターン6cを形成した後〔第１図（ｃ）参照〕、こ
のホトレジスト・パターン6cをマスクとして反応性イオ
ンエッチング（RIE）を行い、所定のソース（ドレイ
ン）電極配線７を形成するものである〔第１図（ｄ）参
照〕。本参考例によれば、コンタクト孔の垂直段差は実
質的に低減されているので良好なステップカバレッジを
もつ電極配線を得ることができる。
ジスト・パターン6a,6bを残したまま異方性エッチング
を行い、半導体基板１上に達するまで層間絶縁膜４を除
去することによって開口窓が形成される。この開口手法
によって、テーパー部の横方向に対する過度の広がりを
押え、且つ、開口窓に隣接する多結晶シリコンゲート電
極上の絶縁被覆性を充分保ちつつ、コンタクト用開口窓
の垂直段差を実質的に低減することができる。あとは、
ホトレジスト・パターン6a,6bを除去し、従来と同じく
低抵抗のアルミニウム膜５をスパッタ法を用いて基板全
面に堆積させ、写真蝕刻法で配線用の第３のホトレジス
ト・パターン6cを形成した後〔第１図（ｃ）参照〕、こ
のホトレジスト・パターン6cをマスクとして反応性イオ
ンエッチング（RIE）を行い、所定のソース（ドレイ
ン）電極配線７を形成するものである〔第１図（ｄ）参
照〕。本参考例によれば、コンタクト孔の垂直段差は実
質的に低減されているので良好なステップカバレッジを
もつ電極配線を得ることができる。
第２図（ａ）〜（ｄ）は本発明の実施例を示す接続配
線の形成工程図である。本実施例によれば、層間絶縁膜
をシリコン酸化膜4a,BPSG膜4bおよび液体シリコン酸化
膜4cの３層構造としたMOSトランジスタに実施した場合
が示される。層間絶縁膜をこのように３層構造とするの
はBPSG膜と液体酸化膜のリフロー性を利用してより平坦
化するためである〔第２図（ａ）参照〕。前実施例と同
様コンタクト用開口窓を選択的に形成するため最上層部
の液体シリコン酸化膜4c上に第１のホトレジスト・パタ
ーン6aを形成し、ついでこれをマスクとしてテーパーエ
ッチングを行う〔第２図（ｂ）参照〕。この際、BPSG膜
4bと液体シリコン酸化膜4cとがもつ大きなエッチングレ
ート差（例えば130BHFに対する両者のエッチングレート
は液体シリコン酸化膜で約500Å/min,BPSG膜で約200Å/
min）を利用することができる。つぎに、この第１のホ
トレジスト・パターン6a直下のテーパー部を第２のホト
レジスト・パターン6bで埋め、これら２つのホトレジス
ト・パターン6a,6bをマスクとしてBPSG膜4bに対し再び
等方性のテーパーエッチングを行う〔第２図（ｃ）参
照〕。ついで、２つのホトレジスト・パターン6a,6bを
マスクにBPSG膜4bの残膜およびシリコン酸化膜4aを反応
性イオンエッチング（RIE）除去し、ソース（ドレイ
ン）の不純物拡散層２の表面を露出させる。最後に不要
となったホトレジスト・パターン6a,6bを除去すれば、
テーパー部の過度な横広がりを押え、且つ、隣接する多
結晶シリコン・ゲート電極３上の絶縁被覆性を充分保ち
得た垂直段差の小さいソース（ドレイン）電極配線引出
用のコンタクト孔を形成することができる。従って、前
実施例と同じく多結晶シリコン・ゲート電極３に隣接さ
せてステップカバレッジの良いソース（ドレイン）電極
配線７を設けることが可能となる。
線の形成工程図である。本実施例によれば、層間絶縁膜
をシリコン酸化膜4a,BPSG膜4bおよび液体シリコン酸化
膜4cの３層構造としたMOSトランジスタに実施した場合
が示される。層間絶縁膜をこのように３層構造とするの
はBPSG膜と液体酸化膜のリフロー性を利用してより平坦
化するためである〔第２図（ａ）参照〕。前実施例と同
様コンタクト用開口窓を選択的に形成するため最上層部
の液体シリコン酸化膜4c上に第１のホトレジスト・パタ
ーン6aを形成し、ついでこれをマスクとしてテーパーエ
ッチングを行う〔第２図（ｂ）参照〕。この際、BPSG膜
4bと液体シリコン酸化膜4cとがもつ大きなエッチングレ
ート差（例えば130BHFに対する両者のエッチングレート
は液体シリコン酸化膜で約500Å/min,BPSG膜で約200Å/
min）を利用することができる。つぎに、この第１のホ
トレジスト・パターン6a直下のテーパー部を第２のホト
レジスト・パターン6bで埋め、これら２つのホトレジス
ト・パターン6a,6bをマスクとしてBPSG膜4bに対し再び
等方性のテーパーエッチングを行う〔第２図（ｃ）参
照〕。ついで、２つのホトレジスト・パターン6a,6bを
マスクにBPSG膜4bの残膜およびシリコン酸化膜4aを反応
性イオンエッチング（RIE）除去し、ソース（ドレイ
ン）の不純物拡散層２の表面を露出させる。最後に不要
となったホトレジスト・パターン6a,6bを除去すれば、
テーパー部の過度な横広がりを押え、且つ、隣接する多
結晶シリコン・ゲート電極３上の絶縁被覆性を充分保ち
得た垂直段差の小さいソース（ドレイン）電極配線引出
用のコンタクト孔を形成することができる。従って、前
実施例と同じく多結晶シリコン・ゲート電極３に隣接さ
せてステップカバレッジの良いソース（ドレイン）電極
配線７を設けることが可能となる。
以上詳細に説明したように、本発明によれば、従来よ
り短い処理時間の２段階のテーパーエッチングを行うこ
とにより、垂直段差の小さなコンタクト孔を半導体基板
上の素子構造物に隣接させて形成することができるの
で、高集積化，高密度の半導体装置に対してステップカ
バレッジの良好な接続配線を容易に形成することが可能
である。
り短い処理時間の２段階のテーパーエッチングを行うこ
とにより、垂直段差の小さなコンタクト孔を半導体基板
上の素子構造物に隣接させて形成することができるの
で、高集積化，高密度の半導体装置に対してステップカ
バレッジの良好な接続配線を容易に形成することが可能
である。
第１図（ａ）〜（ｄ）は本発明の参考例を示す接続配線
の形成工程図、第２図（ａ）〜（ｄ）は本発明の実施例
を示す接続配線の形成工程図、第３図（ａ）〜（ｄ）は
従来の接続配線の形成工程図、第４図および第５図はそ
れぞれ従来の接続配線の形成方法の欠点を説明する図で
ある。 １……半導体基板、２……不純物拡散層、 ３……多結晶シリコン・ゲート電極、 ４……層間絶縁膜、4a……シリコン酸化膜、 4b……BPSG膜、 4c……液体シリコン酸化膜、 ５……アルミニウム膜、 6a,6b,6c……ホトレジスト・パターン、 ７……ソース（ドレイン）電極配線。
の形成工程図、第２図（ａ）〜（ｄ）は本発明の実施例
を示す接続配線の形成工程図、第３図（ａ）〜（ｄ）は
従来の接続配線の形成工程図、第４図および第５図はそ
れぞれ従来の接続配線の形成方法の欠点を説明する図で
ある。 １……半導体基板、２……不純物拡散層、 ３……多結晶シリコン・ゲート電極、 ４……層間絶縁膜、4a……シリコン酸化膜、 4b……BPSG膜、 4c……液体シリコン酸化膜、 ５……アルミニウム膜、 6a,6b,6c……ホトレジスト・パターン、 ７……ソース（ドレイン）電極配線。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768
Claims (3)
- 【請求項１】不純物拡散層が形成された半導体基板上に
第１の絶縁膜及び前記第１の絶縁膜よりも遅いエッチン
グレートを有する第２の絶縁膜を少なくとも含む積層体
を形成する工程と、前記第１の絶縁膜上に第１のホトレ
ジスト・パターンを形成する工程と、前記第１のホトレ
ジスト・パターンをマスクとして前記第１の絶縁膜をテ
ーパーエッチングし前記第２の絶縁膜を露出させる第１
のエッチング工程と、前記第１のエッチング工程にて前
記第１の絶縁膜に形成されたテーパー部を第２のホトレ
ジスト・パターンで覆う工程と、前記第１のおよび第２
のホトレジスト・パターンをマスクとして露出された前
記第２の絶縁膜をテーパーエッチングする第２のエッチ
ング工程と、前記第１及び第２のホトレジスト・パター
ンをマスクとして残余の前記積層体をエッチングし前記
不純物拡散層の表面を露出させる第３のエッチング工程
とを有する半導体装置の製造方法。 - 【請求項２】前記第３のエッチング工程は異方性エッチ
ングであることを特徴とする請求項１記載の半導体装置
の製造方法。 - 【請求項３】前記積層体は第３の絶縁膜をさらに温み、
前記第３の絶縁膜は前記第３のエッチング工程によりエ
ッチングされることを特徴とする請求項１または２記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1337420A JP3028539B2 (ja) | 1989-12-25 | 1989-12-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1337420A JP3028539B2 (ja) | 1989-12-25 | 1989-12-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03195024A JPH03195024A (ja) | 1991-08-26 |
| JP3028539B2 true JP3028539B2 (ja) | 2000-04-04 |
Family
ID=18308465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1337420A Expired - Lifetime JP3028539B2 (ja) | 1989-12-25 | 1989-12-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3028539B2 (ja) |
-
1989
- 1989-12-25 JP JP1337420A patent/JP3028539B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03195024A (ja) | 1991-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3520114B2 (ja) | 半導体装置の製造方法 | |
| US5128745A (en) | Semiconductor device with thin film resistor | |
| JP3287322B2 (ja) | 半導体装置の製造方法 | |
| JP3077454B2 (ja) | 半導体装置の製造方法 | |
| JP3028539B2 (ja) | 半導体装置の製造方法 | |
| JP2765133B2 (ja) | 半導体装置の製造方法 | |
| JP3256946B2 (ja) | コンタクト形成方法 | |
| JP3080073B2 (ja) | 半導体装置の製造方法 | |
| JP4949547B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2772050B2 (ja) | 多層配線構造体およびその製造方法 | |
| JPH0427125A (ja) | 配線部材の製造方法 | |
| JP3172229B2 (ja) | 半導体装置の製造方法 | |
| JP2961757B2 (ja) | 半導体装置の製造方法 | |
| JPH04260328A (ja) | 半導体装置の製造方法 | |
| JP3466796B2 (ja) | 半導体装置の製造方法 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| JP2855981B2 (ja) | 半導体装置の製造方法 | |
| JPH05335306A (ja) | 半導体装置 | |
| JP2755226B2 (ja) | 半導体装置の製造方法 | |
| JP3227722B2 (ja) | 半導体装置の製造方法 | |
| JPH088349A (ja) | 半導体装置の製造方法 | |
| JP3166749B2 (ja) | 半導体装置およびその製造方法 | |
| JP2738358B2 (ja) | 半導体装置の製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPH0542139B2 (ja) |