JP3165480B2 - ターンオフサイリスタ - Google Patents
ターンオフサイリスタInfo
- Publication number
- JP3165480B2 JP3165480B2 JP26533991A JP26533991A JP3165480B2 JP 3165480 B2 JP3165480 B2 JP 3165480B2 JP 26533991 A JP26533991 A JP 26533991A JP 26533991 A JP26533991 A JP 26533991A JP 3165480 B2 JP3165480 B2 JP 3165480B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- emitter
- base
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 25
- 230000005669 field effect Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 description 14
- 238000000576 coating method Methods 0.000 description 14
- 239000000758 substrate Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012799 electrically-conductive coating Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/102—Cathode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、第１導電形のエミッ
タ、第２導電形のベース、第１導電形のベース及び第２
導電形のエミッタを形成する、それぞれ異なる導電形を
持った４つの連続する半導体層を有し、第１導電形のエ
ミッタがそれぞれ個別の抵抗素子を介して第１主端子と
接続している多数のエミッタ領域に分割されており、第
２導電形のエミッタが第２主端子と接続されており、第
１主平面内に個々のエミッタ領域に隣接してこの領域に
所属する電極が備えられており、この電極を介してそれ
ぞれ第２導電形のベースから第１主端子への遮断電流路
が生じる形式のターンオフサイリスタに関する。
タ、第２導電形のベース、第１導電形のベース及び第２
導電形のエミッタを形成する、それぞれ異なる導電形を
持った４つの連続する半導体層を有し、第１導電形のエ
ミッタがそれぞれ個別の抵抗素子を介して第１主端子と
接続している多数のエミッタ領域に分割されており、第
２導電形のエミッタが第２主端子と接続されており、第
１主平面内に個々のエミッタ領域に隣接してこの領域に
所属する電極が備えられており、この電極を介してそれ
ぞれ第２導電形のベースから第１主端子への遮断電流路
が生じる形式のターンオフサイリスタに関する。
【０００２】
【従来の技術】欧州特許出願第９０１０４７３６．５号
明細書にはこの種のサイリスタが記載されているが、こ
の場合個々のエミッタ領域は個別の抵抗素子を介して第
１主端子と接続されており、またこの抵抗素子は特に第
１主平面を覆う電気絶縁性の層上に施された抵抗性を有
する材料からなる被覆として形成されている。しかしこ
の種の抵抗素子はサイリスタの順方向状態においてそこ
で降下する電圧を不所望に高めることになる。
明細書にはこの種のサイリスタが記載されているが、こ
の場合個々のエミッタ領域は個別の抵抗素子を介して第
１主端子と接続されており、またこの抵抗素子は特に第
１主平面を覆う電気絶縁性の層上に施された抵抗性を有
する材料からなる被覆として形成されている。しかしこ
の種の抵抗素子はサイリスタの順方向状態においてそこ
で降下する電圧を不所望に高めることになる。
【０００３】
【発明が解決しようとする課題】本発明の課題は、遮断
時の熱的破壊を確実に回避し、使用抵抗素子がサイリス
タの順方向状態においてそこで降下する電圧を高めるこ
とのない、冒頭に記載した形式のサイリスタを提供する
ことにある。
時の熱的破壊を確実に回避し、使用抵抗素子がサイリス
タの順方向状態においてそこで降下する電圧を高めるこ
とのない、冒頭に記載した形式のサイリスタを提供する
ことにある。
【０００４】
【課題を解決するための手段】この課題は本発明によれ
ば請求項１又は２の特徴部分に記載した構成によって解
決される。
ば請求項１又は２の特徴部分に記載した構成によって解
決される。
【０００５】請求項３ないし６は本発明の有利な実施態
様を示すものである。
様を示すものである。
【０００６】
【発明の効果】本発明により達成可能の利点は特に、サ
イリスタのエミッタ構造部中に集積された切り替え可能
の電界効果形トランジスタとして構成されている抵抗素
子がサイリスタの順方向状態で極めて僅少な電圧降下を
生じるに過ぎず、またこの抵抗素子がサイリスタの遮断
時にエミッタ領域から第１主端子への接続をその都度完
全に中断する点にある。
イリスタのエミッタ構造部中に集積された切り替え可能
の電界効果形トランジスタとして構成されている抵抗素
子がサイリスタの順方向状態で極めて僅少な電圧降下を
生じるに過ぎず、またこの抵抗素子がサイリスタの遮断
時にエミッタ領域から第１主端子への接続をその都度完
全に中断する点にある。
【０００７】
【実施例】次に本発明を図面に示した有利な実施例に基
づき更に詳述する。
づき更に詳述する。
【０００８】図１にはドープされた半導体物質、例えば
シリコンからなる半導体基体１を有するターンオフサイ
リスタの一部が略示断面図で示されている。図示された
部分はｐベースを構成するｐ導電性層３に接合されたｎ
導電性エミッタ領域２を含む。ｐベースの下に存在する
ｎ導電性層はｎベース４であり、最下層のｐ導電性層は
サイリスタのｐエミッタ５を構成する。サイリスタの上
部主平面１ａから始まるエミッタ領域２は、例えば垂直
軸６に対して対称のこの軸を含むほぼ中空円筒状の形を
有している。この領域の他の形は例えば横方向に向けら
れた長方形又は正方形の枠の形であってもよい。この両
者の場合、軸６を通る図１の図面に対して垂直なもう１
つの横断面は、図１に記載されている横断面と合同とな
る。ターンオフサイリスタは図１に相応して形成された
横方向及び縦方向に並べて配設された多くの部分から構
成されている。その際層３〜５は全てのサイリスタ横断
面にわたって延びる層として構成されているが、エミッ
タ領域２は残りの部分の相応するエミッタ領域と共にサ
イリスタの最上層のｎ導電性層、従ってそのｎエミッタ
を形成する。
シリコンからなる半導体基体１を有するターンオフサイ
リスタの一部が略示断面図で示されている。図示された
部分はｐベースを構成するｐ導電性層３に接合されたｎ
導電性エミッタ領域２を含む。ｐベースの下に存在する
ｎ導電性層はｎベース４であり、最下層のｐ導電性層は
サイリスタのｐエミッタ５を構成する。サイリスタの上
部主平面１ａから始まるエミッタ領域２は、例えば垂直
軸６に対して対称のこの軸を含むほぼ中空円筒状の形を
有している。この領域の他の形は例えば横方向に向けら
れた長方形又は正方形の枠の形であってもよい。この両
者の場合、軸６を通る図１の図面に対して垂直なもう１
つの横断面は、図１に記載されている横断面と合同とな
る。ターンオフサイリスタは図１に相応して形成された
横方向及び縦方向に並べて配設された多くの部分から構
成されている。その際層３〜５は全てのサイリスタ横断
面にわたって延びる層として構成されているが、エミッ
タ領域２は残りの部分の相応するエミッタ領域と共にサ
イリスタの最上層のｎ導電性層、従ってそのｎエミッタ
を形成する。
【０００９】このｎエミッタ領域２は更に後に説明する
抵抗素子を介して導電性被覆７と接続されており、更に
この被覆は陰極側の主端子８に接続される。ｐ−エミッ
タ５は陽極側電極９を備えており、この電極は第２の陽
極側主端子１０と接続される。この場合導電性被覆７は
全サイリスタ部分のｎエミッタ領域を第１主端子８に接
続し、一方陽極側電極９は全サイリスタ部分に共通して
いる。
抵抗素子を介して導電性被覆７と接続されており、更に
この被覆は陰極側の主端子８に接続される。ｐ−エミッ
タ５は陽極側電極９を備えており、この電極は第２の陽
極側主端子１０と接続される。この場合導電性被覆７は
全サイリスタ部分のｎエミッタ領域を第１主端子８に接
続し、一方陽極側電極９は全サイリスタ部分に共通して
いる。
【００１０】個々のｎエミッタ領域２に隣接してこれに
所属する電極１１が備えられており、その際この電極は
導電性被覆７の一部からなり、従って同時に主端子８と
導電性に接続されている。電極１１はｎエミッタ領域２
の側方突出部１３内に接合されているｐ導電性半導体領
域１２を接触化する。この領域１２は突出部１３に隣接
するｐベース３の部分１４及び１２と１４との間に存在
する側方突出部１３の側縁部分（これは薄い電気絶縁層
１５によって主平面１ａから分離されているゲート電極
１６により覆われている）と一緒に第１電界効果形トラ
ンジスタＴ１を形成し、このトランジスタＴ１がｐベー
ス３を導電性被覆７及び更に主端子８に接続する。この
接続は上記のサイリスタ部分用の遮断電流回路を形成す
る。ゲート電極１６は残りのサイリスタ部分の相応する
ゲート電極と共に共通のゲート端子１７に案内される。
所属する電極１１が備えられており、その際この電極は
導電性被覆７の一部からなり、従って同時に主端子８と
導電性に接続されている。電極１１はｎエミッタ領域２
の側方突出部１３内に接合されているｐ導電性半導体領
域１２を接触化する。この領域１２は突出部１３に隣接
するｐベース３の部分１４及び１２と１４との間に存在
する側方突出部１３の側縁部分（これは薄い電気絶縁層
１５によって主平面１ａから分離されているゲート電極
１６により覆われている）と一緒に第１電界効果形トラ
ンジスタＴ１を形成し、このトランジスタＴ１がｐベー
ス３を導電性被覆７及び更に主端子８に接続する。この
接続は上記のサイリスタ部分用の遮断電流回路を形成す
る。ゲート電極１６は残りのサイリスタ部分の相応する
ゲート電極と共に共通のゲート端子１７に案内される。
【００１１】ｎエミッタ領域２を導電性被覆７と接続す
る抵抗素子は第２電界効果形トランジスタＴ２からな
る。トランジスタＴ２はｎエミッタ領域２の側縁部分、
ｐベース３内に接合されたｎ導電性半導体領域１８、及
び２と１８との間に存在し主平面１ａに隣接しているｐ
ベース３の部分（これはゲート電極１９により覆われて
いる）を含む。ゲート電極１９は薄い電気絶縁性層２０
によって主平面１ａから分離されている。このゲート電
極１９は端子１９ａを有する。ゲート電極１６及び１９
を導電性被覆７から分離する例えばＳｉＯ2からなる中
間絶縁層は２１で示されている。
る抵抗素子は第２電界効果形トランジスタＴ２からな
る。トランジスタＴ２はｎエミッタ領域２の側縁部分、
ｐベース３内に接合されたｎ導電性半導体領域１８、及
び２と１８との間に存在し主平面１ａに隣接しているｐ
ベース３の部分（これはゲート電極１９により覆われて
いる）を含む。ゲート電極１９は薄い電気絶縁性層２０
によって主平面１ａから分離されている。このゲート電
極１９は端子１９ａを有する。ゲート電極１６及び１９
を導電性被覆７から分離する例えばＳｉＯ2からなる中
間絶縁層は２１で示されている。
【００１２】サイリスタが電流を通す状態にある場合、
図示したサイリスタ部分にかかる負荷電流分ＩL は主端
子１０から電極９を介してｎエミッタ領域２に流れ、こ
の領域２からトランジスタＴ２（これは端子１９ａに供
給された正電圧Ｕ２により導電性に接続されている）を
介して被覆７に流れ、更にこの被覆７を介して主端子８
に流れる。その際トランジスタＴ１は正電圧Ｕ１の供給
により端子１７で遮断される。
図示したサイリスタ部分にかかる負荷電流分ＩL は主端
子１０から電極９を介してｎエミッタ領域２に流れ、こ
の領域２からトランジスタＴ２（これは端子１９ａに供
給された正電圧Ｕ２により導電性に接続されている）を
介して被覆７に流れ、更にこの被覆７を介して主端子８
に流れる。その際トランジスタＴ１は正電圧Ｕ１の供給
により端子１７で遮断される。
【００１３】サイリスタをターンオフする場合、トラン
ジスタＴ１は負電圧Ｕ１の供給により端子１７で導電性
に接続され、一方トランジスタＴ２は負電圧Ｕ２の供給
により端子１９ａで遮断される。これにより負荷電流分
ＩLはもはやｎエミッタ領域２には供給されず、被覆７
の作用下に接続された遮断電流回路３、１４、１２及び
１１を介して主端子８に供給され、その結果サイリスタ
はターンオフされる。この場合遮断されたトランジスタ
Ｔ２でかなりの電圧降下が生じ、この電圧は導電性被覆
７を介して半導体領域１２にも供給され、その結果図示
した負荷電流分ＩLは確実に遮断電流路に方向転換され
る。こうしてサイリスタの確実な無破壊ターンオフが達
成される。すなわちこのことは、各サイリスタ部分にお
ける負荷電流分ＩLが電流線条化により他のサイリスタ
部分内におけるよりも大きくなった場合にも可能であ
る。各サイリスタ部分におけるトランジスタＴ２のこの
構成は、他のものに比べて著しく大きい負荷電流分によ
ってもターンオフを保護する。
ジスタＴ１は負電圧Ｕ１の供給により端子１７で導電性
に接続され、一方トランジスタＴ２は負電圧Ｕ２の供給
により端子１９ａで遮断される。これにより負荷電流分
ＩLはもはやｎエミッタ領域２には供給されず、被覆７
の作用下に接続された遮断電流回路３、１４、１２及び
１１を介して主端子８に供給され、その結果サイリスタ
はターンオフされる。この場合遮断されたトランジスタ
Ｔ２でかなりの電圧降下が生じ、この電圧は導電性被覆
７を介して半導体領域１２にも供給され、その結果図示
した負荷電流分ＩLは確実に遮断電流路に方向転換され
る。こうしてサイリスタの確実な無破壊ターンオフが達
成される。すなわちこのことは、各サイリスタ部分にお
ける負荷電流分ＩLが電流線条化により他のサイリスタ
部分内におけるよりも大きくなった場合にも可能であ
る。各サイリスタ部分におけるトランジスタＴ２のこの
構成は、他のものに比べて著しく大きい負荷電流分によ
ってもターンオフを保護する。
【００１４】本発明の上記実施例の有利な発展によれ
ば、ターンオフ電流回路３、１４、１２、１１、８をサ
イリスタの通電作動状態での負荷電流回路と明瞭に区別
するためにｎ導電性半導体領域１８の下方でｐベース３
内に絶縁層２２を接合する。絶縁層２２はＯ2イオンを
半導体基体１内に深く注入することによって得ることが
できる。これに代わる他の方法は、層２２を絶縁層とし
てではなく、キャリア寿命を著しく減少された層として
構成することである。これは有利には層２２内で半導体
基体の結晶格子を破壊する例えばアルゴン、ヘリウム又
は窒素のような物質のイオンを深く注入することにより
行われる。もう１つの方法として層２２を高度にドープ
されたｐ領域として形成することもでき、これはｐベー
ス３をドープするのに使用した例えば硼素のようなドー
パントを深く注入することによって行うことができる。
ば、ターンオフ電流回路３、１４、１２、１１、８をサ
イリスタの通電作動状態での負荷電流回路と明瞭に区別
するためにｎ導電性半導体領域１８の下方でｐベース３
内に絶縁層２２を接合する。絶縁層２２はＯ2イオンを
半導体基体１内に深く注入することによって得ることが
できる。これに代わる他の方法は、層２２を絶縁層とし
てではなく、キャリア寿命を著しく減少された層として
構成することである。これは有利には層２２内で半導体
基体の結晶格子を破壊する例えばアルゴン、ヘリウム又
は窒素のような物質のイオンを深く注入することにより
行われる。もう１つの方法として層２２を高度にドープ
されたｐ領域として形成することもでき、これはｐベー
ス３をドープするのに使用した例えば硼素のようなドー
パントを深く注入することによって行うことができる。
【００１５】本発明の図２に示した実施例は半導体基体
１の内部では図１に基づく実施例と同じ構造を有する。
但し半導体領域１８は省かれている。図１とは異なり、
抵抗素子である電界効果形トランジスタＴ２はこの場合
薄膜法で製造されている。この場合詳細には薄い電気絶
縁層２３をｎエミッタ領域２の範囲内で主平面１ａ上に
施す。次いで層２３上にドープされた半導体物質からな
る層をエピタキシャル成長させるが、この層は第１のｎ
+ ドープされた接続領域２４、第２のｎ+ ドープされた
接続領域２６及びそれらの間に存在するｐドープされた
チャネル領域２７を有する。接続領域２４は絶縁層２３
の接触孔２５内でｎエミッタ領域２を接触化する。チャ
ネル領域２７は絶縁層２８により被覆されており、更に
その上にはトランジスタＴ２のゲート電極１９が施され
ている。ゲート電極１６及び１９を導電性被覆７から電
気的に絶縁する中間絶縁層は２９で示されている。図２
に基づく実施例の動作は図１に基づく実施例のそれに相
当する。
１の内部では図１に基づく実施例と同じ構造を有する。
但し半導体領域１８は省かれている。図１とは異なり、
抵抗素子である電界効果形トランジスタＴ２はこの場合
薄膜法で製造されている。この場合詳細には薄い電気絶
縁層２３をｎエミッタ領域２の範囲内で主平面１ａ上に
施す。次いで層２３上にドープされた半導体物質からな
る層をエピタキシャル成長させるが、この層は第１のｎ
+ ドープされた接続領域２４、第２のｎ+ ドープされた
接続領域２６及びそれらの間に存在するｐドープされた
チャネル領域２７を有する。接続領域２４は絶縁層２３
の接触孔２５内でｎエミッタ領域２を接触化する。チャ
ネル領域２７は絶縁層２８により被覆されており、更に
その上にはトランジスタＴ２のゲート電極１９が施され
ている。ゲート電極１６及び１９を導電性被覆７から電
気的に絶縁する中間絶縁層は２９で示されている。図２
に基づく実施例の動作は図１に基づく実施例のそれに相
当する。
【００１６】本発明の他の実施態様は、全半導体領域又
は層を逆の伝導形式のものと代えることによって得られ
るが、その際には供給電圧の極性を逆転させる必要があ
る。
は層を逆の伝導形式のものと代えることによって得られ
るが、その際には供給電圧の極性を逆転させる必要があ
る。
【図１】サイリスタの半導体基体に集積された抵抗素子
を有する本発明の第１の実施例を示す略示横断面図。
を有する本発明の第１の実施例を示す略示横断面図。
【図２】薄膜法で構成された抵抗素子を有する第２の実
施例を示す略示横断面図。
施例を示す略示横断面図。
１ 半導体基体 ２ ｎエミッタ領域 ３ ｐベース ４ ｎベース ５ ｐエミッタ ７ 導電性被覆 ８ 陰極側主端子 ９ 陽極側電極 １０ 陽極側主端子 １１ 電極 １２ ｐ半導体領域 １３ 側方 １５ 絶縁層 １６ ゲート電極 １７ ゲート端子 １８ ｎ半導体領域 １９ ゲート電極 ２０ 絶縁層 ２１ 中間絶縁層 ２２ 絶縁層 ２３ 絶縁層 ２４ 接続領域 ２５ 接触孔 ２６ 接続領域 ２７ チャネル領域 ２８ 絶縁層 ２９ 中間絶縁層 Ｔ１、Ｔ２ 電界効果形トランジスタ ＩL 負荷電流分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミヒアエル シユトイジーク ドイツ連邦共和国 8012 オツトーブル ン オストプロイセンシユトラーセ ６ (56)参考文献 特開 平３−145163（ＪＰ，Ａ) 特開 平２−312275（ＪＰ，Ａ) 特開 平２−285677（ＪＰ，Ａ) 特開 平１−253275（ＪＰ，Ａ) 特開 昭63−140572（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/744 H01L 29/74
Claims (6)
- 【請求項１】 第１導電形のエミッタ、第２導電形のベ
ース（３）、第１導電形のベース（４）及び第２導電形
のエミッタ（５）を形成する、それぞれ異なる導電形を
持った４つの連続する半導体層を有し、第１導電形のエ
ミッタがそれぞれ個別の抵抗素子を介して第１主端子
（８）と接続している多数のエミッタ領域（２）に分割
されており、第２導電形のエミッタ（５）が第２主端子
（１０）と接続されており、第１主平面（１ａ）内に個
々のエミッタ領域（２）に隣接してこの領域に所属する
電極（１１）が備えられており、この電極を介してそれ
ぞれ第２導電形のベース（３）から第１主端子（８）へ
の遮断電流路が生じる形式のターンオフサイリスタにお
いて、個々の遮断電流路が、サイリスタの遮断時にこの
電流路を遮断する第１電界効果形トランジスタ（Ｔ１）
を有し、全遮断電流路の第１電界効果形トランジスタ
（Ｔ１）が共通のゲート端子（１７）を有し、また個々
の抵抗素子が第２電界効果形トランジスタ（Ｔ２）から
なり、これが所属のエミッタ領域（２）、この領域に隣
接して間隔をおいて第２導電形のベース（３）内に接合
された第１導電形の半導体領域（１８）及びこれらの両
領域間に存在する第２導電形のベース（３）の部分領域
を含み、その際この部分領域が第１主平面（１ａ）に対
して絶縁して配設されている第１ゲート電極（１９）に
よって覆われていることを特徴とするターンオフサイリ
スタ。 - 【請求項２】 第１導電形のエミッタ、第２導電形のベ
ース（３）、第１導電形のベース（４）及び第２導電形
のエミッタ（５）を形成する、それぞれ異なる導電形を
持った４つの連続する半導体層を有し、第１導電形のエ
ミッタがそれぞれ個別の抵抗素子を介して第１主端子
（８）と接続している多数のエミッタ領域（２）に分割
されており、第２導電形のエミッタ（５）が第２主端子
（１０）と接続されており、第１主平面（１ａ）内に個
々のエミッタ領域（２）に隣接してこの領域に所属する
電極（１１）が備えられており、この電極を介してそれ
ぞれ第２導電形のベース（３）から第１主端子（８）へ
の遮断電流路が生じる形式のターンオフサイリスタにお
いて、個々の遮断電流路が、サイリスタの遮断時にこの
電流路を遮断する第１電界効果形トランジスタ（Ｔ１）
を有し、全遮断電流路の第１電界効果形トランジスタ
（Ｔ１）が共通のゲート端子（１７）を有し、また個々
の抵抗素子が電気絶縁層（２３）により第１主平面（１
ａ）から分離されている薄膜法で構成された第２電界効
果形トランジスタ（Ｔ２）からなり、これが第１導電形
の第１接続領域（２４）、同じ導電形の第２接続領域
（２６）及びこれらの接続領域間に存在する第２導電形
のチャネル領域（２７）を含み、その際第１接続領域
（２４）は所属のエミッタ領域（２）を接触孔（２５）
内で接触化し、第２接続領域（２６）は第１主端子
（８）と接続されており、またチャネル領域（２７）は
この領域に対して絶縁して配設された第２ゲート電極
（１９）によって覆われていることを特徴とするターン
オフサイリスタ。 - 【請求項３】 第１電界効果形トランジスタ（Ｔ１）が
エミッタ領域（２）の側方突出部（１３）に接合された
第２導電形の半導体領域（１２）とこの突出部（１３）
に隣接して存在する第２導電形のベース（３）の一部
（１４）とその間に存在する側方突出部（１３）の側縁
部とからなり、この側縁部は第１主平面（１ａ）に対し
て絶縁して配設されている第３ゲート電極（１６）によ
り覆われていることを特徴とする請求項１又は２記載の
ターンオフサイリスタ。 - 【請求項４】 第１導電形の半導体領域（１８）の下方
で第２導電形のベース（３）内に絶縁層（２２）が接合
されていることを特徴とする請求項１記載のターンオフ
サイリスタ。 - 【請求項５】 第１導電形の半導体領域（１８）の下方
で第２導電形のベース（３）内に、キャリア寿命が著し
く減少された領域（２２）が接合されていることを特徴
とする請求項１記載のターンオフサイリスタ。 - 【請求項６】 第２導電形のベース（３）が第１導電形
の半導体領域（１８）の下方にドーピング濃度を高めら
れた領域（２２）を有していることを特徴とする請求項
１記載のターンオフサイリスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4030299 | 1990-09-25 | ||
| DE4030299.7 | 1990-09-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04312976A JPH04312976A (ja) | 1992-11-04 |
| JP3165480B2 true JP3165480B2 (ja) | 2001-05-14 |
Family
ID=6414932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26533991A Expired - Fee Related JP3165480B2 (ja) | 1990-09-25 | 1991-09-17 | ターンオフサイリスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5291040A (ja) |
| EP (1) | EP0477594B1 (ja) |
| JP (1) | JP3165480B2 (ja) |
| DE (1) | DE59107276D1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4100444A1 (de) * | 1991-01-09 | 1992-07-16 | Fraunhofer Ges Forschung | Integrierte leistungsschalterstruktur |
| DE69310559T2 (de) * | 1992-02-03 | 1997-10-09 | Fuji Electric Co Ltd | Schaltungs-Halbleiterbauteil mit Gate |
| JP2957795B2 (ja) * | 1992-03-16 | 1999-10-06 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP3541958B2 (ja) * | 1993-12-16 | 2004-07-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| DE4402884C1 (de) * | 1994-02-01 | 1995-05-18 | Daimler Benz Ag | Abschaltbares Leistungshalbleiterbauelement |
| JP3424579B2 (ja) * | 1998-02-27 | 2003-07-07 | 株式会社豊田中央研究所 | 半導体装置 |
| US6481874B2 (en) | 2001-03-29 | 2002-11-19 | Gelcore Llc | Heat dissipation system for high power LED lighting system |
| US8633521B2 (en) | 2007-09-26 | 2014-01-21 | Stmicroelectronics N.V. | Self-bootstrapping field effect diode structures and methods |
| US8148748B2 (en) | 2007-09-26 | 2012-04-03 | Stmicroelectronics N.V. | Adjustable field effect rectifier |
| WO2009042807A2 (en) | 2007-09-26 | 2009-04-02 | Lakota Technologies, Inc. | Adjustable field effect rectifier |
| US9048284B2 (en) | 2012-06-28 | 2015-06-02 | Skyworks Solutions, Inc. | Integrated RF front end system |
| WO2014004535A1 (en) * | 2012-06-28 | 2014-01-03 | Skyworks Solutions, Inc. | Bipolar transistor on high-resistivity substrate |
| US9761700B2 (en) | 2012-06-28 | 2017-09-12 | Skyworks Solutions, Inc. | Bipolar transistor on high-resistivity substrate |
| CN103545363B (zh) * | 2012-07-09 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | P型ldmos器件及其制造方法 |
| EP3047522A1 (en) * | 2013-09-20 | 2016-07-27 | ABB Technology AG | Power semiconductor device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3112942A1 (de) * | 1981-03-31 | 1982-10-07 | Siemens AG, 1000 Berlin und 8000 München | Thyristor und verfahren zu seinem betrieb |
| DE3112940A1 (de) * | 1981-03-31 | 1982-10-07 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit anschaltbarer innerer stromverstaerkerung und verfahren zu seinem betrieb |
| US4604638A (en) * | 1983-05-17 | 1986-08-05 | Kabushiki Kaisha Toshiba | Five layer semiconductor device with separate insulated turn-on and turn-off gates |
| US4646117A (en) * | 1984-12-05 | 1987-02-24 | General Electric Company | Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions |
| EP0226021A1 (de) * | 1985-12-12 | 1987-06-24 | BBC Brown Boveri AG | Thyristor mit schaltbarem Emitter-Kurzschluss |
| US4753896A (en) * | 1986-11-21 | 1988-06-28 | Texas Instruments Incorporated | Sidewall channel stop process |
| EP0329992A3 (de) * | 1988-02-25 | 1990-03-21 | Siemens Aktiengesellschaft | Abschaltbarer Thyristor mit geringer Ansteuerleistung |
| EP0389862A3 (de) * | 1989-03-29 | 1990-12-19 | Siemens Aktiengesellschaft | Abschaltbarer Thyristor |
-
1991
- 1991-09-02 DE DE59107276T patent/DE59107276D1/de not_active Expired - Fee Related
- 1991-09-02 EP EP91114768A patent/EP0477594B1/de not_active Expired - Lifetime
- 1991-09-13 US US07/759,668 patent/US5291040A/en not_active Expired - Lifetime
- 1991-09-17 JP JP26533991A patent/JP3165480B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5291040A (en) | 1994-03-01 |
| JPH04312976A (ja) | 1992-11-04 |
| DE59107276D1 (de) | 1996-02-29 |
| EP0477594B1 (de) | 1996-01-17 |
| EP0477594A1 (de) | 1992-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4967243A (en) | Power transistor structure with high speed integral antiparallel Schottky diode | |
| JP3165480B2 (ja) | ターンオフサイリスタ | |
| JPH0758784B2 (ja) | ラッチ・アップ防止性能を改良したラテラル形絶縁ゲート・バイポーラ・トランジスタ | |
| JPH0671079B2 (ja) | 双方向導通可能なモノリシック集積半導体デバイスとその製造方法 | |
| JPH04146674A (ja) | 半導体装置及びその製造方法 | |
| EP0615292A1 (en) | Insulated gate bipolar transistor | |
| CA1225164A (en) | Integrated field controlled thyristor structure with grounded cathode | |
| US5936267A (en) | Insulated gate thyristor | |
| JPH10125896A (ja) | 絶縁ゲート型サイリスタ | |
| JPH0117268B2 (ja) | ||
| JPH07120799B2 (ja) | 半導体装置 | |
| US4630092A (en) | Insulated gate-controlled thyristor | |
| JP3180875B2 (ja) | 絶縁ゲート型サイリスタ | |
| EP0064614B1 (en) | Improved emitter structure for semiconductor devices | |
| US5684306A (en) | Insulated gate thyristor | |
| US4825270A (en) | Gate turn-off thyristor | |
| JPS6327865B2 (ja) | ||
| JP3180879B2 (ja) | 絶縁ゲート型サイリスタ | |
| JP3180878B2 (ja) | 絶縁ゲート型サイリスタ | |
| JP3342944B2 (ja) | 横型高耐圧半導体素子 | |
| JPH10335649A (ja) | 半導体装置およびその製造方法 | |
| EP0147776B1 (en) | Semiconductor device provided with control electrode | |
| JPS62144357A (ja) | スイツチング用半導体装置 | |
| JPH1027900A (ja) | 絶縁ゲート型サイリスタ | |
| JPH06342903A (ja) | 横型導電変調型ｍｏｓｆｅｔ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010125 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |