JP3161192B2 - 電子部品の実装構造 - Google Patents

電子部品の実装構造

Info

Publication number
JP3161192B2
JP3161192B2 JP32431193A JP32431193A JP3161192B2 JP 3161192 B2 JP3161192 B2 JP 3161192B2 JP 32431193 A JP32431193 A JP 32431193A JP 32431193 A JP32431193 A JP 32431193A JP 3161192 B2 JP3161192 B2 JP 3161192B2
Authority
JP
Japan
Prior art keywords
electronic component
circuit board
ground electrode
electrode
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32431193A
Other languages
English (en)
Other versions
JPH07183637A (ja
Inventor
謙 利根川
治文 萬代
輝久 鶴
充英 加藤
孝治 降谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP32431193A priority Critical patent/JP3161192B2/ja
Priority to EP94120343A priority patent/EP0660649B1/en
Priority to DE69422968T priority patent/DE69422968T2/de
Priority to US08/362,805 priority patent/US5532658A/en
Publication of JPH07183637A publication Critical patent/JPH07183637A/ja
Application granted granted Critical
Publication of JP3161192B2 publication Critical patent/JP3161192B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マイクロ波帯で使
用されるチップ型の電子部品の実装構造に関するもので
ある。
【0002】
【従来の技術】従来の電子部品の実装構造は、図7に示
すように、側面に外部電極81を形成したチップ型の電
子部品82を、絶縁基板83上に電極パターンによる伝
送線路84を形成した回路基板85に載置し、電子部品
82の外部電極81と伝送線路84とをはんだ86で接
合して、回路基板85に表面実装していた。この場合、
はんだ86は、電子部品82と回路基板85の機械的接
合、及び、電子部品82の外部電極81と回路基板85
の伝送線路84の電気的接続を行うものである。
【0003】
【発明が解決しようとする課題】ところが、上記従来例
の電子部品の実装構造においては、電子部品82の外部
電極81と回路基板85の伝送線路84をはんだ86で
接続しているため、高周波数帯では、伝送ラインにはん
だ86のインダクタンス成分が発生し、電子部品82の
電気的特性が変化して、本来の性能が発揮できなかっ
た。特に、5GHz以上のマイクロ波帯では、電子部品
82の電気的特性の変化が顕著であった。
【0004】本発明は、このような問題を解消するため
になされたものであり、電子部品の外部電極と回路基板
の伝送線路とを電磁結合により接続し、接続部材のイン
ダクタンス成分を除去した電子部品の実装構造を提供す
ることを目的とするものである。
【0005】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明においては、絶縁基板の内部に伝送線路を
形成し、前記絶縁基板の表面に、前記伝送線路と対向す
る位置に結合窓を有する接地電極を形成して回路基板を
構成し、該回路基板の表面に、側面に外部電極となる入
出力電極及びグランド電極を形成した電子部品を搭載
し、前記回路基板の接地電極と電子部品のグランド電極
との間に微小な隙間を形成し、該隙間を介して、前記回
路基板の接地電極と電子部品のグランド電極とが電磁結
合するとともに、前記結合窓を介して、前記回路基板の
伝送線路と電子部品の入出力電極とが電磁結合したこと
を特徴とするものである。
【0006】上記の構成によれば、回路基板の伝送線路
及び接地電極と電子部品の外部電極との間に、微小な隙
間又は樹脂層又は絶縁基板層が介在し、伝送線路と電子
部品間にLCによるハイパスフィルタが構成される。そ
して、Cを介して回路基板の伝送線路と電子部品の入出
力電極とが電磁結合し、カットオフ周波数以上で信号を
伝送する。
【0007】
【発明の実施の形態】以下、本発明による電子部品の実
装構造の実施例を図1乃至図6を用いて説明する。ま
ず、図1に本発明に使用する第一のチップ型の電子部品
を示す。図1において、1は側面に外部電極を形成した
矩形のチップ型の電子部品であり、外部電極として、電
子部品1の短辺側の側面に、入力電極2及び出力電極3
を対向して形成し、長辺側の側面に、グランド電極4,
5を対向して形成している。一方、底面には、複数の保
持電極6を形成している。
【0008】次に、電子部品1の実装構造を説明する。
図2において、21はセラミックや樹脂からなる多層の
絶縁基板であり、絶縁基板21の内部に、2つのライン
状の伝送線路22,23を一直線上に対向して形成する
とともに、絶縁基板21の表面に第一の接地電極24a
を形成している。一方、絶縁基板21の裏面には、はぼ
全面に第二の接地電極24bを形成して、回路基板25
を構成している。また、接地電極24aには、伝送線路
22,23の端部と対向する位置に、電極の存在しない
結合窓24c,24cを設けている。
【0009】そして、電子部品1の入出力電極2,3
が、結合窓24c,24cの上部に位置するように、電
子部品1を回路基板25上に載置し、電子部品1の保持
電極6と結合窓24c,24c間の接地電極24aをは
んだ26で接続し、電子部品1を回路基板25に実装し
ている。かかる構成によれば、電子部品1の入出力電極
2,3と回路基板25の伝送線路22,23との間に、
絶縁基板21の一部が介在するとともに、電子部品1の
グランド電極4,5と回路基板25の接地電極24aと
の間に、はんだ26による微小な隙間27が生じる。
【0010】図3に、本発明に使用する第二のチップ型
の電子部品を示す。図3において、51は側面に外部電
極を形成した矩形のチップ型の電子部品であり、外部電
極として、電子部品51の長辺側の側面に、入力電極5
2及び出力電極53を対向して形成し、短辺側の側面
に、グランド電極54,55を対向して形成している。
一方、底面には、複数の保持電極56を形成している。
【0011】次に、電子部品51の実装構造を説明す
る。図10において、71はセラミックや樹脂からなる
多層の絶縁基板であり、絶縁基板71の内部に、2つの
ライン状の伝送線路72,73を平行して形成し、絶縁
基板71の表面に第一の接地電極74aを形成してい
る。一方、絶縁基板71の裏面には、はぼ全面に第二の
接地電極74bを形成して、回路基板75を構成してい
る。また、接地電極74aには、伝送線路72,73と
対向する位置に、電極の存在しない結合窓74c,74
cを設けている。そして、電子部品51の入出力電極5
2,53が、結合窓74c,74cの上部に位置するよ
うに、電子部品51を回路基板75上に載置し、電子部
品51の保持電極56と接地電極74aをはんだ76で
接続し、電子部品51を回路基板75に実装している。
かかる構成によれば、電子部品51の入出力電極52,
53と回路基板75の伝送線路72,73との間に、絶
縁基板75の一部が介在するとともに、電子部品51の
グランド電極54,55と回路基板75の接地電極74
aとの間に、はんだ76による微小な隙間77が生じ
る。なお、図2,4に示した電子部品の実装構造におい
て、電子部品1,51と回路基板25,75の接合は、
はんだ26,76以外に接着剤を用いることができる。
また、電子部品として、図5に示すように、入出力電極
及びグランド電極の形状が表裏面まで回り込んだ、入出
力電極2a,3a及びグランド電極4a,5aを有する
電子部品1aを用いることができる。さらに、回路基板
25,75は、裏面に接地電極24b,74bを有しな
いものでも使用することができる。ここで、電子部品の
入出力電極及びグランド電極、並びに、回路基板の伝送
線路及び接地電極の形状は、図1乃至図5に示したもの
に限定するものではなく、要は電子部品の入出力電極と
回路基板の伝送線路との間、及び、電子部品のグランド
電極と回路基板の第一の接地電極との間に、微小な隙間
又は樹脂又は絶縁基板が介在するような形状や構造であ
ればよい。このように構成した電子部品の実装構造によ
れば、電子部品の入出力電極と回路基板の伝送線路との
間、及び、電子部品のグランド電極と回路基板の第一の
接地電極との間に、微小な隙間又は樹脂又は絶縁基板等
の誘電体が介在するため、その等価回路は、図6に示す
ように、L1,L2,L3,L4,L5及びC1,C
2,C3を有するものとなる。このうち、L1,L2,
L3,L4,L5は、回路基板のグランド側の寄生イン
ダクタンス成分であり、C1,C2,C3は、電子部品
の入出力端子及びグランド端子と回路基板の伝送線路及
び第一の接地電極との間のキャパシタンス成分である。
そして、C1,C2,C3により、電子部品の入出力端
子及びグランド電極と回路基板の伝送線路及び第一の接
地電極とが電磁結合するとともに、L1,L2,C1及
びL3,L4,C2は、ハイパスフィルタを構成してい
るため、そのカットオフ周波数以上で信号を伝送する。
なお、L5は電子部品のグランド電極と、回路基板の接
地電極間に形成されるが、そのインダクタンス値は非常
に小さいため、信号に影響を与えることはない。したが
って、伝送ラインに信号に対して影響を持つインダクタ
ンス成分が発生しないため、電子部品の特性が変化する
ことがなくなる。また、図2,図4に示した電子部品の
実装構造は、電子部品の入出力電極と回路基板の伝送線
路との間、及び、電子部品のグランド電極と回路基板の
第一の接地電極との間に、樹脂や絶縁基板等の誘電体が
介在する。そのため、樹脂や絶縁基板の誘電率を増加す
ることにより、図6に示した等価回路のC1,C2,C
3を増加し、カットオフ周波数を低下させ、より低周波
数より電磁結合させることができる。さらに、樹脂及び
絶縁基板の誘電率及び厚みを変更することにより、カッ
トオフ周波数を可変し、伝送周波数の下限値を調整する
ことが可能になるとともに、入力インピーダンスを調整
して、回路側とのインピーダンス整合を図ることができ
る。
【発明の効果】以上説明したように、本発明にかかる電
子部品の実装構造によれば、電子部品の外部電極と、回
路基板の伝送線路及び第一の接地電極との間に、微小な
隙間又は樹脂又は絶縁基板が介在し、そのキャパシタン
ス成分で電磁結合するため、電極接続のための接続部材
が不要になる。その結果、伝送ラインにインダクタンス
成分が発生しないため、電子部品の電気的特性が変化せ
ず、本来の性能を発揮することができる。また、電子部
品の外部電極と、回路基板の伝送線路及び第一の接地電
極との間に介在する樹脂又は絶縁基板の誘電率及び厚み
を変更することにより、伝送周波数の下限値を調整する
ことができるとともに、回路側とのインピーダンス整合
を図ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例における電子部品の、(a)
は斜視図であり、(b)は底面図である。
【図2】本発明の実施例による電子部品の実装構造を示
す、(a)は一部断面斜視図であり、(b)は断面図で
ある。
【図3】本発明における電子部品の第二の実施例を示
す、(a)は斜視図であり、(b)は底面図である。
【図4】本発明の第二の実施例による電子部品の実装構
造を示す、(a)は一部断面斜視図であり、(b)は断
面図である。
【図5】本発明における電子部品の第三の実施例の斜視
図である。
【図6】本発明の第一及び第二の実施例による、電子部
品の実装構造の等価回路である。
【図7】 従来の電子部品の実装構造を示す断面図であ
る。
【符号の説明】
1,51 電子部品 2,2a,52 入力電極 3,3a,53 出力電極 4,5,4a,5a,54,55 グランド電極 21,71 絶縁基板 22,23,72,73 伝送線路 24a,24b,74a,74b 接地電極 25,75 回路基板 27,77 隙間 24c,74c 結合窓
───────────────────────────────────────────────────── フロントページの続き (72)発明者 降谷 孝治 京都府長岡京市天神二丁目26番10号 株 式会社 村田製作所内 審査官 中川 隆司 (56)参考文献 特開 昭60−242702(JP,A) 特開 平3−129902(JP,A) 特開 昭56−85895(JP,A) 特開 平3−230597(JP,A) 実開 昭63−121915(JP,U) 実開 平4−105526(JP,U) (58)調査した分野(Int.Cl.7,DB名) H05K 1/18 H01P 5/02

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁基板の内部に伝送線路を形成し、前
    記絶縁基板の表面に、前記伝送線路と対向する位置に結
    合窓を有する接地電極を形成して回路基板を構成し、該
    回路基板の表面に、側面に外部電極となる入出力電極及
    びグランド電極を形成した電子部品を搭載し、前記回路
    基板の接地電極と電子部品のグランド電極との間に微小
    な隙間を形成し、該隙間を介して、前記回路基板の接地
    電極と電子部品のグランド電極とが電磁結合するととも
    に、前記結合窓を介して、前記回路基板の伝送線路と電
    子部品の入出力電極とが電磁結合したことを特徴とする
    電子部品の実装構造。
JP32431193A 1993-12-22 1993-12-22 電子部品の実装構造 Expired - Fee Related JP3161192B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP32431193A JP3161192B2 (ja) 1993-12-22 1993-12-22 電子部品の実装構造
EP94120343A EP0660649B1 (en) 1993-12-22 1994-12-21 Mounting structure for electronic component
DE69422968T DE69422968T2 (de) 1993-12-22 1994-12-21 Montageanordnung für elektronisches Bauteil
US08/362,805 US5532658A (en) 1993-12-22 1994-12-22 Mounting structure for electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32431193A JP3161192B2 (ja) 1993-12-22 1993-12-22 電子部品の実装構造

Publications (2)

Publication Number Publication Date
JPH07183637A JPH07183637A (ja) 1995-07-21
JP3161192B2 true JP3161192B2 (ja) 2001-04-25

Family

ID=18164390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32431193A Expired - Fee Related JP3161192B2 (ja) 1993-12-22 1993-12-22 電子部品の実装構造

Country Status (1)

Country Link
JP (1) JP3161192B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5184827B2 (ja) * 2007-06-28 2013-04-17 京セラ株式会社 回路基板及び電子機器
JP5339092B2 (ja) * 2010-07-22 2013-11-13 Tdk株式会社 バンドパスフィルタモジュール及びモジュール基板

Also Published As

Publication number Publication date
JPH07183637A (ja) 1995-07-21

Similar Documents

Publication Publication Date Title
JP3252605B2 (ja) 電子部品及びその製造方法
JP3161196B2 (ja) 電子部品の実装構造
US6900704B2 (en) Two-port isolator and communication device
JP3161192B2 (ja) 電子部品の実装構造
JP2004088743A (ja) 2ポート型アイソレータおよび通信装置
JP3161197B2 (ja) 電子部品の実装構造
JP2001339204A (ja) 小型の誘電体フィルタ
JP3176859B2 (ja) 誘電体フィルタ
JP2004080274A (ja) 3ポート型非可逆回路素子および通信装置
JPH088519A (ja) 電子部品の実装構造
JP2762332B2 (ja) 積層型誘電体デュプレクサ
JPH0729658Y2 (ja) 回路基板
JPH06125202A (ja) 誘電体フィルタとその通過帯域幅調整方法
JP2985938B2 (ja) Lc型ローパスフィルタ
KR20020077140A (ko) 쉴드 및 이것이 장착된 유전체필터
JP2661004B2 (ja) 誘電体フィルタ
JP3337082B2 (ja) 誘電体フィルタ
JP2557081Y2 (ja) マイクロ・ストリップラインフィルタ
JP2661006B2 (ja) 誘電体フィルタ
JP3114050B2 (ja) 同軸型共振器の接続端子および誘電体フィルタ
JP2906828B2 (ja) 面実装型誘電体フィルタ
JP2869912B2 (ja) ストリップラインフィルタ
JPH09121102A (ja) 積層誘電体フィルタの面実装構造
JPH06169201A (ja) 積層型誘電体有極フィルタ
JPH0846403A (ja) 誘電体フィルタ用基板及び誘電体フィルタ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees