JP3143983B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3143983B2 JP3143983B2 JP03248662A JP24866291A JP3143983B2 JP 3143983 B2 JP3143983 B2 JP 3143983B2 JP 03248662 A JP03248662 A JP 03248662A JP 24866291 A JP24866291 A JP 24866291A JP 3143983 B2 JP3143983 B2 JP 3143983B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- potential
- circuit
- signal
- oscillation signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特に、基板電圧発生回路を備えた半導体集積回路に関す
る。
特に、基板電圧発生回路を備えた半導体集積回路に関す
る。
【０００２】
【従来の技術】従来の半導体記憶装置等の半導体集積回
路は、電源電圧５Ｖの外部電源を単独電源として動作す
るものが一般的であるが、基板の導電型がＰ型である場
合には、内部回路の安定動作及び高速化のために、常
時、基板へ負電位を供給し続けるために、基板電位発生
回路が必須となる。
路は、電源電圧５Ｖの外部電源を単独電源として動作す
るものが一般的であるが、基板の導電型がＰ型である場
合には、内部回路の安定動作及び高速化のために、常
時、基板へ負電位を供給し続けるために、基板電位発生
回路が必須となる。
【０００３】図４は基板電位発生回路を備えた従来の半
導体集積回路の一例を示す回路図である。
導体集積回路の一例を示す回路図である。
【０００４】この半導体集積回路は、奇数段のインバー
タ・チェーン等により形成され所定の周波数のパルス信
号の発振信号ＯＳを発生する発振回路１ａと、基板と基
準電位点との間に直列接続されかつそれぞれダイオード
接続されたトランジスタＱ１，Ｑ２、及びこれらトラン
ジスタＱ１，Ｑ２の直列接続点へ発振信号を供給するコ
ンデンサＣ１を備え、基板へ負の基板電位Ｖｓｕｂを供
給する。基板電位発生回路２とを有する構成となってい
る。
タ・チェーン等により形成され所定の周波数のパルス信
号の発振信号ＯＳを発生する発振回路１ａと、基板と基
準電位点との間に直列接続されかつそれぞれダイオード
接続されたトランジスタＱ１，Ｑ２、及びこれらトラン
ジスタＱ１，Ｑ２の直列接続点へ発振信号を供給するコ
ンデンサＣ１を備え、基板へ負の基板電位Ｖｓｕｂを供
給する。基板電位発生回路２とを有する構成となってい
る。
【０００５】通常、この基板電位発生回路２は、半導体
集積回路が正常の動作状態にあるときには、基板のリー
ク電流を吸収し、かつ、消費電力も最小限に抑えられる
様に設計されている。
集積回路が正常の動作状態にあるときには、基板のリー
ク電流を吸収し、かつ、消費電力も最小限に抑えられる
様に設計されている。
【０００６】
【発明が解決しようとする課題】近年の高密度集積化に
伴ない、１チップ上の素子数も飛躍的に増加しているた
め、何らかの物理的な不具合が生じて基板のリーク電流
が増加し、基板電位発生回路２の能力を越えてしまった
場合、基板電位Ｖｓｕｂが基準電位（設置電位）に近づ
いてしまうことになる。一旦この現象が起きると、基板
上に形成されているトランジスタ素子のしきい値電圧、
その他の基本特性が変化して活性化状態にある各論理回
路等が誤動作するので、設計値以上の過電流が流れる回
路節点では熱破壊を生じる危険がある。
伴ない、１チップ上の素子数も飛躍的に増加しているた
め、何らかの物理的な不具合が生じて基板のリーク電流
が増加し、基板電位発生回路２の能力を越えてしまった
場合、基板電位Ｖｓｕｂが基準電位（設置電位）に近づ
いてしまうことになる。一旦この現象が起きると、基板
上に形成されているトランジスタ素子のしきい値電圧、
その他の基本特性が変化して活性化状態にある各論理回
路等が誤動作するので、設計値以上の過電流が流れる回
路節点では熱破壊を生じる危険がある。
【０００７】本発明の目的は、基板電位の上昇をすばや
く検知し、基板電位をすみやかに正常レベルに復帰させ
る半導体集積回路を提供することにある。
く検知し、基板電位をすみやかに正常レベルに復帰させ
る半導体集積回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明の半導体集積回路
は、所定の周波数で発振し第１及び第２の発振信号を出
力する発振回路と、前記第１の発振信号を受け所定のレ
ベルの基板電位を発生し基板へ供給する基板電位発生回
路と、前記基板電位の変動を検出してこの変動が予め設
定されたレベルより大きくなったとき検出信号を能動レ
ベルにする基板電位変動検出回路と、前記検出信号が能
動レベルのとき活性化し前記第２の発振信号を受けて前
記基板への基板電位の供給能力を増強する基板電位供給
能力増強手段とを有し、前記基板電位発生回路が、基板
と基準電位点との間に直列接続されかつそれぞれダイオ
ード接続された第１及び第２のトランジスタと、これら
第１及び第２のトランジスタの直列接続点へ第１の発振
信号を供給する第１のコンデンサとを備えて構成され、
前記基板電位変動検出回路が、ゲートを前記基準電位点
と接続しソースを前記基板と接続しドレインから検出信
号を出力する第３のトランジスタと、この第１のトラン
ジスタのドレインと電源電位点との間に接続された抵抗
素子とを備えて構成され、前記基板電位供給能力増強手
段が、一端に第２の発振信号を入力し前記検出信号が能
動レベルのとき導通状態となるトランスファゲートと、
このトランスファゲートの他端に伝達された前記第２の
発振信号を前記第１及び第２のトランジスタの直列接続
点へ供給する第２のコンデンサとを備えて構成されるこ
とを特徴とする。また、前記基板電位供給能力増強手段
が、一端に第２の発振信号を入力し検出信号が能動レベ
ルのとき導通状態となるトランスファゲートと、基板と
基準電位点との間に直列接続されかつそれぞれダイオー
ド接続された第４及び第５のトランジスタと、これら第
４及び第５のトランジスタの直列接続点へ前記トランス
ファゲートからの前記第２の発振信号を供給する第２の
コンデンサとを備えて構成されることを特徴とする。
は、所定の周波数で発振し第１及び第２の発振信号を出
力する発振回路と、前記第１の発振信号を受け所定のレ
ベルの基板電位を発生し基板へ供給する基板電位発生回
路と、前記基板電位の変動を検出してこの変動が予め設
定されたレベルより大きくなったとき検出信号を能動レ
ベルにする基板電位変動検出回路と、前記検出信号が能
動レベルのとき活性化し前記第２の発振信号を受けて前
記基板への基板電位の供給能力を増強する基板電位供給
能力増強手段とを有し、前記基板電位発生回路が、基板
と基準電位点との間に直列接続されかつそれぞれダイオ
ード接続された第１及び第２のトランジスタと、これら
第１及び第２のトランジスタの直列接続点へ第１の発振
信号を供給する第１のコンデンサとを備えて構成され、
前記基板電位変動検出回路が、ゲートを前記基準電位点
と接続しソースを前記基板と接続しドレインから検出信
号を出力する第３のトランジスタと、この第１のトラン
ジスタのドレインと電源電位点との間に接続された抵抗
素子とを備えて構成され、前記基板電位供給能力増強手
段が、一端に第２の発振信号を入力し前記検出信号が能
動レベルのとき導通状態となるトランスファゲートと、
このトランスファゲートの他端に伝達された前記第２の
発振信号を前記第１及び第２のトランジスタの直列接続
点へ供給する第２のコンデンサとを備えて構成されるこ
とを特徴とする。また、前記基板電位供給能力増強手段
が、一端に第２の発振信号を入力し検出信号が能動レベ
ルのとき導通状態となるトランスファゲートと、基板と
基準電位点との間に直列接続されかつそれぞれダイオー
ド接続された第４及び第５のトランジスタと、これら第
４及び第５のトランジスタの直列接続点へ前記トランス
ファゲートからの前記第２の発振信号を供給する第２の
コンデンサとを備えて構成されることを特徴とする。
【０００９】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１０】図１は本発明の第１の実施例を示す回路図
である。
である。
【００１１】この実施例が図４に示された従来の半導体
集積回路と相違する点は、発振回路１から２つの発振信
号ＯＳ１，ＯＳ２を出力するようにして発振信号ＯＳ１
を基板電位発生回路２へ供給し、ゲートを基準電位点
（接地電位点）と接続しソースを基板と接続するトラン
ジスタＱ３，及びこのトランジスタＱ３のドレインと電
源電位Ｖｃｃ点との間に接続された抵抗素子としてのト
ランジスタＱ４を備え基板電位Ｖｓｕｂの変動を検出し
てこの変動が予め設定されたレベルより大きくなったと
きトランジスタＱ３とトランジスタＱ４の接続点から能
動レベルの検出信号ＤＴを出力する基板電位変動検出回
路３と、一端に発振信号ＯＳ２を入力し検出信号ＤＴが
能動レベルのとき導通状態となるトランスファゲートＴ
１及びこのトランスファゲートＴ１の他端に伝達された
発振信号ＯＳ２を基板電位発生回路２のトランジスタＱ
１，Ｑ２の直列接続点へ供給するコンデンサＣ２を備
え、検出信号ＤＴが能動レベルのとき活性化して基板へ
の基板電位Ｖｓｕｂの供給能力を増強する基板電位供給
能力増強回路４とを設けた点にある。
集積回路と相違する点は、発振回路１から２つの発振信
号ＯＳ１，ＯＳ２を出力するようにして発振信号ＯＳ１
を基板電位発生回路２へ供給し、ゲートを基準電位点
（接地電位点）と接続しソースを基板と接続するトラン
ジスタＱ３，及びこのトランジスタＱ３のドレインと電
源電位Ｖｃｃ点との間に接続された抵抗素子としてのト
ランジスタＱ４を備え基板電位Ｖｓｕｂの変動を検出し
てこの変動が予め設定されたレベルより大きくなったと
きトランジスタＱ３とトランジスタＱ４の接続点から能
動レベルの検出信号ＤＴを出力する基板電位変動検出回
路３と、一端に発振信号ＯＳ２を入力し検出信号ＤＴが
能動レベルのとき導通状態となるトランスファゲートＴ
１及びこのトランスファゲートＴ１の他端に伝達された
発振信号ＯＳ２を基板電位発生回路２のトランジスタＱ
１，Ｑ２の直列接続点へ供給するコンデンサＣ２を備
え、検出信号ＤＴが能動レベルのとき活性化して基板へ
の基板電位Ｖｓｕｂの供給能力を増強する基板電位供給
能力増強回路４とを設けた点にある。
【００１２】次に、この実施例の動作について説明す
る。図２はこの実施例の動作を説明するための基板電位
Ｖｓｕｂ及び検出信号ＤＴの波形図である。
る。図２はこの実施例の動作を説明するための基板電位
Ｖｓｕｂ及び検出信号ＤＴの波形図である。
【００１３】まず、従来例と同様にして、基板電位発生
回路２から負の基板電位Ｖｓｕｂを基板へ供給する。
回路２から負の基板電位Ｖｓｕｂを基板へ供給する。
【００１４】一方、基板電位Ｖｓｕｂが十分負電位を保
っている場合、トランジスタＱ３は、そのゲートが接地
されているため導通状態にあり、検出信号は負のレベル
の非能動レベルとなっている。従って、トランジスタＱ
５，Ｑ６により形成されたトランスファゲートＴ１は非
導通状態のままのため、基板電位供給能力増強回路４は
非活性状態を維持している。
っている場合、トランジスタＱ３は、そのゲートが接地
されているため導通状態にあり、検出信号は負のレベル
の非能動レベルとなっている。従って、トランジスタＱ
５，Ｑ６により形成されたトランスファゲートＴ１は非
導通状態のままのため、基板電位供給能力増強回路４は
非活性状態を維持している。
【００１５】しかし、基板のリーク電流が増大し、基板
電位Ｖｓｕｂが変動して接地電位に接近すると、トラン
ジスタＱ３は、ゲート，ソース間の電位差がそのしきい
値電圧ＶＴより小さくなるため、非導通状態になり、ト
ランジスタＱ４により検出信号ＤＴは高レベルの能動レ
ベルに変化する。
電位Ｖｓｕｂが変動して接地電位に接近すると、トラン
ジスタＱ３は、ゲート，ソース間の電位差がそのしきい
値電圧ＶＴより小さくなるため、非導通状態になり、ト
ランジスタＱ４により検出信号ＤＴは高レベルの能動レ
ベルに変化する。
【００１６】この結果、トランスファゲートＴ１が導通
し、コンデンサＣ２を介して発振信号ＯＳ２が節点Ｎ１
に供給され、回路２による基板への基板電Ｖｓｕｂの供
給能力を向上させることができ、接地電位近ぼうまで上
昇した基板電位Ｖｓｕｂを正常状態の負の電位にすばや
く復帰させることができる（図２の期間Ｔ）。
し、コンデンサＣ２を介して発振信号ＯＳ２が節点Ｎ１
に供給され、回路２による基板への基板電Ｖｓｕｂの供
給能力を向上させることができ、接地電位近ぼうまで上
昇した基板電位Ｖｓｕｂを正常状態の負の電位にすばや
く復帰させることができる（図２の期間Ｔ）。
【００１７】図３は本発明の第２の実施例を示す回路図
である。
である。
【００１８】この実施例は、基板電位供給能力増強回路
４ａに基板電位発生回路２と同様の回路（コンデンサＣ
２，トランジスタＱ７，Ｑ８）を組込み、基板電位発生
回路２と並列に基板に基板電位Ｖｓｕｂを供給するよう
にしたものである。基本的な動作及び効果は第１の実施
例と同様である。
４ａに基板電位発生回路２と同様の回路（コンデンサＣ
２，トランジスタＱ７，Ｑ８）を組込み、基板電位発生
回路２と並列に基板に基板電位Ｖｓｕｂを供給するよう
にしたものである。基本的な動作及び効果は第１の実施
例と同様である。
【００１９】
【発明の効果】以上説明したように本発明は、基板電位
の変動を検出してこの変動が所定のレベルより大きくな
ったとき、基板への基板電位の供給能力を増強させる構
成とすることにより、基板電位をすみやかに正常レベル
に復帰させることができ、内部回路の誤動作や熱破壊の
発生を防止することができる効果がある。
の変動を検出してこの変動が所定のレベルより大きくな
ったとき、基板への基板電位の供給能力を増強させる構
成とすることにより、基板電位をすみやかに正常レベル
に復帰させることができ、内部回路の誤動作や熱破壊の
発生を防止することができる効果がある。
【図１】本発明の第１の実施例を示す回路図である。
【図２】図１に示された実施例の動作を説明するための
基板電位及び検出信号の波形図である。
基板電位及び検出信号の波形図である。
【図３】本発明の第２の実施例を示す回路図である。
【図４】従来の半導体集積回路の一例を示す回路図であ
る。
る。
１，１ａ 発振回路 ２ 基板電位発生回路 ３ 基板電位変動検出回路 ４，４ａ 基板電位供給能力増強回路 Ｃ１，Ｃ２ コンデンサ ＩＶ１ インバータ Ｑ１〜Ｑ８ トランジスタ Ｔ１ トランスファゲート
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8234 H01L 21/822 H01L 27/04 H01L 27/088
Claims (2)
- 【請求項１】 所定の周波数で発振し第１及び第２の発
振信号を出力する発振回路と、前記第１の発振信号を受
け所定のレベルの基板電位を発生し基板へ供給する基板
電位発生回路と、前記基板電位の変動を検出してこの変
動が予め設定されたレベルより大きくなったとき検出信
号を能動レベルにする基板電位変動検出回路と、前記検
出信号が能動レベルのとき活性化し前記第２の発振信号
を受けて前記基板への基板電位の供給能力を増強する基
板電位供給能力増強手段とを有し、前記基板電位発生回
路が、基板と基準電位点との間に直列接続されかつそれ
ぞれダイオード接続された第１及び第２のトランジスタ
と、これら第１及び第２のトランジスタの直列接続点へ
第１の発振信号を供給する第１のコンデンサとを備えて
構成され、前記基板電位変動検出回路が、ゲートを前記
基準電位点と接続しソースを前記基板と接続しドレイン
から検出信号を出力する第３のトランジスタと、この第
１のトランジスタのドレインと電源電位点との間に接続
された抵抗素子とを備えて構成され、前記基板電位供給
能力増強手段が、一端に第２の発振信号を入力し前記検
出信号が能動レベルのとき導通状態となるトランスファ
ゲートと、このトランスファゲートの他端に伝達された
前記第２の発振信号を前記第１及び第２のトランジスタ
の直列接続点へ供給する第２のコンデンサとを備えて構
成されることを特徴とする半導体集積回路。 - 【請求項２】 前記基板電位供給能力増強手段が、一端
に第２の発振信号を入力し検出信号が能動レベルのとき
導通状態となるトランスファゲートと、基板と基準電位
点との間に直列接続されかつそれぞれダイオード接続さ
れた第４及び第５のトランジスタと、これら第４及び第
５のトランジスタの直列接続点へ前記トランスファゲー
トからの前記第２の発振信号を供給する第２のコンデン
サとを備えて構成された請求項１記載の半導体集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03248662A JP3143983B2 (ja) | 1991-09-27 | 1991-09-27 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03248662A JP3143983B2 (ja) | 1991-09-27 | 1991-09-27 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590513A JPH0590513A (ja) | 1993-04-09 |
| JP3143983B2 true JP3143983B2 (ja) | 2001-03-07 |
Family
ID=17181474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03248662A Expired - Lifetime JP3143983B2 (ja) | 1991-09-27 | 1991-09-27 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3143983B2 (ja) |
-
1991
- 1991-09-27 JP JP03248662A patent/JP3143983B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0590513A (ja) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2741022B2 (ja) | パワーオンリセツトパルス発生回路 | |
| US5469099A (en) | Power-on reset signal generator and operating method thereof | |
| US6236249B1 (en) | Power-on reset circuit for a high density integrated circuit | |
| KR910004737B1 (ko) | 백바이어스전압 발생회로 | |
| US6937074B2 (en) | Power-up signal generator in semiconductor device | |
| JP2772522B2 (ja) | パワーオン信号発生回路 | |
| US5453719A (en) | Oscillator circuit generating oscillation signal responsive to one of resonant element and external clock signal | |
| US6492848B1 (en) | Power-on reset circuit generating reset signal for different power-on signals | |
| JP2772530B2 (ja) | 半導体集積回路装置 | |
| JPH08181598A (ja) | 半導体装置 | |
| US6016072A (en) | Regulator system for an on-chip supply voltage generator | |
| US5570050A (en) | Zero standby current power-up reset circuit | |
| JPH01235412A (ja) | パルス信号発生回路 | |
| US4963774A (en) | Intermediate potential setting circuit | |
| KR960000894B1 (ko) | 반도체 메모리 장치의 전원전압 감지회로 | |
| JPH0691457B2 (ja) | 基板バイアス発生回路 | |
| JP3143983B2 (ja) | 半導体集積回路 | |
| KR100368496B1 (ko) | 제어된하이-레벨출력부를갖는출력버퍼 | |
| KR0167680B1 (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 | |
| JPH0468784B2 (ja) | ||
| JP3602216B2 (ja) | 半導体装置 | |
| KR940002659Y1 (ko) | 반도체 칩의 불안정 방지 회로 | |
| KR910009556B1 (ko) | 백 바이어스 전압발생회로 | |
| JPH04247653A (ja) | 半導体集積回路装置の遅延補正装置 | |
| JP2783023B2 (ja) | 半導体スタティックメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001128 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 11 |