JP3143369B2 - 動きベクトル検出回路およびそれを用いた被写体追尾カメラ装置 - Google Patents
動きベクトル検出回路およびそれを用いた被写体追尾カメラ装置Info
- Publication number
- JP3143369B2 JP3143369B2 JP21859895A JP21859895A JP3143369B2 JP 3143369 B2 JP3143369 B2 JP 3143369B2 JP 21859895 A JP21859895 A JP 21859895A JP 21859895 A JP21859895 A JP 21859895A JP 3143369 B2 JP3143369 B2 JP 3143369B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- motion vector
- detection
- representative
- vector detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 94
- 230000000875 corresponding effect Effects 0.000 description 16
- 238000005070 sampling Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S3/00—Direction-finders for determining the direction from which infrasonic, sonic, ultrasonic, or electromagnetic waves, or particle emission, not having a directional significance, are being received
- G01S3/78—Direction-finders for determining the direction from which infrasonic, sonic, ultrasonic, or electromagnetic waves, or particle emission, not having a directional significance, are being received using electromagnetic waves other than radio waves
- G01S3/782—Systems for determining direction or deviation from predetermined direction
- G01S3/785—Systems for determining direction or deviation from predetermined direction using adjustment of orientation of directivity characteristics of a detector or detector system to give a desired condition of signal derived from that detector or detector system
- G01S3/786—Systems for determining direction or deviation from predetermined direction using adjustment of orientation of directivity characteristics of a detector or detector system to give a desired condition of signal derived from that detector or detector system the desired condition being maintained automatically
- G01S3/7864—T.V. type tracking systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/20—Analysis of motion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/43—Hardware specially adapted for motion estimation or compensation
- H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/144—Movement detection
- H04N5/145—Movement estimation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
- H04N7/183—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast for receiving images from a single remote source
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Theoretical Computer Science (AREA)
- Image Analysis (AREA)
Description
【０００１】
【産業上の利用分野】この発明は動きベクトル検出回路
およびそれを用いた被写体追尾カメラ装置に関し、特に
たとえば動きベクトル検出領域内に複数の検出ブロック
を重ねて配置し、それぞれの検出ブロックに含まれる検
出画素と検出画素に含まれる特定の代表画素との相関を
とって被写体の動きベクトルを検出する、動きベクトル
検出回路、およびそれを用いた被写体追尾カメラ装置に
関する。
およびそれを用いた被写体追尾カメラ装置に関し、特に
たとえば動きベクトル検出領域内に複数の検出ブロック
を重ねて配置し、それぞれの検出ブロックに含まれる検
出画素と検出画素に含まれる特定の代表画素との相関を
とって被写体の動きベクトルを検出する、動きベクトル
検出回路、およびそれを用いた被写体追尾カメラ装置に
関する。
【０００２】
【従来の技術】この種の動きベクトル検出回路およびそ
れを用いた被写体追尾カメラ装置の一例が、平成６年５
月３０日に特許出願された特願平６−１１６４６５号
〔Ｈ０４Ｎ ５／２３２，Ｈ０４Ｎ ５／２２５〕に開
示されている。この技術は、動きベクトル検出領域内に
重ねて配置される複数の検出ブロック毎に、その検出ブ
ロックに含まれる映像信号をラッチするラッチ回路と各
検出ブロックの代表点における映像信号をラッチするラ
ッチ回路とそれぞれのラッチ回路でラッチされた信号の
相関をとる相関器とを設け、それぞれの相関器の出力に
基づいて動きベクトルを検出するものである。
れを用いた被写体追尾カメラ装置の一例が、平成６年５
月３０日に特許出願された特願平６−１１６４６５号
〔Ｈ０４Ｎ ５／２３２，Ｈ０４Ｎ ５／２２５〕に開
示されている。この技術は、動きベクトル検出領域内に
重ねて配置される複数の検出ブロック毎に、その検出ブ
ロックに含まれる映像信号をラッチするラッチ回路と各
検出ブロックの代表点における映像信号をラッチするラ
ッチ回路とそれぞれのラッチ回路でラッチされた信号の
相関をとる相関器とを設け、それぞれの相関器の出力に
基づいて動きベクトルを検出するものである。
【０００３】
【発明が解決しようとする課題】しかし、このような技
術では、各検出ブロック毎に２つのラッチ回路および相
関器を設ける必要があるため、ラッチ回路および相関器
の数が多くなりコストがかかるという問題点があった。
それゆえに、この発明の主たる目的は、コストを抑える
ことができる、動きベクトル検出回路およびそれを用い
た被写体追尾カメラ装置を提供することである。
術では、各検出ブロック毎に２つのラッチ回路および相
関器を設ける必要があるため、ラッチ回路および相関器
の数が多くなりコストがかかるという問題点があった。
それゆえに、この発明の主たる目的は、コストを抑える
ことができる、動きベクトル検出回路およびそれを用い
た被写体追尾カメラ装置を提供することである。
【０００４】
【課題を解決するための手段】この発明は、動きベクト
ル検出領域内に複数の検出ブロックを重ねて配置し、そ
れぞれの検出ブロックに含まれる検出画素と検出画素に
含まれる特定の代表画素との相関をとって被写体の動き
ベクトルを検出する動きベクトル検出回路であって、動
きベクトル検出領域に含まれる代表画素をメモリする１
つの代表画素メモリ、動きベクトル検出領域に含まれる
検出画素をメモリする１つの検出画素メモリ、代表画素
メモリから１ライン毎にそのラインに重なる検出ブロッ
クの代表画素を読み出す代表画素読出手段、読み出した
代表画素に対応する検出ブロックの検出画素を前記検出
画素メモリから１ライン毎に読み出す検出画素読出手
段、および読み出した代表画素と読み出した検出画素と
の間で相関をとる１つの相関手段を備える、動きベクト
ル検出回路である。
ル検出領域内に複数の検出ブロックを重ねて配置し、そ
れぞれの検出ブロックに含まれる検出画素と検出画素に
含まれる特定の代表画素との相関をとって被写体の動き
ベクトルを検出する動きベクトル検出回路であって、動
きベクトル検出領域に含まれる代表画素をメモリする１
つの代表画素メモリ、動きベクトル検出領域に含まれる
検出画素をメモリする１つの検出画素メモリ、代表画素
メモリから１ライン毎にそのラインに重なる検出ブロッ
クの代表画素を読み出す代表画素読出手段、読み出した
代表画素に対応する検出ブロックの検出画素を前記検出
画素メモリから１ライン毎に読み出す検出画素読出手
段、および読み出した代表画素と読み出した検出画素と
の間で相関をとる１つの相関手段を備える、動きベクト
ル検出回路である。
【０００５】
【作用】動きベクトル検出領域に重ねて配置された各検
出ブロックの代表画素および検出画素が、それぞれ代表
画素メモリおよび検出画素メモリに書き込まれる。な
お、検出画素メモリには、たとえば代表画素よりも１フ
レーム後の検出画素が書き込まれる。代表画素読出手段
はそれぞれの検出ブロック毎に代表画素を読み出し、検
出画素読出手段は読み出された代表画素に対応する検出
画素を読み出す。そして、相関手段が、読み出された代
表画素と検出画素との間で相関をとる。これによって動
きベクトルが検出される。
出ブロックの代表画素および検出画素が、それぞれ代表
画素メモリおよび検出画素メモリに書き込まれる。な
お、検出画素メモリには、たとえば代表画素よりも１フ
レーム後の検出画素が書き込まれる。代表画素読出手段
はそれぞれの検出ブロック毎に代表画素を読み出し、検
出画素読出手段は読み出された代表画素に対応する検出
画素を読み出す。そして、相関手段が、読み出された代
表画素と検出画素との間で相関をとる。これによって動
きベクトルが検出される。
【０００６】
【発明の効果】この発明によれば、代表画素および検出
画素を１の代表画素メモリおよび検出画素メモリに書き
込み、それぞれから読み出した代表画素と検出画素との
間で相関をとるようにしたため、ハード数を減らすこと
ができ、コストを抑えることができる。
画素を１の代表画素メモリおよび検出画素メモリに書き
込み、それぞれから読み出した代表画素と検出画素との
間で相関をとるようにしたため、ハード数を減らすこと
ができ、コストを抑えることができる。
【０００７】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【０００８】
【実施例】図１を参照して、この実施例の被写体追尾カ
メラ装置１０は鏡筒１２を含む。図２にも示すように、
鏡筒１２の前部にはズームレンズ１４が搭載され、後部
には撮像素子１６が搭載される。鏡筒１２は第１のフレ
ーム２２で支持され、第１のフレーム２２は第２のフレ
ーム２４で支持される。さらに、第２のフレーム２４は
筐体１８に固着される。したがって、鏡筒１２は軸２０
によってヨーイング方向に回動でき、軸２５によってピ
ッチング方向に回動できる。第１のアクチュエータ２６
は、第１のフレーム２２に固着されたコイル２８と第２
のフレーム２４に固着されたマグネット３０とを含み、
鏡筒１２を筐体１８に対してヨーイング方向に回動駆動
する。第２のアクチュエータ３２は、第１のフレーム２
２に固着されたマグネット３４と鏡筒１２に固着された
コイル３６とを含み、鏡筒１２を筐体１８に対してピッ
チング方向へ回動駆動する。被写体を撮像して撮像素子
１６から出力される画像信号は画像処理回路３８によっ
て映像信号に変換される。
メラ装置１０は鏡筒１２を含む。図２にも示すように、
鏡筒１２の前部にはズームレンズ１４が搭載され、後部
には撮像素子１６が搭載される。鏡筒１２は第１のフレ
ーム２２で支持され、第１のフレーム２２は第２のフレ
ーム２４で支持される。さらに、第２のフレーム２４は
筐体１８に固着される。したがって、鏡筒１２は軸２０
によってヨーイング方向に回動でき、軸２５によってピ
ッチング方向に回動できる。第１のアクチュエータ２６
は、第１のフレーム２２に固着されたコイル２８と第２
のフレーム２４に固着されたマグネット３０とを含み、
鏡筒１２を筐体１８に対してヨーイング方向に回動駆動
する。第２のアクチュエータ３２は、第１のフレーム２
２に固着されたマグネット３４と鏡筒１２に固着された
コイル３６とを含み、鏡筒１２を筐体１８に対してピッ
チング方向へ回動駆動する。被写体を撮像して撮像素子
１６から出力される画像信号は画像処理回路３８によっ
て映像信号に変換される。
【０００９】動きベクトル検出回路４０は、この映像信
号から動きベクトル検出領域内の画像の動き方向と大き
さとを示す動きベクトルを検出する。アクチュエータ制
御回路４２はこの動きベクトルに応じてアクチュエータ
２６および３２を駆動制御し、被写体を追従する。ま
た、鏡筒１２内に設けられたズーム位置検出回路４４は
可変抵抗器（図示せず）を含む。可変抵抗の値はズーム
レンズ１４の動きに応じて変化し、この変化に対応する
電圧がアクチュエータ制御回路４２に与えられる。この
ようにして、ズーム位置検出回路４４によってズーム位
置が検出される。また、動きベクトル検出回路４０は動
きベクトル検出領域制御回路４６によって動きベクトル
検出領域を設定する。さらに、撮影中の映像をモニタす
るビューファインダ４８の画面内には、動きベクトル検
出領域重畳回路５０によって動きベクトル検出領域が映
し出される。すなわち、動きベクトル検出領域制御回路
４６，動きベクトル検出領域重畳回路５０およびビュー
ファインダ４８で、ビューファインダ４８内の画面上に
動きベクトル検出領域を設定する手段を構成し、動きベ
クトル検出領域制御回路４６で、ビューファインダ４８
内に表示された動きベクトル検出領域を動きベクトル検
出回路４０に設定する。
号から動きベクトル検出領域内の画像の動き方向と大き
さとを示す動きベクトルを検出する。アクチュエータ制
御回路４２はこの動きベクトルに応じてアクチュエータ
２６および３２を駆動制御し、被写体を追従する。ま
た、鏡筒１２内に設けられたズーム位置検出回路４４は
可変抵抗器（図示せず）を含む。可変抵抗の値はズーム
レンズ１４の動きに応じて変化し、この変化に対応する
電圧がアクチュエータ制御回路４２に与えられる。この
ようにして、ズーム位置検出回路４４によってズーム位
置が検出される。また、動きベクトル検出回路４０は動
きベクトル検出領域制御回路４６によって動きベクトル
検出領域を設定する。さらに、撮影中の映像をモニタす
るビューファインダ４８の画面内には、動きベクトル検
出領域重畳回路５０によって動きベクトル検出領域が映
し出される。すなわち、動きベクトル検出領域制御回路
４６，動きベクトル検出領域重畳回路５０およびビュー
ファインダ４８で、ビューファインダ４８内の画面上に
動きベクトル検出領域を設定する手段を構成し、動きベ
クトル検出領域制御回路４６で、ビューファインダ４８
内に表示された動きベクトル検出領域を動きベクトル検
出回路４０に設定する。
【００１０】動きベクトル検出回路４０はたとえば代表
点方式を用いて図３および図４に示すように構成され
る。ここでは、たとえば図５に示すように、ビューファ
インダ４８の画面５２内にほぼ正方形の動きベクトル検
出領域５４が設定され、動きベクトル検出領域５４内に
「○×△□」の合計１６個の代表点（代表画素）Ａ１〜
Ｄ４が含まれる。この代表点Ａ１〜Ｄ４は、図６に示す
ように各検出ブロックの中心に設定される。なお、動き
ベクトル検出領域５４は、横方向に８０個の画素を有
し、各検出ブロックは横方向に１６個の画素を有する。
点方式を用いて図３および図４に示すように構成され
る。ここでは、たとえば図５に示すように、ビューファ
インダ４８の画面５２内にほぼ正方形の動きベクトル検
出領域５４が設定され、動きベクトル検出領域５４内に
「○×△□」の合計１６個の代表点（代表画素）Ａ１〜
Ｄ４が含まれる。この代表点Ａ１〜Ｄ４は、図６に示す
ように各検出ブロックの中心に設定される。なお、動き
ベクトル検出領域５４は、横方向に８０個の画素を有
し、各検出ブロックは横方向に１６個の画素を有する。
【００１１】図３に戻って、入力された映像信号に含ま
れる水平同期信号は水平同期分離回路５６で分離され、
水平アドレスカウンタ６０のリセット端子および垂直ア
ドレスカウンタ６２のクロック端子に与えられる。ま
た、入力映像信号に含まれる垂直同期信号は垂直同期分
離回路５８で分離され、垂直アドレスカウンタ６２のリ
セット端子に与えられる。なお、水平アドレスカウンタ
６０のクロック端子には、図７に示すかつ１周期が１画
素期間に相当するサンプリングクロックが与えられる。
水平デコーダ６４および垂直デコーダ６６には、水平ア
ドレスカウンタ６０および垂直アドレスカウンタ６２の
カウント値がそれぞれ与えられるとともに、動きベクト
ル検出領域５４の左上の座標データがＣＰＵ６８からＣ
ＰＵインタフェース７０を介して与えられる。なお、こ
の座標データは追尾モードスイッチ７２がオンされたと
き出力される。また、動きベクトル検出領域５４はオペ
レータの制御によって画面５２上を移動し、これに応じ
て座標データが変わる。
れる水平同期信号は水平同期分離回路５６で分離され、
水平アドレスカウンタ６０のリセット端子および垂直ア
ドレスカウンタ６２のクロック端子に与えられる。ま
た、入力映像信号に含まれる垂直同期信号は垂直同期分
離回路５８で分離され、垂直アドレスカウンタ６２のリ
セット端子に与えられる。なお、水平アドレスカウンタ
６０のクロック端子には、図７に示すかつ１周期が１画
素期間に相当するサンプリングクロックが与えられる。
水平デコーダ６４および垂直デコーダ６６には、水平ア
ドレスカウンタ６０および垂直アドレスカウンタ６２の
カウント値がそれぞれ与えられるとともに、動きベクト
ル検出領域５４の左上の座標データがＣＰＵ６８からＣ
ＰＵインタフェース７０を介して与えられる。なお、こ
の座標データは追尾モードスイッチ７２がオンされたと
き出力される。また、動きベクトル検出領域５４はオペ
レータの制御によって画面５２上を移動し、これに応じ
て座標データが変わる。
【００１２】水平デコーダ６４は、水平アドレスカウン
タ６０のカウント値および座標データを受け、図７に示
すパルスＨ１０〜Ｈ２１とリード／ライトクロックＲ／
Ｗ１および２を出力する。また、垂直デコーダ６６は、
垂直アドレスカウンタ６２のカウント値および座標デー
タを受け、図７に示すパルスＶ１０〜Ｖ２３を出力す
る。そして、これらのパルスないしクロックが、ゲート
７６を介してラッチ回路７８ａ〜７８ｄ，カウンタ８０
ａ〜８０ｄ，代表点メモリ８２，水平画素メモリ８８な
どに与えられる。なお、リード／ライトクロックＲ／Ｗ
１および２はローレベルのとき読出信号として機能し、
ハイレベルのとき書込信号として機能する。
タ６０のカウント値および座標データを受け、図７に示
すパルスＨ１０〜Ｈ２１とリード／ライトクロックＲ／
Ｗ１および２を出力する。また、垂直デコーダ６６は、
垂直アドレスカウンタ６２のカウント値および座標デー
タを受け、図７に示すパルスＶ１０〜Ｖ２３を出力す
る。そして、これらのパルスないしクロックが、ゲート
７６を介してラッチ回路７８ａ〜７８ｄ，カウンタ８０
ａ〜８０ｄ，代表点メモリ８２，水平画素メモリ８８な
どに与えられる。なお、リード／ライトクロックＲ／Ｗ
１および２はローレベルのとき読出信号として機能し、
ハイレベルのとき書込信号として機能する。
【００１３】映像信号はＡ／Ｄ変換器７４で映像データ
に変換され、ゲート回路７６から出力されたＨ１１およ
びＶ１１のＡＮＤ信号によってラッチ回路７８ａでラッ
チされる。これによって、動きベクトル検出領域５４に
含まれる１６個の代表点Ａ１〜Ｄ４における画素データ
がラッチされる。ラッチされた画素データはリード／ラ
イトクロックＲ／Ｗ１およびカウンタ８０ａから出力さ
れたアドレス信号によって、２フレーム（３２ドット）
のメモリエリアを有する代表点メモリ８２の第１フレー
ムに書き込まれる。カウンタ８０ａはパルスＨ１１およ
びＶ１１のＡＮＤ信号がハイレベルのときにサンプリン
グクロックに従ってインクリメントされ、パルスＨ２０
およびＶ２０のＡＮＤ信号によってリセットされる。代
表点メモリ８２に書き込まれた画素データは１フレーム
遅れて読み出され、読み出しと同じフレーム期間にラッ
チ回路７８ａから出力された画素データが第２メモリエ
リアに書き込まれる。これ以降は第１メモリエリアと第
２メモリエリアとの間で交互に書き込みおよび読み出し
が繰り返される。
に変換され、ゲート回路７６から出力されたＨ１１およ
びＶ１１のＡＮＤ信号によってラッチ回路７８ａでラッ
チされる。これによって、動きベクトル検出領域５４に
含まれる１６個の代表点Ａ１〜Ｄ４における画素データ
がラッチされる。ラッチされた画素データはリード／ラ
イトクロックＲ／Ｗ１およびカウンタ８０ａから出力さ
れたアドレス信号によって、２フレーム（３２ドット）
のメモリエリアを有する代表点メモリ８２の第１フレー
ムに書き込まれる。カウンタ８０ａはパルスＨ１１およ
びＶ１１のＡＮＤ信号がハイレベルのときにサンプリン
グクロックに従ってインクリメントされ、パルスＨ２０
およびＶ２０のＡＮＤ信号によってリセットされる。代
表点メモリ８２に書き込まれた画素データは１フレーム
遅れて読み出され、読み出しと同じフレーム期間にラッ
チ回路７８ａから出力された画素データが第２メモリエ
リアに書き込まれる。これ以降は第１メモリエリアと第
２メモリエリアとの間で交互に書き込みおよび読み出し
が繰り返される。
【００１４】代表点メモリ８２から画素データを読み出
すとき、デコーダ８４ａはカウンタ８０ｃのカウント値
に応じて読出アドレス信号を出力する。すなわち、カウ
ンタ８０ｃは、ゲート回路７６から出力されるパルスＨ
１２およびＶ１０のＡＮＤ信号またはパルスＨ１３およ
びＶ１０のＡＮＤ信号がハイレベルのとき、サンプリン
グクロックに従ってインクリメントされ、パルスＨ２１
によってリセットされる。なお、カウンタ８０ｃのイネ
ーブル端子には、図５に示す領域(1) および(5) の期間
パルスＨ１２およびＶ１０のＡＮＤ信号が与えられ、領
域(2) 〜(4) の期間パルスＨ１３およびＶ１０のＡＮＤ
信号が与えられる。また、スイッチＳＷ２はＶ２１，Ｖ
２２およびＶ２３がそれぞれ、“０”，“０”および
“０”あるいは“１”，“０”および“０”のとき端子
Ｃ１と接続され、“０”，“１”および“０”のとき端
子Ｃ２と接続され、“１”，“１”および“０”のとき
端子Ｃ３と接続され、そして“０”，“０”および
“１”のとき端子Ｃ４と接続される。そして、カウンタ
８０ｃは、スイッチＳＷ２が端子Ｃ１，Ｃ２，Ｃ３およ
びＣ４のそれぞれと接続されたとき、初期値を“０”，
“４”，“８”および“１２”にセットする。
すとき、デコーダ８４ａはカウンタ８０ｃのカウント値
に応じて読出アドレス信号を出力する。すなわち、カウ
ンタ８０ｃは、ゲート回路７６から出力されるパルスＨ
１２およびＶ１０のＡＮＤ信号またはパルスＨ１３およ
びＶ１０のＡＮＤ信号がハイレベルのとき、サンプリン
グクロックに従ってインクリメントされ、パルスＨ２１
によってリセットされる。なお、カウンタ８０ｃのイネ
ーブル端子には、図５に示す領域(1) および(5) の期間
パルスＨ１２およびＶ１０のＡＮＤ信号が与えられ、領
域(2) 〜(4) の期間パルスＨ１３およびＶ１０のＡＮＤ
信号が与えられる。また、スイッチＳＷ２はＶ２１，Ｖ
２２およびＶ２３がそれぞれ、“０”，“０”および
“０”あるいは“１”，“０”および“０”のとき端子
Ｃ１と接続され、“０”，“１”および“０”のとき端
子Ｃ２と接続され、“１”，“１”および“０”のとき
端子Ｃ３と接続され、そして“０”，“０”および
“１”のとき端子Ｃ４と接続される。そして、カウンタ
８０ｃは、スイッチＳＷ２が端子Ｃ１，Ｃ２，Ｃ３およ
びＣ４のそれぞれと接続されたとき、初期値を“０”，
“４”，“８”および“１２”にセットする。
【００１５】したがって、表１を参照して、図５の領域
(1) においてはカウンタ８０ｃは“０”から“３”まで
インクリメントされ、このときデコーダ８４ａは代表点
Ａ１，Ａ２，Ｂ１およびＢ２のアドレスデータを出力す
る。また、領域(2) では、カウンタ８０ｃは“０”から
“７”までインクリメントされ、デコーダ８４ａは代表
点Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ１およびＤ
２のアドレスデータを出力する。さらに、領域(3) で
は、カウンタ８０ｃは“４”から“１１”までインクリ
メントされ、デコーダ８４ａは代表点Ｃ１，Ｃ２，Ｄ
１，Ｄ２，Ａ３，Ａ４，Ｂ３およびＢ４のアドレスデー
タを出力する。さらにまた、領域(4) においては、カウ
ンタ８０ｃは“８”から“１５”までインクリメントさ
れ、デコーダ８４ａは代表点Ａ３，Ａ４，Ｂ３，Ｂ４，
Ｃ３，Ｃ４，Ｄ３およびＤ４のアドレスデータを出力す
る。また、領域(5) では、カウンタ８０ｃは“１２”か
ら“１５”まで変化し、デコーダ８４ａは代表点Ｃ３，
Ｃ４，Ｄ３およびＤ４のアドレスデータを出力する。
(1) においてはカウンタ８０ｃは“０”から“３”まで
インクリメントされ、このときデコーダ８４ａは代表点
Ａ１，Ａ２，Ｂ１およびＢ２のアドレスデータを出力す
る。また、領域(2) では、カウンタ８０ｃは“０”から
“７”までインクリメントされ、デコーダ８４ａは代表
点Ａ１，Ａ２，Ｂ１，Ｂ２，Ｃ１，Ｃ２，Ｄ１およびＤ
２のアドレスデータを出力する。さらに、領域(3) で
は、カウンタ８０ｃは“４”から“１１”までインクリ
メントされ、デコーダ８４ａは代表点Ｃ１，Ｃ２，Ｄ
１，Ｄ２，Ａ３，Ａ４，Ｂ３およびＢ４のアドレスデー
タを出力する。さらにまた、領域(4) においては、カウ
ンタ８０ｃは“８”から“１５”までインクリメントさ
れ、デコーダ８４ａは代表点Ａ３，Ａ４，Ｂ３，Ｂ４，
Ｃ３，Ｃ４，Ｄ３およびＤ４のアドレスデータを出力す
る。また、領域(5) では、カウンタ８０ｃは“１２”か
ら“１５”まで変化し、デコーダ８４ａは代表点Ｃ３，
Ｃ４，Ｄ３およびＤ４のアドレスデータを出力する。
【００１６】
【表１】
【００１７】このようなアドレスデータとリード／ライ
トクロックＲ／Ｗ１によって代表点メモリ８２から所望
の代表点の画素データが出力され、ラッチ回路７８ｃで
パルスＨ１２およびＶ１０のＡＮＤ信号またはパルスＨ
１３およびＶ１０のＡＮＤ信号によってラッチされる。
なお、ラッチ回路７８ｃには領域(1) および(5) の期間
Ｈ１２およびＶ１０のＡＮＤ信号が与えられ、領域(2)
〜(4) の期間パルスＨ１３およびＶ１０のＡＮＤ信号が
与えられる。そして、ラッチ回路７８ｃから出力された
画素データが相関器８６に与えられる。
トクロックＲ／Ｗ１によって代表点メモリ８２から所望
の代表点の画素データが出力され、ラッチ回路７８ｃで
パルスＨ１２およびＶ１０のＡＮＤ信号またはパルスＨ
１３およびＶ１０のＡＮＤ信号によってラッチされる。
なお、ラッチ回路７８ｃには領域(1) および(5) の期間
Ｈ１２およびＶ１０のＡＮＤ信号が与えられ、領域(2)
〜(4) の期間パルスＨ１３およびＶ１０のＡＮＤ信号が
与えられる。そして、ラッチ回路７８ｃから出力された
画素データが相関器８６に与えられる。
【００１８】Ａ／Ｄ変換器７４から出力された映像デー
タはまた、ラッチ回路７８ｂでパルスＨ１０およびＶ１
０のＡＮＤ信号によってラッチされる。したがって、ラ
ッチ回路７８ｂからは動きベクトル検出領域５４に含ま
れる全ての画素データが出力される。この画素データ
は、リード／ライトクロックＲ／Ｗ２およびカウンタ８
０ｂから出力されたアドレスデータに従って水平画素メ
モリ８８に書き込まれる。この水平画素メモリ８８が特
許請求の範囲の検出画素メモリに対応する。カウンタ８
０ｂは、イネーブル端子に与えられるパルスＨ１０およ
びＶ１０のＡＮＤ信号がハイレベルの期間サンプリング
クロックによってインクリメントされ、パルスＨ２１お
よびＶ１０のＡＮＤ信号によってリセットされる。な
お、水平画素メモリ８８は１フレーム分のメモリエリア
を有する。ラッチ回路７８ｂから出力された画素データ
はまた、端子Ｃ５に与えられ、パルスＨ１４がハイレベ
ルのときにスイッチＳＷ１が端子Ｃ５に接続されること
によって、この画素データがラッチ回路７８ｄに与えら
れる。このようにラッチ回路７８ｂから出力された画素
データの一部を直接ラッチ回路７８ｄに与えることによ
って、水平画素メモリ８８からその画素データを読み出
す手間が省かれる。なお、パルスＨ１４がローレベルと
なると、スイッチＳＷ１は端子Ｃ６と接続される。
タはまた、ラッチ回路７８ｂでパルスＨ１０およびＶ１
０のＡＮＤ信号によってラッチされる。したがって、ラ
ッチ回路７８ｂからは動きベクトル検出領域５４に含ま
れる全ての画素データが出力される。この画素データ
は、リード／ライトクロックＲ／Ｗ２およびカウンタ８
０ｂから出力されたアドレスデータに従って水平画素メ
モリ８８に書き込まれる。この水平画素メモリ８８が特
許請求の範囲の検出画素メモリに対応する。カウンタ８
０ｂは、イネーブル端子に与えられるパルスＨ１０およ
びＶ１０のＡＮＤ信号がハイレベルの期間サンプリング
クロックによってインクリメントされ、パルスＨ２１お
よびＶ１０のＡＮＤ信号によってリセットされる。な
お、水平画素メモリ８８は１フレーム分のメモリエリア
を有する。ラッチ回路７８ｂから出力された画素データ
はまた、端子Ｃ５に与えられ、パルスＨ１４がハイレベ
ルのときにスイッチＳＷ１が端子Ｃ５に接続されること
によって、この画素データがラッチ回路７８ｄに与えら
れる。このようにラッチ回路７８ｂから出力された画素
データの一部を直接ラッチ回路７８ｄに与えることによ
って、水平画素メモリ８８からその画素データを読み出
す手間が省かれる。なお、パルスＨ１４がローレベルと
なると、スイッチＳＷ１は端子Ｃ６と接続される。
【００１９】デコーダ８４ｂからは、リード／ライトク
ロックＲ／Ｗ２と“０”から“６３”までカウントする
カウンタ８０ｄのカウント値に応じてアドレスデータが
出力され、これに従って水平画素メモリ８８から画素デ
ータが読み出される。すなわち、カウンタ８０ｄはパル
スＨ１５およびＶ１０のＡＮＤ信号またはパルスＨ１６
およびＶ１０のＡＮＤ信号がハイレベルのときサンプリ
ングクロックに従ってインクリメントされ、パルスＨ２
１によってリセットされる。具体的には、イネーブル端
子には領域(1) および(5) の期間パルスＨ１５およびＶ
１０のＡＮＤ信号が与えられ、領域(2) 〜(4) の期間パ
ルスＨ１６およびＶ１０のＡＮＤ信号が与えられる。ま
た、デコーダ８４ｂもカウンタ８０ｄのイネーブル端子
に与えられる信号と同じ信号を受ける。
ロックＲ／Ｗ２と“０”から“６３”までカウントする
カウンタ８０ｄのカウント値に応じてアドレスデータが
出力され、これに従って水平画素メモリ８８から画素デ
ータが読み出される。すなわち、カウンタ８０ｄはパル
スＨ１５およびＶ１０のＡＮＤ信号またはパルスＨ１６
およびＶ１０のＡＮＤ信号がハイレベルのときサンプリ
ングクロックに従ってインクリメントされ、パルスＨ２
１によってリセットされる。具体的には、イネーブル端
子には領域(1) および(5) の期間パルスＨ１５およびＶ
１０のＡＮＤ信号が与えられ、領域(2) 〜(4) の期間パ
ルスＨ１６およびＶ１０のＡＮＤ信号が与えられる。ま
た、デコーダ８４ｂもカウンタ８０ｄのイネーブル端子
に与えられる信号と同じ信号を受ける。
【００２０】これによって、表２に示すように、領域
(1) ではカウンタ８０ｄは“０”から“６３”までイン
クリメントされ、デコーダ８４ｂは“１６”〜“７９”
のアドレス信号を出力する。したがって、水平画素メモ
リ８８に書き込まれた画素データは図８に示す矢印ｂ１
およびｂ２の順で読み出される。領域(2) では、カウン
タ８０ｄは“０”から“６３”までのインクリメントを
３回繰り返す。デコーダ８４ｂは１回目のインクリメン
トでアドレス“１６”〜“７９”を指定し、２回目のイ
ンクリメントでアドレス“０”〜“６３”を指定し、そ
して３回目のインクリメントでアドレス“１６”〜“７
９”を指定する。このため、水平画素メモリ８８の画素
データは矢印ｂ１，ｂ２，ｃ１，ｃ２，ｄ１およびｄ２
の順で読み出される。なお、デコーダはパルスＨ１５お
よびＶ１０のＡＮＤ信号またはパルスＨ１６およびＶ１
０のＡＮＤ信号によって領域を区別する。
(1) ではカウンタ８０ｄは“０”から“６３”までイン
クリメントされ、デコーダ８４ｂは“１６”〜“７９”
のアドレス信号を出力する。したがって、水平画素メモ
リ８８に書き込まれた画素データは図８に示す矢印ｂ１
およびｂ２の順で読み出される。領域(2) では、カウン
タ８０ｄは“０”から“６３”までのインクリメントを
３回繰り返す。デコーダ８４ｂは１回目のインクリメン
トでアドレス“１６”〜“７９”を指定し、２回目のイ
ンクリメントでアドレス“０”〜“６３”を指定し、そ
して３回目のインクリメントでアドレス“１６”〜“７
９”を指定する。このため、水平画素メモリ８８の画素
データは矢印ｂ１，ｂ２，ｃ１，ｃ２，ｄ１およびｄ２
の順で読み出される。なお、デコーダはパルスＨ１５お
よびＶ１０のＡＮＤ信号またはパルスＨ１６およびＶ１
０のＡＮＤ信号によって領域を区別する。
【００２１】領域(3) および領域(4) でも、カウンタ８
０ｄは領域(2) と同様にインクリメントを繰り返し、デ
コーダ８４ｂは領域(2) と同様にアドレスを指定する。
したがって、領域(3) では、水平画素メモリ８８の画素
データは矢印ｃ１，ｃ２，ｄ１，ｄ２，ａ３，ａ４，ｂ
３およびｂ４の順で操作され、領域(4) では水平画素メ
モリ８８の画素データは矢印ａ３，ａ４，ｂ３，ｂ４，
ｃ３，ｃ４，ｄ３およびｄ４の順で操作される。さら
に、領域(5) では、カウンタ８０ｄは領域(1) と同様に
インクリメントされ、デコーダ８４ｂも領域(1) と同様
にアドレスを指定する。このため、水平画素メモリ８８
の画素データは矢印ｄ３およびｄ４の順で読み出され
る。なお、領域(1) における矢印ａ１およびａ２，領域
(2) における矢印ａ１およびａ２，領域(3) における矢
印ｃ１およびｃ２，領域(4) における矢印ａ３およびａ
４，領域(5) における矢印ｃ３およびｃ４のそれぞれに
対応する画素データは、ラッチ回路７８ｂから直接ラッ
チ回路７８ｄに与えられる。
０ｄは領域(2) と同様にインクリメントを繰り返し、デ
コーダ８４ｂは領域(2) と同様にアドレスを指定する。
したがって、領域(3) では、水平画素メモリ８８の画素
データは矢印ｃ１，ｃ２，ｄ１，ｄ２，ａ３，ａ４，ｂ
３およびｂ４の順で操作され、領域(4) では水平画素メ
モリ８８の画素データは矢印ａ３，ａ４，ｂ３，ｂ４，
ｃ３，ｃ４，ｄ３およびｄ４の順で操作される。さら
に、領域(5) では、カウンタ８０ｄは領域(1) と同様に
インクリメントされ、デコーダ８４ｂも領域(1) と同様
にアドレスを指定する。このため、水平画素メモリ８８
の画素データは矢印ｄ３およびｄ４の順で読み出され
る。なお、領域(1) における矢印ａ１およびａ２，領域
(2) における矢印ａ１およびａ２，領域(3) における矢
印ｃ１およびｃ２，領域(4) における矢印ａ３およびａ
４，領域(5) における矢印ｃ３およびｃ４のそれぞれに
対応する画素データは、ラッチ回路７８ｂから直接ラッ
チ回路７８ｄに与えられる。
【００２２】
【表２】
【００２３】ラッチ回路７８ｄは領域(1) および(5) で
Ｈ１４およびＶ１０のＡＮＤ信号とパルスＨ１５および
Ｖ１０のＡＮＤ信号とによって画素データをラッチす
る。また、領域(2) 〜(4) でパルスＨ１４およびＶ１０
のＡＮＤ信号とパルスＨ１６およびＶ１０のＡＮＤ信号
とによって画素データをラッチする。したがってラッチ
回路７８ｄからは、領域(1) の期間、矢印ａ１，ａ２，
ｂ１およびｂ２に対応する画素データが出力され、領域
(2) の期間、矢印ａ１，ａ２，ｂ１，ｂ２，ｃ１，ｃ
２，ｄ１およびｄ２に対応する画素データが出力され
る。また、領域(3) の期間、矢印ｃ１，ｃ２，ｄ１，ｄ
２，ａ３，ａ４，ｂ３およびｂ４に対応する画素データ
が出力され、領域(4) の期間、矢印ａ３，ａ４，ｂ３，
ｂ４，ｃ３，ｃ４，ｄ３およびｄ４に対応する画素デー
タが出力される。さらに、領域(5) の期間、矢印ｃ３，
ｃ４，ｄ３およびｄ４に対応する画素データが出力され
る。
Ｈ１４およびＶ１０のＡＮＤ信号とパルスＨ１５および
Ｖ１０のＡＮＤ信号とによって画素データをラッチす
る。また、領域(2) 〜(4) でパルスＨ１４およびＶ１０
のＡＮＤ信号とパルスＨ１６およびＶ１０のＡＮＤ信号
とによって画素データをラッチする。したがってラッチ
回路７８ｄからは、領域(1) の期間、矢印ａ１，ａ２，
ｂ１およびｂ２に対応する画素データが出力され、領域
(2) の期間、矢印ａ１，ａ２，ｂ１，ｂ２，ｃ１，ｃ
２，ｄ１およびｄ２に対応する画素データが出力され
る。また、領域(3) の期間、矢印ｃ１，ｃ２，ｄ１，ｄ
２，ａ３，ａ４，ｂ３およびｂ４に対応する画素データ
が出力され、領域(4) の期間、矢印ａ３，ａ４，ｂ３，
ｂ４，ｃ３，ｃ４，ｄ３およびｄ４に対応する画素デー
タが出力される。さらに、領域(5) の期間、矢印ｃ３，
ｃ４，ｄ３およびｄ４に対応する画素データが出力され
る。
【００２４】相関器８６は代表点Ａ１〜Ａ４の画素デー
タのそれぞれと矢印ａ１〜ａ４に対応する画素データと
のそれぞれとの間で相関をとり、代表点Ｂ１〜Ｂ４の画
素データのそれぞれと矢印ｂ１〜ｂ４に対応する画素デ
ータのそれぞれとの間で相関をとり、代表点Ｃ１〜Ｃ４
の画素データのそれぞれと矢印ｃ１〜ｃ４に対応する画
素データのそれぞれとの間で相関をとり、そして代表点
Ｄ１〜Ｄ４の画素データのそれぞれと矢印ｄ１〜ｄ４に
対応する画素データのそれぞれとの間で相関をとる。す
なわち、各代表点の画素データと各矢印に対応する画素
データとの差分絶対値を演算する。累積加算器９０は、
各検出ブロック内の各画素について算出された差分絶対
値を同じ座標にある画素毎に加算する。すなわち、累積
加算器９０は検出ブロック内の全画素の座標に対するア
ドレスを有し、各アドレスには、各検出ブロックの同じ
座標の画素について算出した差分絶対値の加算値が書き
込まれることになる。したがって、被写体が静止してい
るときは代表点に対応するアドレスの加算値が最小値と
なり、被写体が動いたときは、代表点から最小値のアド
レスに対応する位置への方向が動きベクトルの方向であ
り、その距離が動きベクトルの大きさとなる。このた
め、動きベクトル発生回路９２は累積加算器９０の加算
結果に応じて動きベクトルを出力する。
タのそれぞれと矢印ａ１〜ａ４に対応する画素データと
のそれぞれとの間で相関をとり、代表点Ｂ１〜Ｂ４の画
素データのそれぞれと矢印ｂ１〜ｂ４に対応する画素デ
ータのそれぞれとの間で相関をとり、代表点Ｃ１〜Ｃ４
の画素データのそれぞれと矢印ｃ１〜ｃ４に対応する画
素データのそれぞれとの間で相関をとり、そして代表点
Ｄ１〜Ｄ４の画素データのそれぞれと矢印ｄ１〜ｄ４に
対応する画素データのそれぞれとの間で相関をとる。す
なわち、各代表点の画素データと各矢印に対応する画素
データとの差分絶対値を演算する。累積加算器９０は、
各検出ブロック内の各画素について算出された差分絶対
値を同じ座標にある画素毎に加算する。すなわち、累積
加算器９０は検出ブロック内の全画素の座標に対するア
ドレスを有し、各アドレスには、各検出ブロックの同じ
座標の画素について算出した差分絶対値の加算値が書き
込まれることになる。したがって、被写体が静止してい
るときは代表点に対応するアドレスの加算値が最小値と
なり、被写体が動いたときは、代表点から最小値のアド
レスに対応する位置への方向が動きベクトルの方向であ
り、その距離が動きベクトルの大きさとなる。このた
め、動きベクトル発生回路９２は累積加算器９０の加算
結果に応じて動きベクトルを出力する。
【００２５】このように構成されることによって、複数
の検出ブロックを重ねて配置して形成した動きベクトル
検出領域５４に含まれる代表点Ａ１〜Ｄ４の画素データ
が代表点メモリ８２に書き込まれ、その１フレーム後の
動きベクトル検出領域５４に含まれる全ての画素データ
が水平画素メモリ８８に書き込まれる。代表点メモリ８
２に書き込まれた画素データは検出ブロック毎に読み出
され、相関器８６に与えられる。また、動きベクトル検
出領域５４に含まれる全ての画素データは、代表点メモ
リ８２から読み出された画素データに対応するように相
関器８６に与えられる。そして、両者の相関をとって動
きベクトルが検出される。
の検出ブロックを重ねて配置して形成した動きベクトル
検出領域５４に含まれる代表点Ａ１〜Ｄ４の画素データ
が代表点メモリ８２に書き込まれ、その１フレーム後の
動きベクトル検出領域５４に含まれる全ての画素データ
が水平画素メモリ８８に書き込まれる。代表点メモリ８
２に書き込まれた画素データは検出ブロック毎に読み出
され、相関器８６に与えられる。また、動きベクトル検
出領域５４に含まれる全ての画素データは、代表点メモ
リ８２から読み出された画素データに対応するように相
関器８６に与えられる。そして、両者の相関をとって動
きベクトルが検出される。
【００２６】この実施例によれば、代表点Ａ１〜Ｄ４の
画素信号と動きベクトル検出領域５４に含まれる画素デ
ータとをそれぞれ代表点メモリ８２および水平画素メモ
リ８８に書き込むようにしたので、ハード数を減らすこ
とができ、コストを抑えることができる。なお、この実
施例では図８に示す矢印ａ１〜ｄ４の順序で画素データ
を相関器８６に与えるようにしたが、代表点Ａ１〜Ｄ４
の画素データに対応する限りこれとは異なる順序で相関
器８６に与えるようにしてもよいことはもちろんであ
る。
画素信号と動きベクトル検出領域５４に含まれる画素デ
ータとをそれぞれ代表点メモリ８２および水平画素メモ
リ８８に書き込むようにしたので、ハード数を減らすこ
とができ、コストを抑えることができる。なお、この実
施例では図８に示す矢印ａ１〜ｄ４の順序で画素データ
を相関器８６に与えるようにしたが、代表点Ａ１〜Ｄ４
の画素データに対応する限りこれとは異なる順序で相関
器８６に与えるようにしてもよいことはもちろんであ
る。
【図１】この発明の一実施例を示すブロック図である。
【図２】図１の撮像部分を示す断面図である。
【図３】動きベクトル検出回路の一部を示すブロック図
である。
である。
【図４】動きベクトル検出回路の他の一部を示すブロッ
ク図である。
ク図である。
【図５】ビューファインダの画面上に設けられた動きベ
クトル検出領域を示す図解図である。
クトル検出領域を示す図解図である。
【図６】動きベクトル検出領域内に重ねて配置された各
検出ブロックを示す図解図である。
検出ブロックを示す図解図である。
【図７】図１実施例の動作の一部を示すタイミング図で
ある。
ある。
【図８】動きベクトル検出領域を示す図解図である。
１０ …被写体追尾カメラ装置 ４０ …動きベクトル検出回路 ８０ａ〜８０ｃ …カウンタ ８２ …代表点メモリ ８８ …水平画素メモリ ７８ａ〜７８ｄ …ラッチ回路 ８６ …相関器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06T 7/00 - 7/60 300 H04N 5/232
Claims (2)
- 【請求項１】動きベクトル検出領域内に複数の検出ブロ
ックを重ねて配置し、それぞれの検出ブロックに含まれ
る検出画素と前記検出画素に含まれる特定の代表画素と
の相関をとって被写体の動きベクトルを検出する動きベ
クトル検出回路であって、 前記動きベクトル検出領域に含まれる代表画素をメモリ
する１つの代表画素メモリ、 前記動きベクトル検出領域に含まれる検出画素をメモリ
する１つの検出画素メモリ、 前記代表画素メモリから１ライン毎にそのラインに重な
る検出ブロックの代表画素を読み出す代表画素読出手
段、 読み出した代表画素に対応する検出ブロックの検出画素
を前記検出画素メモリから１ライン毎に読み出す検出画
素読出手段、および読み出した代表画素と読み出した検
出画素との間で相関をとる１つの相関手段を備える、動
きベクトル検出回路。 - 【請求項２】請求項１に記載の動きベクトル検出回路を
用いた、被写体追尾カメラ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21859895A JP3143369B2 (ja) | 1995-08-28 | 1995-08-28 | 動きベクトル検出回路およびそれを用いた被写体追尾カメラ装置 |
| KR1019960035725A KR100412182B1 (ko) | 1995-08-28 | 1996-08-27 | 움직임벡터검출회로및그것을이용한피사체추적카메라장치 |
| US08/703,785 US5870141A (en) | 1995-08-28 | 1996-08-27 | Motion vector detection circuit and object tracking camera apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21859895A JP3143369B2 (ja) | 1995-08-28 | 1995-08-28 | 動きベクトル検出回路およびそれを用いた被写体追尾カメラ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0962847A JPH0962847A (ja) | 1997-03-07 |
| JP3143369B2 true JP3143369B2 (ja) | 2001-03-07 |
Family
ID=16722476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21859895A Expired - Fee Related JP3143369B2 (ja) | 1995-08-28 | 1995-08-28 | 動きベクトル検出回路およびそれを用いた被写体追尾カメラ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5870141A (ja) |
| JP (1) | JP3143369B2 (ja) |
| KR (1) | KR100412182B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3108355B2 (ja) * | 1996-02-02 | 2000-11-13 | 三洋電機株式会社 | 被写体追尾カメラ装置 |
| JP3315632B2 (ja) * | 1997-11-06 | 2002-08-19 | キヤノン株式会社 | メモリー制御装置とこれを用いた液晶表示装置 |
| CN1178467C (zh) * | 1998-04-16 | 2004-12-01 | 三星电子株式会社 | 自动跟踪运动目标的方法和装置 |
| US20040189804A1 (en) * | 2000-02-16 | 2004-09-30 | Borden George R. | Method of selecting targets and generating feedback in object tracking systems |
| JP2010288003A (ja) | 2009-06-10 | 2010-12-24 | Sanyo Electric Co Ltd | 動き検出装置 |
| CN103440277A (zh) * | 2013-08-12 | 2013-12-11 | 合肥寰景信息技术有限公司 | 一种动作模型特征库及其构建方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992007443A1 (en) * | 1990-10-23 | 1992-04-30 | Matsushita Electric Industrial Co., Ltd. | Picture movement detector |
| JP3123130B2 (ja) * | 1991-06-28 | 2001-01-09 | ソニー株式会社 | 動きベクトル検出装置 |
| US5650819A (en) * | 1993-09-30 | 1997-07-22 | Canon Kabushiki Kaisha | Image pickup apparatus |
| JP3192872B2 (ja) * | 1994-05-30 | 2001-07-30 | 三洋電機株式会社 | 動きベクトル検出回路およびそれを用いた被写体追尾カメラ装置 |
-
1995
- 1995-08-28 JP JP21859895A patent/JP3143369B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-27 US US08/703,785 patent/US5870141A/en not_active Expired - Lifetime
- 1996-08-27 KR KR1019960035725A patent/KR100412182B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5870141A (en) | 1999-02-09 |
| JPH0962847A (ja) | 1997-03-07 |
| KR970014146A (ko) | 1997-03-29 |
| KR100412182B1 (ko) | 2004-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6833862B1 (en) | Image sensor based vignetting correction | |
| US5754230A (en) | Image pickup apparatus with electronic viewfinder for synthesizing the sub image to a portion of the main image | |
| US8497916B2 (en) | Image capture device changing cropping range of image based on magnitude of shake of the device, image generating method, and computer program thereof | |
| EP1599035B1 (en) | Television camera | |
| EP2161617B1 (en) | Image pickup apparatus, image processing apparatus, image processing method, program and recording medium | |
| US8743268B2 (en) | Image capturing apparatus, control method therefor, and program for correcting shift based on shift amount in image plane | |
| US20070291114A1 (en) | Imaging Device, Product Package, and Semiconductor Integrated Circuit | |
| JP2001086395A5 (ja) | ||
| JPH05130484A (ja) | 手ブレ補正機能付きビデオカメラの画角補正回路 | |
| JPH082090B2 (ja) | 画像動き補正装置 | |
| JP2744265B2 (ja) | パノラマ撮影用表示装置 | |
| JP3143369B2 (ja) | 動きベクトル検出回路およびそれを用いた被写体追尾カメラ装置 | |
| US6359648B1 (en) | High-quality image input apparatus with motion compensation function | |
| JP2000209512A (ja) | 電子ズ―ム回路 | |
| JPS5967788A (ja) | テレビジヨン受像機のスチル画像発生装置 | |
| JPH11155096A (ja) | 撮像装置、コンピュータ読み取り可能な記憶媒体及び画像処理装置 | |
| JP5099210B2 (ja) | 撮像装置、撮像方法、画像処理装置、画像処理方法、プログラム及び記録媒体 | |
| JP2020061760A (ja) | 撮像装置 | |
| CA2240343A1 (en) | Image signal processor having an enlarged correction range for picture blurring caused by movement of the hands | |
| JP2735264B2 (ja) | 動き補正撮像装置 | |
| JP3125903B2 (ja) | 撮像装置 | |
| JP2669083B2 (ja) | 撮像装置 | |
| JPH1175106A (ja) | 静止画カメラ | |
| JP3005993B2 (ja) | カメラ装置 | |
| JP2773404B2 (ja) | 動き検出回路及び手ぶれ補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |