JP3139553B2 - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JP3139553B2 JP3139553B2 JP11528107A JP52810799A JP3139553B2 JP 3139553 B2 JP3139553 B2 JP 3139553B2 JP 11528107 A JP11528107 A JP 11528107A JP 52810799 A JP52810799 A JP 52810799A JP 3139553 B2 JP3139553 B2 JP 3139553B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- short
- circuit
- state
- circuit switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 技術分野 この発明はMOS型回路で構成される半導体集積回路素
子の電源電流を測定して素子の良否を判定するIC試験装
置に関する。
子の電源電流を測定して素子の良否を判定するIC試験装
置に関する。
背景技術 MOS型回路では能動素子が状態を反転動作するときだ
け電流を消費し、能動素子が静止している状態では絶縁
抵抗を流れる程度の極く微量の電流しか流れない特徴を
持っている。
け電流を消費し、能動素子が静止している状態では絶縁
抵抗を流れる程度の極く微量の電流しか流れない特徴を
持っている。
従来より、MOS型回路で構成される半導体集積回路素
子の静止時に流れる電源電流を測定し、この測定した電
源電流値が規定より大きいか否かによって半導体集積回
路素子内に短絡故障か開放故障が存在すると判定し、半
導体集積回路素子の良否を判定する試験方法がある。
子の静止時に流れる電源電流を測定し、この測定した電
源電流値が規定より大きいか否かによって半導体集積回
路素子内に短絡故障か開放故障が存在すると判定し、半
導体集積回路素子の良否を判定する試験方法がある。
第４図は従来の試験方法の一例を示す。被試験IC11の
電源供給端子11Aに電源回路12を接続し、電源供給端子1
1Aに被試験IC11に規定された電源電圧Vddを与えると共
に、被試験IC11の電流流出側の電源端子11Bを共通電位
点COMに接続する。
電源供給端子11Aに電源回路12を接続し、電源供給端子1
1Aに被試験IC11に規定された電源電圧Vddを与えると共
に、被試験IC11の電流流出側の電源端子11Bを共通電位
点COMに接続する。
電源回路12は被試験IC11がパルス状に消費する電流Ip
（第５図参照）を遅れなく供給できるように演算増幅器
12Aと、電圧源として動作するDA変換器12Bとによって構
成される。
（第５図参照）を遅れなく供給できるように演算増幅器
12Aと、電圧源として動作するDA変換器12Bとによって構
成される。
つまり、演算増幅器12Aの非反転入力端子にDA変換器1
2Bから被試験IC11の電源供給端子11Aに与えるべき電圧V
ddと同一の電圧を与える。演算増幅器12Aの出力端子は
電流測定手段13を介してセンシング点SENに接続し、セ
ンシング点SENを通じて被試験IC11の電源供給端子11Aに
電源電圧Vddを与えると共に、センシング点SENの電圧を
演算増幅器12Aの反転入力端子に帰還させる。
2Bから被試験IC11の電源供給端子11Aに与えるべき電圧V
ddと同一の電圧を与える。演算増幅器12Aの出力端子は
電流測定手段13を介してセンシング点SENに接続し、セ
ンシング点SENを通じて被試験IC11の電源供給端子11Aに
電源電圧Vddを与えると共に、センシング点SENの電圧を
演算増幅器12Aの反転入力端子に帰還させる。
この電源回路12の回路構造によればDA変換器12Bから
被試験IC11の電源電圧Vddを発生させ、この電圧Vddを演
算増幅器12Aの非反転入力端子に与えることにより、演
算増幅器12Aはセンシング点SENの電圧V1が、非反転入力
端子に与えられた電圧Vddと一致するように帰還動作
し、この帰還動作により被試験IC11の電源供給端子11A
に電圧Vddを与え続ける。
被試験IC11の電源電圧Vddを発生させ、この電圧Vddを演
算増幅器12Aの非反転入力端子に与えることにより、演
算増幅器12Aはセンシング点SENの電圧V1が、非反転入力
端子に与えられた電圧Vddと一致するように帰還動作
し、この帰還動作により被試験IC11の電源供給端子11A
に電圧Vddを与え続ける。
演算増幅器12Aの出力端子とセンシング点SENとの間に
電流検出抵抗器Riが接続され、この電流検出抵抗器Riに
発生する電圧を測定して被試験IC11に流れる電流Iddを
測定する。この例では被試験IC11が静止状態にある場合
の電流Idd（第５図参照）を測定する場合について説明
する。この静止状態で流れる電流Iddは数μＡ〜数10μ
Ａ程度であるから、電流検出抵抗器Riの抵抗値は100kΩ
程度の高抵抗となる。従って、この電流検出抵抗器Riに
は並列にダイオードD1とD2を接続し、このダイオードD1
とD2によって被試験IC11が動作するとき流れる電流Ipを
バイパスさせている。
電流検出抵抗器Riが接続され、この電流検出抵抗器Riに
発生する電圧を測定して被試験IC11に流れる電流Iddを
測定する。この例では被試験IC11が静止状態にある場合
の電流Idd（第５図参照）を測定する場合について説明
する。この静止状態で流れる電流Iddは数μＡ〜数10μ
Ａ程度であるから、電流検出抵抗器Riの抵抗値は100kΩ
程度の高抵抗となる。従って、この電流検出抵抗器Riに
は並列にダイオードD1とD2を接続し、このダイオードD1
とD2によって被試験IC11が動作するとき流れる電流Ipを
バイパスさせている。
電流検出抵抗器Riに流れる電流Iddによって発生する
電圧は高々数10mV程度である。従って測定しようとする
電流Iddによって発生する電圧範囲ではダイオードD1とD
2はオフの状態を維持する。電流検出抵抗器Riに発生す
る電圧は引算回路13Aで取り出され、出力端子13Bに導出
される。この出力端子13Bに導出した電圧VMを例えばAD
変換器でAD変換し、その電圧値VMから電流Iddを算出
し、電流値Iddが規定値より大きい場合はそのICを不良
と判定する。電流Iddの測定は被試験IC11の入力端子11C
に試験パターン信号を入力し、ICの内部をあらゆる静止
モードに設定し、全ての静止モードで電流Iddの値が規
定値より小さければ良品と判定する。
電圧は高々数10mV程度である。従って測定しようとする
電流Iddによって発生する電圧範囲ではダイオードD1とD
2はオフの状態を維持する。電流検出抵抗器Riに発生す
る電圧は引算回路13Aで取り出され、出力端子13Bに導出
される。この出力端子13Bに導出した電圧VMを例えばAD
変換器でAD変換し、その電圧値VMから電流Iddを算出
し、電流値Iddが規定値より大きい場合はそのICを不良
と判定する。電流Iddの測定は被試験IC11の入力端子11C
に試験パターン信号を入力し、ICの内部をあらゆる静止
モードに設定し、全ての静止モードで電流Iddの値が規
定値より小さければ良品と判定する。
ところで、この電源回路12では被試験IC11が動作する
場合にパルス状に電流Ipを消費する。この電流Ipは演算
増幅器12Aによって構成される電源回路12から供給され
るが、過渡的に大電流（数mA〜数10mA）が流れるため、
演算増幅器12Aでは応答遅れが発生する。このため比較
的容量値の大きい平滑コンデンサC1を電源回路12の出力
側に接続し、電源回路12の応答遅れに伴う電圧・電流の
低下を補う方法を採っている。
場合にパルス状に電流Ipを消費する。この電流Ipは演算
増幅器12Aによって構成される電源回路12から供給され
るが、過渡的に大電流（数mA〜数10mA）が流れるため、
演算増幅器12Aでは応答遅れが発生する。このため比較
的容量値の大きい平滑コンデンサC1を電源回路12の出力
側に接続し、電源回路12の応答遅れに伴う電圧・電流の
低下を補う方法を採っている。
このように、容量値が大きい平滑コンデンサC1を接続
しなければならないことにより、センシング点SENにわ
ずかなノイズが発生すると、このノイズによって平滑コ
ンデンサC1にノイズ電流Ic1が流れる。このノイズ電流I
c1は電流測定手段13から供給されるため、電流Iddの測
定に妨害を与える場合がある。
しなければならないことにより、センシング点SENにわ
ずかなノイズが発生すると、このノイズによって平滑コ
ンデンサC1にノイズ電流Ic1が流れる。このノイズ電流I
c1は電流測定手段13から供給されるため、電流Iddの測
定に妨害を与える場合がある。
このため、最近の傾向として第６図に示すように被試
験IC11の電流流出側の電源端子11Bと共通電位点（COM）
との間に電流検出抵抗器Riを接続し、この電流検出抵抗
器Riに発生する電圧を測定して電流Iddを算出する方法
が考えられている。
験IC11の電流流出側の電源端子11Bと共通電位点（COM）
との間に電流検出抵抗器Riを接続し、この電流検出抵抗
器Riに発生する電圧を測定して電流Iddを算出する方法
が考えられている。
この場合には電流検出抵抗器Riに並列に短絡スイッチ
14を接続し、被試験IC11が反転動作する際にこの短絡ス
イッチ14をオンに制御し、このとき流れる大電流Ipを短
絡スイッチ14でバイパスさせている。このため短絡スイ
ッチ14は高速動作が可能で然もオン抵抗が小さいDMOS等
と呼ばれているトランジスタが用いられている。
14を接続し、被試験IC11が反転動作する際にこの短絡ス
イッチ14をオンに制御し、このとき流れる大電流Ipを短
絡スイッチ14でバイパスさせている。このため短絡スイ
ッチ14は高速動作が可能で然もオン抵抗が小さいDMOS等
と呼ばれているトランジスタが用いられている。
この第６図に示した回路構造によれば、電源回路12の
電圧が一定の値以上であれば電源電圧が多少変動して
も、静止時の電流Iddは殆ど変化しない。つまり、平滑
コンデンサC1に流れるノイズ電流による影響を受けるこ
とがなく、静止時の電流Iddを安定に測定することがで
きる利点が得られる。
電圧が一定の値以上であれば電源電圧が多少変動して
も、静止時の電流Iddは殆ど変化しない。つまり、平滑
コンデンサC1に流れるノイズ電流による影響を受けるこ
とがなく、静止時の電流Iddを安定に測定することがで
きる利点が得られる。
然し乍らその反面短絡スイッチ14がオフになるタイミ
ングが早過ぎたり、或いは被試験IC11の内部において発
生する短絡故障等によって電流Iddが規定より大きい等
の理由によって、電流検出抵抗器Riに比較的大きい電流
が流れたとすると、電流検出抵抗器Riに大きな電圧が発
生し、電流流出側の電源端子11Bの電圧が上昇し、被試
験IC11が誤動作するおそれがある。また、短絡スイッチ
14を接続する配線にインダクタンス成分が発生すると、
このインダクタンス成分にパルス状に大きい電流が流れ
ることにより、スパイク状のノイズを発生し、このスパ
イクノイズにより被試験IC11を破損させてしまうおそれ
もある。このために、電流検出抵抗器Riに並列にダイオ
ードD3を接続し、このダイオードD3によって電源端子11
Bの電圧がスパイクノイズ等によって異常に上昇するこ
とを阻止する構成としている。
ングが早過ぎたり、或いは被試験IC11の内部において発
生する短絡故障等によって電流Iddが規定より大きい等
の理由によって、電流検出抵抗器Riに比較的大きい電流
が流れたとすると、電流検出抵抗器Riに大きな電圧が発
生し、電流流出側の電源端子11Bの電圧が上昇し、被試
験IC11が誤動作するおそれがある。また、短絡スイッチ
14を接続する配線にインダクタンス成分が発生すると、
このインダクタンス成分にパルス状に大きい電流が流れ
ることにより、スパイク状のノイズを発生し、このスパ
イクノイズにより被試験IC11を破損させてしまうおそれ
もある。このために、電流検出抵抗器Riに並列にダイオ
ードD3を接続し、このダイオードD3によって電源端子11
Bの電圧がスパイクノイズ等によって異常に上昇するこ
とを阻止する構成としている。
また、このようにダイオードD3を接続すると、一般に
ダイオードにはPN接合によるオフ容量成分が存在するの
で、短絡スイッチ14がオフの状態においてダイオードD3
のオフ容量にノイズ電圧等によりスパイク電流が充電さ
れると、その放電通路は電流検出抵抗器Riだけとなり、
放電に時間が掛かる不都合が生じる。つまり、放電を待
って電流Iddの測定を行なうため、電流の測定に時間が
掛かる欠点が生じる。
ダイオードにはPN接合によるオフ容量成分が存在するの
で、短絡スイッチ14がオフの状態においてダイオードD3
のオフ容量にノイズ電圧等によりスパイク電流が充電さ
れると、その放電通路は電流検出抵抗器Riだけとなり、
放電に時間が掛かる不都合が生じる。つまり、放電を待
って電流Iddの測定を行なうため、電流の測定に時間が
掛かる欠点が生じる。
この発明の目的はこれらの不都合を除去し、安全に然
も高速に被試験IC11の静止時における電流Iddを測定
し、ICの良否を判定することができるIC試験装置を提供
しようとするものである。
も高速に被試験IC11の静止時における電流Iddを測定
し、ICの良否を判定することができるIC試験装置を提供
しようとするものである。
発明の開示 この発明では被試験ICの電流が流出する側の電源端子
と共通電位点との間に電流検出抵抗器を接続し、この電
流検出抵抗器と並列に短絡スイッチを接続し、被試験IC
が大電流を消費する状態ではその大電流を短絡スイッチ
によってバイパスさせると共に、短絡スイッチがオフの
状態で電流検出抵抗器に発生する電圧を測定し、この電
圧値によって被試験ICの静止時における電流を測定し、
その電流値が所定値以下であるか否かによりICの良否を
判定するIC試験装置において、 短絡スイッチをオフの状態に制御する制御モードにお
いて、電流検出抵抗器に発生する電圧が所定値以上に上
昇することを検出して短絡スイッチをオンの状態に戻す
制御を行なう制御手段と短絡スイッチをオンの状態から
オフの状態に制御する制御回路に設けられ、短絡スイッ
チがオフに反転する動作を遅延させ、徐々にオフの状態
に変化させる遅延制御手段とを付加してIC試験装置を構
成したものである。
と共通電位点との間に電流検出抵抗器を接続し、この電
流検出抵抗器と並列に短絡スイッチを接続し、被試験IC
が大電流を消費する状態ではその大電流を短絡スイッチ
によってバイパスさせると共に、短絡スイッチがオフの
状態で電流検出抵抗器に発生する電圧を測定し、この電
圧値によって被試験ICの静止時における電流を測定し、
その電流値が所定値以下であるか否かによりICの良否を
判定するIC試験装置において、 短絡スイッチをオフの状態に制御する制御モードにお
いて、電流検出抵抗器に発生する電圧が所定値以上に上
昇することを検出して短絡スイッチをオンの状態に戻す
制御を行なう制御手段と短絡スイッチをオンの状態から
オフの状態に制御する制御回路に設けられ、短絡スイッ
チがオフに反転する動作を遅延させ、徐々にオフの状態
に変化させる遅延制御手段とを付加してIC試験装置を構
成したものである。
この発明によるIC試験装置の構成によれば、短絡スイ
ッチがオフの状態に制御される際に電流検出抵抗器に発
生する電圧が所定値以上に上昇することを検出すると、
短絡スイッチをオンの状態に戻す制御手段を設けたか
ら、仮に被試験ICの内部が不良で、被試験ICに入力され
ている信号の状態で短絡故障の影響が発生し、電源電流
の値が規定値以上流れており、この状態で短絡スイッチ
をオフにさせると電流検出抵抗器の電圧が異常値まで上
昇してしまう場合でも、短絡スイッチをオンの状態に戻
すから、電流検出抵抗器に大きな電圧を発生させずに済
ませることができる。
ッチがオフの状態に制御される際に電流検出抵抗器に発
生する電圧が所定値以上に上昇することを検出すると、
短絡スイッチをオンの状態に戻す制御手段を設けたか
ら、仮に被試験ICの内部が不良で、被試験ICに入力され
ている信号の状態で短絡故障の影響が発生し、電源電流
の値が規定値以上流れており、この状態で短絡スイッチ
をオフにさせると電流検出抵抗器の電圧が異常値まで上
昇してしまう場合でも、短絡スイッチをオンの状態に戻
すから、電流検出抵抗器に大きな電圧を発生させずに済
ませることができる。
この結果、被試験ICが誤動作すること、或いは破壊さ
れるような事故を未然に防ぐことができる。更に、この
発明では短絡スイッチをオフに制御する際に短絡スイッ
チがオフの状態に制御される動作を徐々に遅延動作させ
る遅延制御手段を設けたから、短絡スイッチをオフに制
御する際に電流検出抵抗器に発生する電圧が所定値以上
存在する場合に、短絡スイッチをオンの状態に戻す制御
手段の動作を高精度に実行させることができる。この結
果、電流検出抵抗器に発生する電圧が大きく変動するよ
うな状況が発生することが更に一層回避され、被試験IC
の誤動作、破壊等の事故の発生を２重に防止できる利点
が得られる。
れるような事故を未然に防ぐことができる。更に、この
発明では短絡スイッチをオフに制御する際に短絡スイッ
チがオフの状態に制御される動作を徐々に遅延動作させ
る遅延制御手段を設けたから、短絡スイッチをオフに制
御する際に電流検出抵抗器に発生する電圧が所定値以上
存在する場合に、短絡スイッチをオンの状態に戻す制御
手段の動作を高精度に実行させることができる。この結
果、電流検出抵抗器に発生する電圧が大きく変動するよ
うな状況が発生することが更に一層回避され、被試験IC
の誤動作、破壊等の事故の発生を２重に防止できる利点
が得られる。
この発明では更に、短絡スイッチを並列に複数設けた
IC試験装置を提案する。このように短絡スイッチを並列
に複数（Ｎ個）設けた構成によれば、短絡スイッチに被
試験ICを接続する配線のインダクタンス成分は1/Nとな
り、インダクタンスによって発生するスパイクノイズを
充分小さくすることができる。
IC試験装置を提案する。このように短絡スイッチを並列
に複数（Ｎ個）設けた構成によれば、短絡スイッチに被
試験ICを接続する配線のインダクタンス成分は1/Nとな
り、インダクタンスによって発生するスパイクノイズを
充分小さくすることができる。
更に、この発明では電流検出抵抗器を複数設け、この
複数の電流検出抵抗器をレンジ切替スイッチによって選
択的に回路に接続する構成としたから被試験ICの電流測
定を適正な電流測定レンジを選ぶことができる利点が得
られる。
複数の電流検出抵抗器をレンジ切替スイッチによって選
択的に回路に接続する構成としたから被試験ICの電流測
定を適正な電流測定レンジを選ぶことができる利点が得
られる。
この発明では更に、短絡スイッチがオフの状態におい
て、電流検出抵抗器に発生する電圧を一定時間間隔でサ
ンプリングし、その各サンプル値の変化量が所定値以上
か以下かによって被試験ICの良否を判定する判定手段を
設けた構成としたから、比較的短い時間の範囲内で被試
験ICの良否を判定できる利点が得られる。
て、電流検出抵抗器に発生する電圧を一定時間間隔でサ
ンプリングし、その各サンプル値の変化量が所定値以上
か以下かによって被試験ICの良否を判定する判定手段を
設けた構成としたから、比較的短い時間の範囲内で被試
験ICの良否を判定できる利点が得られる。
つまり、電流検出抵抗器に発生する電圧が所定値を越
えるか否かを見て被試験ICの良否を判定する判定方法を
採ったとすると、電流検出抵抗器に発生する電圧が所定
値に達するか否かを時間を掛けて監視しなければならな
い。このために判定結果を出すまでに時間が掛り、試験
に要する時間が長くなってしまう欠点が生じるが、この
発明ではこの点を複数回のサンプリングによって電流検
出抵抗器に発生する電圧値の変化を監視し、各サンプル
値の変化量が所定値以下であれば電圧の上昇率は低く、
最終値が低いことが解るため、比較的短時間に良否の判
定を行なうことができる利点が得られる。
えるか否かを見て被試験ICの良否を判定する判定方法を
採ったとすると、電流検出抵抗器に発生する電圧が所定
値に達するか否かを時間を掛けて監視しなければならな
い。このために判定結果を出すまでに時間が掛り、試験
に要する時間が長くなってしまう欠点が生じるが、この
発明ではこの点を複数回のサンプリングによって電流検
出抵抗器に発生する電圧値の変化を監視し、各サンプル
値の変化量が所定値以下であれば電圧の上昇率は低く、
最終値が低いことが解るため、比較的短時間に良否の判
定を行なうことができる利点が得られる。
図面の簡単な説明 第１図はこの発明によるIC試験装置の一実施例を説明
するための接続図、第２図はこの発明によるIC試験装置
の動作を説明するための波形図、第３図は第１図に示し
た短絡スイッチを複数設ける場合の短絡スイッチの配置
を説明するための平面図、第４図は従来の技術を説明す
るための接続図、第５図は第４図の動作を説明するため
の波形図、第６図は従来の技術の他の例を示す接続図で
ある。
するための接続図、第２図はこの発明によるIC試験装置
の動作を説明するための波形図、第３図は第１図に示し
た短絡スイッチを複数設ける場合の短絡スイッチの配置
を説明するための平面図、第４図は従来の技術を説明す
るための接続図、第５図は第４図の動作を説明するため
の波形図、第６図は従来の技術の他の例を示す接続図で
ある。
発明を実施するための最良の形態 第１図にこの発明によるIC試験装置の一実施例を示
す。第４図及び第６図と対応する部分には同一符号を付
して示す。この発明では被試験IC11の電流流出側の電源
端子11Bと共通電位点COMとの間に電流検出抵抗器Riと短
絡スイッチ14とを並列接続し、被試験IC11が大電流を消
費する状態では短絡スイッチ14をオンの状態に制御し、
被試験IC11が静止状態においては短絡スイッチ14をオフ
に制御して電流検出抵抗器Riに発生する電圧を測定し、
この電圧値から被試験IC11を流れる電流Iddを算出し、
その電流値に応じて被試験IC11の良否を判定するIC試験
装置において、 短絡スイッチ14をオフの状態に制御するモードにおい
て、電流検出抵抗器Riに発生する電圧が所定値以上に上
昇することを検出して短絡スイッチ14をオンの状態に戻
す制御を行なう制御手段15を設けた点と、 短絡スイッチ14をオンの状態からオフの状態に制御す
る制御回路が設けられ、短絡スイッチがオフに反転する
動作を緩慢に変化する電圧信号によって制御する遅延制
御手段16を設けた点を特徴とするものである。
す。第４図及び第６図と対応する部分には同一符号を付
して示す。この発明では被試験IC11の電流流出側の電源
端子11Bと共通電位点COMとの間に電流検出抵抗器Riと短
絡スイッチ14とを並列接続し、被試験IC11が大電流を消
費する状態では短絡スイッチ14をオンの状態に制御し、
被試験IC11が静止状態においては短絡スイッチ14をオフ
に制御して電流検出抵抗器Riに発生する電圧を測定し、
この電圧値から被試験IC11を流れる電流Iddを算出し、
その電流値に応じて被試験IC11の良否を判定するIC試験
装置において、 短絡スイッチ14をオフの状態に制御するモードにおい
て、電流検出抵抗器Riに発生する電圧が所定値以上に上
昇することを検出して短絡スイッチ14をオンの状態に戻
す制御を行なう制御手段15を設けた点と、 短絡スイッチ14をオンの状態からオフの状態に制御す
る制御回路が設けられ、短絡スイッチがオフに反転する
動作を緩慢に変化する電圧信号によって制御する遅延制
御手段16を設けた点を特徴とするものである。
制御手段15は演算増幅器15Aと比較電圧VRを発生する
電圧源15Bと、ラッチ回路15C及びゲート回路15Dとによ
って構成することができる。演算増幅器15Aの反転入力
端子に被試験IC11の電源端子11Bに発生する電圧Vssを供
給し、非反転入力端子には電圧源15Bから比較電圧VRを
供給する。比較電圧VRは被試験IC11の電源端子11Bの電
圧VSSが上昇したとき被試験IC11が誤動作を始める電圧
より低い例えば数mV程度に選定し、正常時は短絡スイッ
チ14がオン、オフの何れの状態でも演算増幅器15AはＨ
論理を出力し続ける。これに対し異常時には電源端子11
Bの電圧VSSがこの比較電圧VRより高くなり、演算増幅器
15Aの出力の論理値がＬ論理に立下る。
電圧源15Bと、ラッチ回路15C及びゲート回路15Dとによ
って構成することができる。演算増幅器15Aの反転入力
端子に被試験IC11の電源端子11Bに発生する電圧Vssを供
給し、非反転入力端子には電圧源15Bから比較電圧VRを
供給する。比較電圧VRは被試験IC11の電源端子11Bの電
圧VSSが上昇したとき被試験IC11が誤動作を始める電圧
より低い例えば数mV程度に選定し、正常時は短絡スイッ
チ14がオン、オフの何れの状態でも演算増幅器15AはＨ
論理を出力し続ける。これに対し異常時には電源端子11
Bの電圧VSSがこの比較電圧VRより高くなり、演算増幅器
15Aの出力の論理値がＬ論理に立下る。
ラッチ回路15Cは端子TX1から入力される測定信号SMES
（第２図Ｃ）が立上る毎に演算増幅器15Aの出力の状態
Ｈ論理を読み込む。従ってラッチ回路15Cは出力端子Ｑ
からＨ論理を出力し、ゲート回路15Dの一方の入力端子
にＨ論理を与える。ゲート回路15Dの他方の入力端子に
は測定信号SMESが入力されるから、ゲート回路15Dは測
定信号SMESがＨ論理にある間だけＨ論理の信号を出力
し、測定信号SMESがＬ論理に立下るとＬ論理を出力す
る。
（第２図Ｃ）が立上る毎に演算増幅器15Aの出力の状態
Ｈ論理を読み込む。従ってラッチ回路15Cは出力端子Ｑ
からＨ論理を出力し、ゲート回路15Dの一方の入力端子
にＨ論理を与える。ゲート回路15Dの他方の入力端子に
は測定信号SMESが入力されるから、ゲート回路15Dは測
定信号SMESがＨ論理にある間だけＨ論理の信号を出力
し、測定信号SMESがＬ論理に立下るとＬ論理を出力す
る。
制御手段15から出力される信号は遅延制御手段16に供
給される。遅延制御手段16はインバータ16Aと、時定数
回路16Bと、逆流阻止用のダイオード16Cとによって構成
される。被試験IC11に大電流が流れている状態では測定
信号SMESはＬ論理に維持される。従って、このＬ論理の
信号は遅延制御手段16でＨ論理に極性反転されて短絡ス
イッチ14のゲートに与えられるから、短絡スイッチ14は
オンの状態に維持される。従って、この状態では被試験
IC11を流れる大電流は短絡スイッチ14を通じて共通電位
点COMに流れる。
給される。遅延制御手段16はインバータ16Aと、時定数
回路16Bと、逆流阻止用のダイオード16Cとによって構成
される。被試験IC11に大電流が流れている状態では測定
信号SMESはＬ論理に維持される。従って、このＬ論理の
信号は遅延制御手段16でＨ論理に極性反転されて短絡ス
イッチ14のゲートに与えられるから、短絡スイッチ14は
オンの状態に維持される。従って、この状態では被試験
IC11を流れる大電流は短絡スイッチ14を通じて共通電位
点COMに流れる。
次に制御手段15と遅延制御手段16の動作を続けて説明
する。制御手段15がＨ論理を出力している状態では短絡
スイッチ14はオフの状態に制御される。この状態で測定
信号SMESがＬ論理に反転すると、制御手段15の出力V
CON1はＬ論理に立下る。遅延制御手段16はこのＬ論理の
信号を極性反転させ時定数回路16Bの入力の電位をＨ論
理に立上げる。この結果、逆流阻止ダイオード16CはＨ
論理を与える電圧により導通し、時定数回路16Bを構成
するコンデンサを急速充電し、遅延制御手段16の出力信
号としてＨ論理に反転する場合は測定信号SMESがＬ論理
に立下るのと同時に、時間遅れなく立上る。
する。制御手段15がＨ論理を出力している状態では短絡
スイッチ14はオフの状態に制御される。この状態で測定
信号SMESがＬ論理に反転すると、制御手段15の出力V
CON1はＬ論理に立下る。遅延制御手段16はこのＬ論理の
信号を極性反転させ時定数回路16Bの入力の電位をＨ論
理に立上げる。この結果、逆流阻止ダイオード16CはＨ
論理を与える電圧により導通し、時定数回路16Bを構成
するコンデンサを急速充電し、遅延制御手段16の出力信
号としてＨ論理に反転する場合は測定信号SMESがＬ論理
に立下るのと同時に、時間遅れなく立上る。
これに対し、測定信号SMESがＨ論理に立上る場合は制
御手段15の出力はＨ論理に立上る。従って遅延制御手段
16を構成するインバータ16Aの出力はＬ論理に立下る
が、このとき時定数回路16Bを構成するコンデンサに充
電されていた正の電荷はダイオード16Cによりインバー
タ16Aに吸い込まれることを阻止され、時定数回路16Bを
構成する抵抗器を通じて徐々に放電することになる。従
って、抵抗器の抵抗値を高抵抗に設定しておくことによ
り、コンデンサに充電されていた電圧VCON2の低下を第
２図Ｇに示すように緩慢に変化させることができる。
御手段15の出力はＨ論理に立上る。従って遅延制御手段
16を構成するインバータ16Aの出力はＬ論理に立下る
が、このとき時定数回路16Bを構成するコンデンサに充
電されていた正の電荷はダイオード16Cによりインバー
タ16Aに吸い込まれることを阻止され、時定数回路16Bを
構成する抵抗器を通じて徐々に放電することになる。従
って、抵抗器の抵抗値を高抵抗に設定しておくことによ
り、コンデンサに充電されていた電圧VCON2の低下を第
２図Ｇに示すように緩慢に変化させることができる。
このように、短絡スイッチ14のゲート電極に与える制
御電圧VCON2を短絡スイッチ14をオフに制御するモード
では徐々に電圧VCON2をゼロに戻すように遅延制御する
ことにより、被試験IC11の電源電流Iddの状態が大電流
が流れていた状態から、静止モードに安定した後に短絡
スイッチ14をオフの状態に切替えることができる。この
結果、電流検出抵抗器Riに大きな電圧が発生することを
抑制した状態で短絡スイッチ14をオフの状態に制御する
ことができるから、制御手段15を安定に動作させること
ができる。
御電圧VCON2を短絡スイッチ14をオフに制御するモード
では徐々に電圧VCON2をゼロに戻すように遅延制御する
ことにより、被試験IC11の電源電流Iddの状態が大電流
が流れていた状態から、静止モードに安定した後に短絡
スイッチ14をオフの状態に切替えることができる。この
結果、電流検出抵抗器Riに大きな電圧が発生することを
抑制した状態で短絡スイッチ14をオフの状態に制御する
ことができるから、制御手段15を安定に動作させること
ができる。
この発明では更に、短絡スイッチ14を141〜14nのよう
に複数設けた構成も提案するものである。このように短
絡スイッチ14を141〜14nのように複数設けることにより
被試験IC11の電源端子11Bと短絡スイッチ141〜14nとの
間を接続する配線に発生するインダクタンス成分を小さ
くすることができる。短絡スイッチ141〜14nの数をＮ個
とした場合、インダクタンス成分は短絡スイッチを１個
とした場合の1/Nにすることができる。このように、イ
ンダクタンス成分を小さくできることにより、被試験IC
11を動作させ、短絡スイッチ141〜14nに比較的大きい電
流を流しても、インダクタンス成分により発生する例え
ばスパイクノイズ等の発生が抑えられ、被試験IC11が破
損する事故を防止する利点が得られる。
に複数設けた構成も提案するものである。このように短
絡スイッチ14を141〜14nのように複数設けることにより
被試験IC11の電源端子11Bと短絡スイッチ141〜14nとの
間を接続する配線に発生するインダクタンス成分を小さ
くすることができる。短絡スイッチ141〜14nの数をＮ個
とした場合、インダクタンス成分は短絡スイッチを１個
とした場合の1/Nにすることができる。このように、イ
ンダクタンス成分を小さくできることにより、被試験IC
11を動作させ、短絡スイッチ141〜14nに比較的大きい電
流を流しても、インダクタンス成分により発生する例え
ばスパイクノイズ等の発生が抑えられ、被試験IC11が破
損する事故を防止する利点が得られる。
第３図に複数の短絡スイッチ141〜14nを配置する構造
を示す。この例では被試験IC11を装着するICソケット18
の周囲に複数の短絡スイッチ141〜14nを配置し、各短絡
スイッチ141〜14nに対する配線長を可及的に短くするよ
うにした場合を示す。
を示す。この例では被試験IC11を装着するICソケット18
の周囲に複数の短絡スイッチ141〜14nを配置し、各短絡
スイッチ141〜14nに対する配線長を可及的に短くするよ
うにした場合を示す。
電流検出抵抗器Riは第１図に示す例ではRi1とRi2の２
本設け、これら２本の電流検出抵抗器Ri1とRi2をレンジ
切替スイッチ22A,22Bを通じて選択的に共通電位点COMに
接続する構造とした場合を示す。このレンジ切替スイッ
チ22Aと22Bのゲートに端子TX2とTX3からレンジ信号１と
レンジ信号２を与え、何れか一方をオンの状態に制御す
ることにより、電流検出抵抗器Ri1とRi2を選択的に電源
端子11Bと共通電位点COMとの間に接続する。
本設け、これら２本の電流検出抵抗器Ri1とRi2をレンジ
切替スイッチ22A,22Bを通じて選択的に共通電位点COMに
接続する構造とした場合を示す。このレンジ切替スイッ
チ22Aと22Bのゲートに端子TX2とTX3からレンジ信号１と
レンジ信号２を与え、何れか一方をオンの状態に制御す
ることにより、電流検出抵抗器Ri1とRi2を選択的に電源
端子11Bと共通電位点COMとの間に接続する。
23はレンジ信号１とレンジ信号２をレンジ切替スイッ
チ22Aと22Bに供給する信号に適した信号に変換するコー
ド変換手段を示す。レンジ信号１とレンジ信号２は電流
測定手段13に設けたメモリ13Cの入力端子DY,DZに入力
し、レンジの選択状態をメモリ13Cに記憶させる。ま
た、24は遅延制御手段16から出力される制御電圧VCON2
を電流測定手段13に設けたメモリ13Cに書き込むための
信号に変換するレベル変換手段を示す。
チ22Aと22Bに供給する信号に適した信号に変換するコー
ド変換手段を示す。レンジ信号１とレンジ信号２は電流
測定手段13に設けたメモリ13Cの入力端子DY,DZに入力
し、レンジの選択状態をメモリ13Cに記憶させる。ま
た、24は遅延制御手段16から出力される制御電圧VCON2
を電流測定手段13に設けたメモリ13Cに書き込むための
信号に変換するレベル変換手段を示す。
電流測定手段13はこの例では、電流検出抵抗器Ri1.R
i2に発生する電圧をAD変換するAD変換器13Bと、このAD
変換器13BでAD変換した電圧値を取込んで記憶するメモ
リ13Cと、メモリ13CとAD変換器13Bを制御するコントロ
ーラ13Dとによって構成することができる。このコント
ローラ13Dは第２図に示したように、複数のスタート信
号S1,S2,S3が与えられ、このスタート信号S1,S2,S3によ
って電流検出抵抗Ri1又はRi2に発生する電圧を、複数回
にわたってAD変換して取り込むように制御する動作を実
行する。
i2に発生する電圧をAD変換するAD変換器13Bと、このAD
変換器13BでAD変換した電圧値を取込んで記憶するメモ
リ13Cと、メモリ13CとAD変換器13Bを制御するコントロ
ーラ13Dとによって構成することができる。このコント
ローラ13Dは第２図に示したように、複数のスタート信
号S1,S2,S3が与えられ、このスタート信号S1,S2,S3によ
って電流検出抵抗Ri1又はRi2に発生する電圧を、複数回
にわたってAD変換して取り込むように制御する動作を実
行する。
メモリ13Cに取り込んだ各サンプルデータは判定手段2
5に読み出され、各サンプル毎の差を算出する。この差
の値が予め定めた値以上に発生した場合は電流検出抵抗
器Ri1又はRi2に流れる電流値が大きいと判定し、不良品
と判定させる。各サンプル値の差の値が設定値より小さ
ければ電流検出抵抗器Ri1又はRi2に流れる電流値が小さ
いと判定し、良品と判定する。この判定動作は第２図に
示すように、被試験IC11に各種のパターン信号を与え、
あらゆる静止モードについて実行される。
5に読み出され、各サンプル毎の差を算出する。この差
の値が予め定めた値以上に発生した場合は電流検出抵抗
器Ri1又はRi2に流れる電流値が大きいと判定し、不良品
と判定させる。各サンプル値の差の値が設定値より小さ
ければ電流検出抵抗器Ri1又はRi2に流れる電流値が小さ
いと判定し、良品と判定する。この判定動作は第２図に
示すように、被試験IC11に各種のパターン信号を与え、
あらゆる静止モードについて実行される。
第２図に示すテスト周期T1の静止モードでは端子11B
に発生する電圧Vssが小さいから良品と判定される。
に発生する電圧Vssが小さいから良品と判定される。
テスト周期T2では短絡スイッチ141〜14nがオフの状態
に戻る際に、被試験IC11を流れる電流Iddが静止モード
の電流値より大きいために電圧Vssが急上昇し、この電
圧Vssの上昇を制御手段15が検出してＬ論理信号（第２
図Ｆ）を出力したために、短絡スイッチ141〜14nをオン
の状態に戻し、電圧Vssの上昇を抑えた場合を示す。こ
の場合にはメモリ13Cの入力端子DXにＨ論理の信号ERR
（第２図Ｉ）が書き込まれるから、この信号ERRが読出
されたテスト周期は不良と判定する。
に戻る際に、被試験IC11を流れる電流Iddが静止モード
の電流値より大きいために電圧Vssが急上昇し、この電
圧Vssの上昇を制御手段15が検出してＬ論理信号（第２
図Ｆ）を出力したために、短絡スイッチ141〜14nをオン
の状態に戻し、電圧Vssの上昇を抑えた場合を示す。こ
の場合にはメモリ13Cの入力端子DXにＨ論理の信号ERR
（第２図Ｉ）が書き込まれるから、この信号ERRが読出
されたテスト周期は不良と判定する。
テスト周期T3では電源端子11Bの電圧VSSの上昇率が規
定値より高く、最終の電流値（長時間掛けて電流Iddが
安定する値）が規定値より大きいと判定した場合を示
す。
定値より高く、最終の電流値（長時間掛けて電流Iddが
安定する値）が規定値より大きいと判定した場合を示
す。
産業上の利用可能性 以上説明したように、この発明によれば制御手段15と
遅延制御手段16を設けた点と、更に短絡スイッチを複数
設けた構成により被試験IC11を破損させるような事故を
起こすことなく安全に静止モードにおける電流値を測定
することができる。
遅延制御手段16を設けた点と、更に短絡スイッチを複数
設けた構成により被試験IC11を破損させるような事故を
起こすことなく安全に静止モードにおける電流値を測定
することができる。
更に、静止モードにおける電流の増加を複数回にわた
ってAD変換して取り込み、その各サンプルの差を求めて
毎回の増加量を求め、最終値を予測する方法を採ったか
ら、短絡スイッチがオフの状態に戻った時点から、わず
かな時間で良否を判定することができる。
ってAD変換して取り込み、その各サンプルの差を求めて
毎回の増加量を求め、最終値を予測する方法を採ったか
ら、短絡スイッチがオフの状態に戻った時点から、わず
かな時間で良否を判定することができる。
従って、多量のICを短時間に試験することができる利
点も得られ、IC製造会社において利用することによりそ
の効果が発揮される。
点も得られ、IC製造会社において利用することによりそ
の効果が発揮される。
Claims (4)
- 【請求項１】A.被試験ICの電流が流出する側の電源端子
と共通電位点との間に電流検出抵抗器を接続し、この電
流検出抵抗器と並列に短絡スイッチを接続し、上記被試
験ICが大電流を消費する状態ではその大電流を上記短絡
スイッチによってバイパスすると共に、上記短絡スイッ
チがオフの状態で上記電流検出抵抗器に発生する電圧を
測定し、この電圧値により上記被試験ICの静止時におけ
る電流を測定し、その電流値が所定値以下であるか否か
によりICの良否を判定するIC試験装置において、 B.上記短絡スイッチをオフの状態に制御する制御モード
において、上記電流検出抵抗器に発生する電圧が所定値
以上に上昇することを検出して上記短絡スイッチをオン
の状態に戻す制御を行う制御手段と、 C.上記短絡スイッチをオンの状態からオフの状態に制御
する制御回路に設けられ、上記短絡スイッチがオフに反
転する動作を遅延させ徐々にオフの状態に変化させる遅
延制御手段と、 を設けた構成としたことを特徴とするIC試験装置。 - 【請求項２】請求項１記載のIC試験装置において、上記
短絡スイッチを並列に複数設けた構成としたことを特徴
とするIC試験装置。 - 【請求項３】請求項１又は２記載のIC試験装置の何れか
において、抵抗値が異なる電流検出抵抗器を並列に複数
設け、これら複数の電流検出抵抗器に直列にレンジ切替
スイッチを接続し、このレンジ切替スイッチを選択的に
オンの状態に制御することにより、電流測定レンジを切
替ることができるように構成したことを特徴とするIC試
験装置。 - 【請求項４】請求項１乃至３に記載のIC試験装置の何れ
かにおいて、上記短絡スイッチがオフに制御されている
状態で上記電流検出抵抗器に発する電圧を一定時間間隔
でサンプリングし、そのサンプル値の変化量が所定値以
上ある場合に上記被試験ICを不良、所定値以下である場
合を良と判定する判定手段を設けた構成としたことを特
徴とするIC試験装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP1997/004227 WO1999027375A1 (fr) | 1997-11-20 | 1997-11-20 | Dispositif de test de circuits integres |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3139553B2 true JP3139553B2 (ja) | 2001-03-05 |
Family
ID=14181508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11528107A Expired - Fee Related JP3139553B2 (ja) | 1997-11-20 | 1997-11-20 | Ｉｃ試験装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6323668B1 (ja) |
| JP (1) | JP3139553B2 (ja) |
| CN (1) | CN1171092C (ja) |
| DE (2) | DE19782246B4 (ja) |
| GB (1) | GB2338311B (ja) |
| TW (1) | TW356527B (ja) |
| WO (1) | WO1999027375A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6498507B1 (en) * | 2000-04-20 | 2002-12-24 | Analog Devices, Inc. | Circuit for testing an integrated circuit |
| DE10248982B4 (de) * | 2002-08-30 | 2006-10-26 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Überwachung der Stromaufnahme einer Schaltungsanordnung |
| CN100365786C (zh) * | 2002-12-31 | 2008-01-30 | 上海贝岭股份有限公司 | 双极集成电路中硅材料质量的检测方法 |
| US7123104B2 (en) * | 2003-08-20 | 2006-10-17 | Hewlett-Packard Development Company, L.P. | System and method for measuring current |
| KR100708329B1 (ko) * | 2004-10-14 | 2007-04-17 | 요코가와 덴키 가부시키가이샤 | Ｉｃ 테스터 |
| JPWO2006054435A1 (ja) * | 2004-11-16 | 2008-05-29 | 株式会社アドバンテスト | 試験装置 |
| JP5124904B2 (ja) * | 2005-03-14 | 2013-01-23 | 日本電気株式会社 | 半導体試験方法及び半導体装置 |
| JP4955250B2 (ja) * | 2005-10-14 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置及びそのテスト方法 |
| US8242629B2 (en) * | 2009-02-03 | 2012-08-14 | Transistor Devices, Inc. | Hybrid load systems including a dynamic electronic load and passive resistive load modules |
| US8278960B2 (en) * | 2009-06-19 | 2012-10-02 | Freescale Semiconductor, Inc. | Method and circuit for measuring quiescent current |
| US7952361B2 (en) * | 2009-07-14 | 2011-05-31 | Advantest Corporation | Test apparatus |
| WO2011010349A1 (ja) * | 2009-07-23 | 2011-01-27 | 株式会社アドバンテスト | 試験装置 |
| US20110031984A1 (en) * | 2009-07-14 | 2011-02-10 | Advantest Corporation | Test apparatus |
| US8558560B2 (en) * | 2009-07-23 | 2013-10-15 | Advantest Corporation | Test apparatus, additional circuit and test board for judgment based on peak current |
| US8558559B2 (en) * | 2009-07-23 | 2013-10-15 | Advantest Corporation | Test apparatus, additional circuit and test board for calculating load current of a device under test |
| JP5363437B2 (ja) * | 2010-09-08 | 2013-12-11 | 株式会社アドバンテスト | 試験装置 |
| US20130257447A1 (en) * | 2010-12-16 | 2013-10-03 | Panasonic Corporation | Portable electronic device |
| CN105207469B (zh) * | 2015-10-27 | 2018-02-13 | 杭州万高科技股份有限公司 | 一种ic验证工具的电源 |
| US11668733B2 (en) * | 2018-11-09 | 2023-06-06 | Keithley Instruments, Llc | Multi-stage current measurement architecture |
| KR20200089059A (ko) * | 2019-01-16 | 2020-07-24 | 삼성전기주식회사 | 기판 배선 쇼트 검출 장치 및 방법 |
| TWI736201B (zh) * | 2020-04-01 | 2021-08-11 | 美商第一檢測有限公司 | 晶片測試電路及其測試方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160487A (ja) * | 1984-01-31 | 1985-08-22 | Toshiba Corp | 光学的文字読取装置 |
| GB2159698A (en) * | 1984-05-08 | 1985-12-11 | Alphaplan Ltd | Cleaning device |
| JPS6170777A (ja) | 1984-09-13 | 1986-04-11 | Matsushita Electric Ind Co Ltd | レ−ザダイオ−ド駆動回路 |
| JPS6170777U (ja) * | 1984-10-15 | 1986-05-14 | ||
| JPS61228369A (ja) * | 1985-04-02 | 1986-10-11 | Hitachi Electronics Eng Co Ltd | Ｉｃ検査システム |
| JPH0611510Y2 (ja) * | 1986-07-21 | 1994-03-23 | 株式会社アドバンテスト | 電圧印加電流測定装置 |
| NL8900050A (nl) * | 1989-01-10 | 1990-08-01 | Philips Nv | Inrichting voor het meten van een ruststroom van een geintegreerde monolitische digitale schakeling, geintegreerde monolitische digitale schakeling voorzien van een dergelijke inrichting en testapparaat voorzien van een dergelijke inrichting. |
| JPH06160487A (ja) * | 1992-11-17 | 1994-06-07 | Nippon Telegr & Teleph Corp <Ntt> | Ｃｍｏｓ型集積回路のテストパターンおよび試験方法，テストパターンの作成方法 |
| JPH07159496A (ja) * | 1993-10-12 | 1995-06-23 | At & T Global Inf Solutions Internatl Inc | 集積回路の検査のための装置及びその方法 |
| JP3398755B2 (ja) * | 1995-09-11 | 2003-04-21 | 株式会社アドバンテスト | Ｉｃテスタの電流測定装置 |
| US5917331A (en) * | 1995-10-23 | 1999-06-29 | Megatest Corporation | Integrated circuit test method and structure |
| DE19611520A1 (de) * | 1996-03-23 | 1997-09-25 | Bosch Gmbh Robert | System zum Test eines in einem Steuergerät eingebauten Rechners |
-
1997
- 1997-11-20 WO PCT/JP1997/004227 patent/WO1999027375A1/ja active IP Right Grant
- 1997-11-20 JP JP11528107A patent/JP3139553B2/ja not_active Expired - Fee Related
- 1997-11-20 GB GB9916835A patent/GB2338311B/en not_active Expired - Fee Related
- 1997-11-20 DE DE19782246A patent/DE19782246B4/de not_active Expired - Fee Related
- 1997-11-20 DE DE19782246T patent/DE19782246T1/de active Pending
- 1997-11-20 CN CNB971813477A patent/CN1171092C/zh not_active Expired - Fee Related
- 1997-11-20 US US09/355,118 patent/US6323668B1/en not_active Expired - Fee Related
- 1997-12-12 TW TW086118801A patent/TW356527B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| CN1171092C (zh) | 2004-10-13 |
| US6323668B1 (en) | 2001-11-27 |
| WO1999027375A1 (fr) | 1999-06-03 |
| GB2338311B (en) | 2002-04-17 |
| CN1244923A (zh) | 2000-02-16 |
| TW356527B (en) | 1999-04-21 |
| DE19782246T1 (de) | 2000-01-05 |
| DE19782246B4 (de) | 2008-04-10 |
| GB9916835D0 (en) | 1999-09-22 |
| GB2338311A (en) | 1999-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3139553B2 (ja) | Ｉｃ試験装置 | |
| US5731700A (en) | Quiescent power supply current test method and apparatus for integrated circuits | |
| US7339390B2 (en) | Systems and methods for controlling of electro-migration | |
| US6118293A (en) | High resolution (quiescent) supply current system (IDD monitor) | |
| US7839158B2 (en) | Method of detecting abnormality in burn-in apparatus | |
| US6215324B1 (en) | Dynamic burn-in test equipment | |
| JPH0954140A (ja) | 半導体集積回路のテスト方法および装置 | |
| US7280333B2 (en) | Method and device for short circuit or open load detection | |
| US7317324B2 (en) | Semiconductor integrated circuit testing device and method | |
| JP5375438B2 (ja) | 劣化検出回路、劣化検出システム及び劣化検出方法 | |
| JP3233557B2 (ja) | 半導体集積回路の閾値特性測定方法および装置 | |
| KR100561557B1 (ko) | 누설 전류 보상회로를 구비하는 테스터 모듈, 집적회로 테스터 및 그 조작 방법 | |
| US7116239B2 (en) | Current sense components failure detection in a multi-phase power system | |
| JP2003185716A (ja) | 半導体試験装置のデバイス用電源制御方法及びデバイス用電源装置 | |
| KR100352032B1 (ko) | Ｉｃ 시험장치 | |
| JPH0645909Y2 (ja) | Ｉｃ試験装置 | |
| JPH0611510Y2 (ja) | 電圧印加電流測定装置 | |
| KR100614646B1 (ko) | 내장형 전류 감지 회로 및 그것의 전류 테스팅 방법 | |
| JP3481402B2 (ja) | 論理集積回路の試験装置 | |
| RU2307367C1 (ru) | Вспомогательный блок для индикации контакта измерительного прибора с проверяемым объектом | |
| JP2001053232A (ja) | 半導体集積回路及びそのテスト方法 | |
| EP0216276A2 (en) | Semiconductor logic tester with fast-recovery power supply | |
| SU1739325A1 (ru) | Способ контрол КМОП интегральных схем статических ОЗУ и устройство дл его осуществлени | |
| KR930007965Y1 (ko) | 동작전류에 의한 집적회로 고장검출회로 | |
| JPH0694786A (ja) | バーンイン装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |