JPH0349463Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、入力電圧をそのまま出力電圧として
発生することの出来る電圧フオロア回路に関し、
特に前段回路との整合度合が改善された電圧フオ
ロア回路に関する。[Detailed description of the invention] (a) Industrial application field The present invention relates to a voltage follower circuit that can directly generate an input voltage as an output voltage.
In particular, the present invention relates to a voltage follower circuit with an improved degree of matching with a preceding circuit.

(ロ) 従来技術 従来の電圧フオロア回路としては、特公昭58−
24042号の第１図に示される如き差動増幅器型の
ものが知られている。前記差動増幅器型の電圧フ
オロア回路は、エミツタが共通接続された一対の
トランジスタのコレクタ間に電流反転回路を接続
するとともに、出力端から前記一対のトランジス
タの一方のベースに負帰還をかけた構成であり、
入力端子に印加される入力電圧と等しい値の出力
電圧を出力端子に発生させるものである。しかし
ながら、前記電圧フオロア回路は、入力インピー
ダンスがあまり高くなく、高入力インピーダンス
であることを要求される回路、例えば演算増幅器
の入力回路に使用するに適したものではなかつ
た。(b) Prior art As a conventional voltage follower circuit, the
A differential amplifier type as shown in FIG. 1 of No. 24042 is known. The differential amplifier type voltage follower circuit has a configuration in which a current inversion circuit is connected between the collectors of a pair of transistors whose emitters are commonly connected, and negative feedback is applied from the output terminal to the base of one of the pair of transistors. and
This generates an output voltage at the output terminal that is equal to the input voltage applied to the input terminal. However, the voltage follower circuit does not have a very high input impedance and is not suitable for use in a circuit that requires a high input impedance, such as an input circuit of an operational amplifier.

入力インピーダンスを高める方法としては、差
動接続される一対のトランジスタをダーリントン
接続型にする方法がある。第１図は、その様な電
圧フオロア回路を示すもので、１及び２はエミツ
タが共通に第１電流源３に接続された第１及び第
２トランジスタ、４は前記第１トランジスタ１と
ダーリントン接続された第３トランジスタ、５は
前記第２トランジスタ２とダーリントン接続され
た第４トランジスタ、６は前記第１及び第２トラ
ンジスタ１及び２のコレクタ間に接続された電流
反転回路、７及び８はダーリントン接続された第
１及び第２出力トランジスタ、及び９は出力端子
１０に接続された第２電流源である。 As a method of increasing the input impedance, there is a method of using a pair of differentially connected transistors in a Darlington connection type. FIG. 1 shows such a voltage follower circuit, in which 1 and 2 are first and second transistors whose emitters are commonly connected to the first current source 3, and 4 is Darlington connected to the first transistor 1. 5 is a fourth transistor connected to the second transistor 2, 6 is a current inversion circuit connected between the collectors of the first and second transistors 1 and 2, and 7 and 8 are Darlington connected. The first and second output transistors are connected, and 9 is a second current source connected to the output terminal 10.

しかして、第１図の回路は、入力端子１１に印
加される入力電圧と等しい出力電圧を出力端子１
０に発生させることが出来るので、電圧フオロア
回路として作動する。また、第１及び第３トラン
ジスタ１及び４がダーリントン接続されている
為、入力インピーダンスを十分高くすることが出
来る。 The circuit of FIG. 1 outputs an output voltage equal to the input voltage applied to the input terminal 11 to the output terminal 11.
Since it can be generated at 0, it operates as a voltage follower circuit. Furthermore, since the first and third transistors 1 and 4 are Darlington-connected, the input impedance can be made sufficiently high.

しかしながら、第１図の電圧フオロア回路は、
入出力端子間の直流オフセツト電圧が大きく、か
つ前記オフセツト電圧が電源電圧に依存して変化
するという欠点を有している。すなわち、第１図
においては、第１及び第２トランジスタ１及び２
のコレクタ電圧が異る為、アーリー効果により前
記第１及び第２トランジスタ１及び２のベース電
流に差が生じる。そして、前記第１及び第２トラ
ンジスタ１及び２のベース電流は、それぞれ第３
及び第４トランジスタ４及び５のエミツタ電流に
よつて供給され、その絶対値が小である為、前記
第３及び第４トランジスタ４及び５は微少電流領
域で動作していることになる。一般に、微少電流
領域の動作においては、エミツタ電流に差がある
と、ベース・エミツタ間電圧の差も大となること
が知られているが、前記第３及び第４トランジス
タ４及び５のエミツタ電流の差は、ベース・エミ
ツタ間電圧の大きな差を招き、これが第１図の電
圧フオロア回路のオフセツト電圧となつていた。
また、電源電圧が変化すると、第１及び第２トラ
ンジスタ１及び２のコレクタ電圧も変化し、両コ
レクタ電圧の差電圧も変化する。その為、第１図
の電圧フオロア回路は、電源電圧の変化に依存す
るオフセツト電圧を有するものであつた。 However, the voltage follower circuit of FIG.
It has the disadvantage that the DC offset voltage between the input and output terminals is large and that the offset voltage changes depending on the power supply voltage. That is, in FIG. 1, the first and second transistors 1 and 2
Since the collector voltages of the first and second transistors 1 and 2 are different, a difference occurs in the base currents of the first and second transistors 1 and 2 due to the Early effect. The base currents of the first and second transistors 1 and 2 are respectively
Since the absolute value of the current is small, the third and fourth transistors 4 and 5 operate in a very small current region. Generally, it is known that in operation in a small current region, if there is a difference in emitter current, the difference in base-emitter voltage also becomes large; however, the emitter current of the third and fourth transistors 4 and 5 This difference in voltage results in a large difference in base-emitter voltage, which becomes the offset voltage of the voltage follower circuit shown in FIG.
Furthermore, when the power supply voltage changes, the collector voltages of the first and second transistors 1 and 2 also change, and the differential voltage between the two collector voltages also changes. Therefore, the voltage follower circuit shown in FIG. 1 has an offset voltage that depends on changes in the power supply voltage.

(ハ) 考案の目的 本考案は、上述の点に鑑み成されたもので、高
入力インピーダンスでかつオフセツト電圧の無い
電圧フオロア回路を提供せんとするものである。(c) Purpose of the invention The present invention has been made in view of the above points, and aims to provide a voltage follower circuit with high input impedance and no offset voltage.

(ニ) 考案の構成 本考案に係る電圧フオロア回路は、エミツタが
共通に第１電流源に接続された第１及び第２トラ
ンジスタと、該第１及び第２トランジスタのコレ
クタ間に接続された電流反転回路と、ベースが前
記第１トランジスタのベースに、エミツタが第２
定電流源に、コレクタが前記第２トランジスタの
コレクタ電圧と略等しい電圧を有する点に接続さ
れた第３トランジスタと、ベースが前記第２トラ
ンジスタのベースに、エミツタが第３電流源に、
コレクタが前記第１トランジスタのコレクタ電圧
と略等しい電圧を有する点に接続された第４トラ
ンジスタと、前記第１及び第３トランジスタのベ
ース電流を供給する第５トランジスタと、前記第
２及び第４トランジスタのベース電流を供給する
第６トランジスタとによつて構成される。(d) Structure of the invention The voltage follower circuit according to the invention includes first and second transistors whose emitters are commonly connected to a first current source, and a current connected between the collectors of the first and second transistors. an inverting circuit, the base of which is connected to the base of the first transistor, and the emitter of which is connected to the second transistor;
a third transistor connected to a constant current source, a collector connected to a point having a voltage substantially equal to the collector voltage of the second transistor, a base connected to the base of the second transistor, an emitter connected to a third current source;
a fourth transistor whose collector is connected to a point having a voltage substantially equal to the collector voltage of the first transistor; a fifth transistor that supplies base current to the first and third transistors; and the second and fourth transistors. and a sixth transistor that supplies a base current of .

(ホ) 実施例 第２図は、本考案の一実施例を示す回路図で、
１２及び１３はエミツタが共通に第１電流源１４
に接続された第１及び第２トランジスタ、１５は
ダイオード接続されたトランジスタ１６とベース
及びエミツタが前記トランジスタ１６と共通接続
されたトランジスタ１７とから成り、入力端が前
記第１トランジスタ１２のコレクタに、出力端が
前記第２トランジスタ１３のコレクタにそれぞれ
接続された電流反転回路、１８はベースが前記第
１トランジスタ１２のベースに、エミツタが第２
電流源１９に、コレクタが前記第１トランジスタ
１３のコレクタにそれぞれ接続された第３トラン
ジスタ、２０はベースが前記第２トランジスタ１
３のベースに、エミツタが第３電流源２１に、コ
レクタが前記第１トランジスタ１２のコレクタに
それぞれ接続された第４トランジスタ、２２はベ
ースが入力端子２３に、エミツタが前記第１及び
第３トランジスタ１２及び１８の共通ベースに接
続された第５トランジスタ、２４はベースが出力
端子２５に、エミツタが前記第２及び第４トラン
ジスタ１３及び２０の共通ベースに接続された第
６トランジスタ、２６及び２７はダーリントン接
続された第１及び第２出力トランジスタ、２８は
出力端子２５に接続された第４電流源である。(E) Embodiment Figure 2 is a circuit diagram showing an embodiment of the present invention.
12 and 13 have common emitters connected to the first current source 14
The first and second transistors 15 are connected to a diode-connected transistor 16 and a transistor 17 whose base and emitter are commonly connected to the transistor 16, and whose input terminal is connected to the collector of the first transistor 12. A current inverting circuit 18 has an output terminal connected to the collector of the second transistor 13, a base of which is connected to the base of the first transistor 12, and an emitter of which is connected to the second transistor.
a current source 19, a third transistor whose collector is connected to the collector of the first transistor 13; and a third transistor 20 whose base is connected to the second transistor 1;
A fourth transistor 22 has a base connected to the input terminal 23, an emitter connected to the third current source 21, and a collector connected to the collector of the first transistor 12, a base connected to the input terminal 23, and an emitter connected to the first and third transistors. A fifth transistor 24 is connected to the common base of the second and fourth transistors 13 and 20; 24 is a sixth transistor whose base is connected to the output terminal 25; and a sixth transistor whose emitter is connected to the common base of the second and fourth transistors 13 and 20; Darlington connected first and second output transistors 28 are a fourth current source connected to output terminal 25.

第２図において、第１乃至第６トランジスタ１
２乃至２４は、等しい特性となる様に設計されて
いる。これは、前記第１乃至第６トランジスタ１
２乃至２４を単一の集積回路基板上に近接して配
置することにより容易に実現出来る。また、第２
及び第３電流源１９及び２１に流れる電流は、第
１電流源１４に流れるI₀の1/2に設定されている。 In FIG. 2, the first to sixth transistors 1
2 to 24 are designed to have equal characteristics. This corresponds to the first to sixth transistors 1
This can be easily realized by arranging 2 to 24 in close proximity on a single integrated circuit board. Also, the second
The current flowing through the third current sources 19 and 21 is set to 1/2 of I ₀ flowing through the first current source 14 .

いま、入力端子２３にV₁の直流バイアス電圧
が印加されているとすれば、第１トランジスタ１
２のベース電圧はV₁−V_BE5（ただし、V_BE5は第５
トランジスタ２２のベース・エミツタ間電圧）、
エミツタ電圧はV₁−V_BE5−V_BE1（ただし、V_BE1は
第１トランジスタ１２のベース・エミツタ間電
圧）となる。また出力端子２５に得られる出力電
圧をV₂とすれば、第２トランジスタ１３のベー
ス電圧はV₂−V_BE6（ただし、V_BE6は第６トランジ
スタ２４のベース・エミツタ間電圧）、エミツタ
電圧はV₂−V_BE6−V_BE2（ただし、V_BE2は第２トラ
ンジスタ１３のベース・エミツタ間電圧）とな
る。そして、第１及び第２トランジスタ１２及び
１３のエミツタは共通接続されているから、その
エミツタ電圧は等しく、結局次式が成立する。 Now, if a DC bias voltage of V ₁ is applied to the input terminal 23, the first transistor 1
The base voltage of 2 is V ₁ −V _BE5 (however, V _BE5 is the 5th
base-emitter voltage of transistor 22),
The emitter voltage is V ₁ −V _BE5 −V _BE1 (where V _BE1 is the base-emitter voltage of the first transistor 12). Further, if the output voltage obtained at the output terminal 25 is V ₂ , then the base voltage of the second transistor 13 is V ₂ −V _BE6 (however, V _BE6 is the base-emitter voltage of the sixth transistor 24), and the emitter voltage is V ₂ −V _BE6 −V _BE2 (where V _BE2 is the base-emitter voltage of the second transistor 13). Since the emitters of the first and second transistors 12 and 13 are commonly connected, their emitter voltages are equal, and the following equation holds true.

V₁−V_BE5−V_BE1＝V₂−V_BE6−V_BE2 ……(1) ところで、第１及び第４トランジスタ１２及び
２０のコレクタは共通接続されているので、その
コレクタ電圧は等しく、同様に第２及び第３トラ
ンジスタ１３及び１８のコレクタ電圧も等しい。
また、電流反転回路１５の帰還作用により、第１
及び第４トランジスタ１２及び２０のコレクタ電
流の和電流と、第２及び第３トランジスタ１３及
び１８のコレクタ電流の和電流とは、等しくI₀と
なり、第４トランジスタ２０のコレクタ電流（＝
エミツタ電流）は第３電流源２１に流れる電流
I₀／２に等しく、第３トランジスタ１８のコレクタ 電流（＝エミツタ電流）は第２電流源１９に流れ
る電流I₀／２に等しいから、結局、第１及び第２ト ランジスタ１２及び１３のエミツタ電流も等しく
I₀／２となり、該第１及び第２トランジスタ１２及 び１３のベース・エミツタ間電圧V_BE1及びV_BE2が
等しくなる。いま、V_BE1＝V_BE2とおけば、第(1)式
は、 V₁−V_BE5＝V₂−V_BE6 ……(2) となる。更に、先に述べた関係がある為、第１及
び第４トランジスタ１２及び２０のベース電流
I_B1及びI_B2は等しい値となり、第２及び第３トラ
ンジスタ１３及び１８のベース電流I_B2及びI_B3も
等しい値となる。従つて、第５トランジスタ２２
のエミツタ電流I_E5（＝I_B1＋I_B3）と第６トランジス
タ２４のエミツタ電流I_E6（＝I_B2＋I_B4）も等しい値
となり、その結果、第５及び第６トランジスタ２
２及び２４のベース・エミツタ間電圧V_BE5及び
V_BE6が等しくなる。いま、V_BE5＝V_BE6とおけば、
第(2)式は、 V₁＝V₂ ……(3) となり、第２図の電圧フオロア回路においては、
入出力間のオフセツト電圧が零になる。 V ₁ −V _BE5 −V _BE1 =V ₂ −V _BE6 −V _BE2 ...(1) By the way, since the collectors of the first and fourth transistors 12 and 20 are commonly connected, their collector voltages are equal and the same The collector voltages of the second and third transistors 13 and 18 are also equal.
Also, due to the feedback effect of the current inversion circuit 15 , the first
The sum of the collector currents of the fourth transistors 12 and 20 and the sum of the collector currents of the second and third transistors 13 and 18 are equal to I ₀ , and the collector current of the fourth transistor 20 (=
The emitter current) is the current flowing through the third current source 21.
Since the collector current (=emitter current) of the third transistor 18 is equal to the current I ₀ /2 flowing to the second current source 19, the emitter current of the first and second transistors 12 _and 13 is equal to I 0 /2. equally
I ₀ /2, and the base-emitter voltages V _BE1 and V _BE2 of the first and second transistors 12 and 13 are equal. Now, if we set V _BE1 = V _BE2 , equation (1) becomes V ₁ −V _BE5 =V ₂ −V _BE6 ...(2). Furthermore, because of the relationship mentioned above, the base currents of the first and fourth transistors 12 and 20
I _B1 and I _B2 have equal values, and base currents I _B2 and I _B3 of the second and third transistors 13 and 18 also have equal values. Therefore, the fifth transistor 22
The emitter current I _E5 (= I _B1 + I _B3 ) of the sixth transistor 24 and the emitter current I E6 (= I B2 + I _B4 ) of the sixth transistor 24 also have the same value, and as a result, the emitter current I _E6 (= I _B2 + I B4 ) of the fifth and sixth transistor 24
2 and 24 base-emitter voltage V _BE5 and
V _BE6 becomes equal. Now, if we set V _BE5 = V _BE6 ,
Equation (2) becomes V ₁ = V ₂ ...(3), and in the voltage follower circuit of Fig. 2,
The offset voltage between input and output becomes zero.

更に、第２図の電圧フオロア回路は、電源電圧
の変化があつてもオフセツト電圧を生じない。す
なわち、電源電圧が変化しても、第１及び第４ト
ランジスタ１２及び２０のコレクタ電圧に差を生
じず、第２及び第３トランジスタ１３及び１８の
コレクタ電圧にも差を生じないので、第１及び第
４トランジスタ１２及び２０のベース電流が等し
い値を保ち、第２及び第３トランジスタ１３及び
１８のベース電流も等しい値を保つ。その為、第
５及び第６トランジスタ２２及び２４のエミツタ
電流も等しくなり、オフセツト電圧を生じない。 Furthermore, the voltage follower circuit of FIG. 2 does not produce an offset voltage even when the power supply voltage changes. That is, even if the power supply voltage changes, there will be no difference in the collector voltages of the first and fourth transistors 12 and 20, and there will be no difference in the collector voltages of the second and third transistors 13 and 18. The base currents of the fourth transistors 12 and 20 maintain the same value, and the base currents of the second and third transistors 13 and 18 also maintain the same value. Therefore, the emitter currents of the fifth and sixth transistors 22 and 24 are also equal, and no offset voltage is generated.

第３図は、本考案の別の実施例を示すもので、
第３トランジスタ１８のコレクタを第２トランジ
スタ１３のコレクタ電圧よりもV_BE（ただし、V_BE
は第１出力トランジスタ２６のベース・エミツタ
間電圧）だけ低い第１出力トランジスタ２６のエ
ミツタに、第４トランジスタ２０のコレクタを前
記第１トランジスタ１２のコレクタ電圧よりも
V_BE（ただし、V_BEは電流反転回路１５のダイオー
ド接続されたトランジスタ１６のベース・エミツ
タ間電圧）だけ高い電源（＋V_CC）に接続した点
を特徴とする。 FIG. 3 shows another embodiment of the present invention,
The _collector voltage of the third transistor 18 is lower than the collector voltage of the second transistor 13 by V _BE (however, V
is the base-emitter voltage of the first output transistor 26), and the collector of the fourth transistor 20 is connected to the emitter of the first output transistor 26, which is lower than the collector voltage of the first transistor 12.
It is characterized in that it is connected to a power supply (+V _CC ) higher by V _BE (where V _BE is the base-emitter voltage of the diode-connected transistor 16 of the current inversion circuit 15 ).

尚、第３図において、第２図と同一の回路素子
には同一の図番が付してあり、第２図の第１乃至
第４電流源１９乃至２８はトランジスタ２９乃至
３２と抵抗３３乃至３６と直流電源３７とによつ
て表わしている。 In FIG. 3, the same circuit elements as in FIG. 2 are given the same number, and the first to fourth current sources 19 to 28 in FIG. 36 and a DC power supply 37.

第２図の場合、第２及び第３電流源１９及び２
１に流れる電流に誤差を生じると、誤差電流が第
１及び第２トランジスタ１２及び１３に悪影響を
及ぼし、オフセツト電圧が生じる危険がある。例
えば、第２電流源１９に流れる電流よりも第３電
流源２０に流れる電流が△Ｉだけ大であるとすれ
ば、電流反転回路１５の出力電流が第２及び第３
トランジスタ１３及び１８のコレクタ電流の和電
流よりもΔIだけ大となり、電流△Ｉが第１出力
トランジスタ２６のベースに流入する。その為、
前記第１出力トランジスタ２６のエミツタ電流が
増加し、第２出力トランジスタ２７のエミツタ電
流も増加して、出力端子２５の電圧が上昇する。
そして、前記出力端子２５の電圧が上昇すると、
第６及び第２トランジスタ２４及び１３のエミツ
タ電流が大となり、第１トランジスタ１２のエミ
ツタ電流が小となつて回路全体が安定する。その
結果、各トランジスタのエミツタ電流が異る値に
なり、入出力間にオフセツト電圧が生じる。 In the case of FIG. 2, the second and third current sources 19 and 2
If an error occurs in the current flowing through the first and second transistors 12 and 13, there is a risk that the error current will have an adverse effect on the first and second transistors 12 and 13, causing an offset voltage. For example, if the current flowing through the third current source 20 is larger than the current flowing through the second current source 19 by ΔI, the output current of the current inverting circuit 15 is
The current becomes larger by ΔI than the sum of the collector currents of the transistors 13 and 18, and the current ΔI flows into the base of the first output transistor 26. For that reason,
The emitter current of the first output transistor 26 increases, the emitter current of the second output transistor 27 also increases, and the voltage at the output terminal 25 increases.
Then, when the voltage at the output terminal 25 increases,
The emitter currents of the sixth and second transistors 24 and 13 become large, and the emitter current of the first transistor 12 becomes small, making the entire circuit stable. As a result, the emitter current of each transistor has a different value, creating an offset voltage between the input and output.

しかしながら、第３図に示す如く、第３及び第
４トランジスタ１８及び２０のコレクタを、第２
及び第１トランジスタ１３及び１２のコレクタか
ら切離し、前記第３トランジスタ１８のコレクタ
を前記第２トランジスタ１３のコレクタ電圧と略
等しい値の電圧を有する第１出力トランジスタ２
６のエミツタに、第４トランジスタ２０のコレク
タを前記第１トランジスタ１２のコレクタ電圧と
略等しい値の電圧を有する電源（＋V_CC）に接続
すれば、第２及び第３電流源１９及び２１間の誤
差電流に起因するオフセツト電圧の発生を防止で
きる。 However, as shown in FIG. 3, the collectors of the third and fourth transistors 18 and 20 are
and a first output transistor 2 which is separated from the collectors of the first transistors 13 and 12 and has a voltage at the collector of the third transistor 18 that is approximately equal to the collector voltage of the second transistor 13;
6, and the collector of the fourth transistor 20 is connected to a power supply (+V _CC ) having a voltage approximately equal to the collector voltage of the first transistor 12, the voltage between the second and third current sources 19 and 21 is The generation of offset voltage due to error current can be prevented.

尚、第３図の場合、第１トランジスタ１２のコ
レクタ電圧と第４トランジスタ２０のコレクタ電
圧との差電圧V_BE（約0.6V）、及び第２トランジス
タ１３のコレクタ電圧と第３トランジスタ１８の
コレクタ電圧との差電圧V_BE（約0.6V）は、電源
電圧＋V_CC（約14V）に比べ十分小であるから、前
記差電圧に起因するオフセツト電圧は、無視し得
る。 In the case of FIG. 3, the difference voltage V _BE (approximately 0.6 V) between the collector voltage of the first transistor 12 and the collector voltage of the fourth transistor 20, and the collector voltage of the second transistor 13 and the collector voltage of the third transistor 18. Since the differential voltage V _BE (approximately 0.6 V) is sufficiently smaller than the power supply voltage +V _CC (approximately 14 V), the offset voltage caused by the voltage difference can be ignored.

(ヘ) 効果 以上述べた如く、本考案に依れば、高入力イン
ピーダンスで、かつオフセツト電圧の無い電圧フ
オロア回路を得ることが出来る。また、本考案に
依れば、電源電圧の変化があつてもオフセツト電
圧が生じ無い電圧フオロア回路を得ることが出来
る。(f) Effects As described above, according to the present invention, a voltage follower circuit with high input impedance and no offset voltage can be obtained. Further, according to the present invention, it is possible to obtain a voltage follower circuit that does not generate an offset voltage even when the power supply voltage changes.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は、従来の電圧フオロア回路を示す回路
図、第２図は本考案の一実施例を示す回路図、及
び第３図は本考案の別の実施例を示す回路図であ
る。 主な図番の説明、１２，１３，１８，２０，２
２，２４……第１、第２、第３、第４、第５、第
６トランジスタ、１４，１９，２１……第１、第
２、第３電流源、１５……電流反転回路。 FIG. 1 is a circuit diagram showing a conventional voltage follower circuit, FIG. 2 is a circuit diagram showing one embodiment of the present invention, and FIG. 3 is a circuit diagram showing another embodiment of the present invention. Explanation of main drawing numbers, 12, 13, 18, 20, 2
2, 24...first, second, third, fourth, fifth, sixth transistors, 14,19,21...first, second, third current sources, 15 ...current inversion circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] エミツタが共通に第１電流源に接続された第１
及び第２トランジスタと、該第１及び第２トラン
ジスタのコレクタ間に接続された電流反転回路
と、ベースが前記第１トランジスタのベースに、
エミツタが第２電流源に、コレクタが前記第２ト
ランジスタのコレクタ電圧と略等しい電圧を有す
る点にそれぞれ接続された第３トランジスタと、
ベースが前記第２トランジスタのベースに、エミ
ツタが第３電流源に、コレクタが前記第１トラン
ジスタのコレクタ電圧と略等しい電圧を有する点
にそれぞれ接続された第４トランジスタと、前記
第１及び第３トランジスタのベース電流を供給す
る第５トランジスタと、前記第２及び第４トラン
ジスタのベース電流を供給する第６トランジスタ
と、前記第２トランジスタのコレクタと前記第６
トランジスタのベースとの間に接続される出力ト
ランジスタとから成り、前記第１電流源に流れる
電流に対し、前記第２及び第３電流源に流れる電
流をそれぞれ1/2に設定するとともに、前記第５
トランジスタのベースに入力電圧を印加し、前記
第６トランジスタのベースにオフセツトの無い出
力電圧を発生する様にした電圧発生回路。 A first current source whose emitters are commonly connected to the first current source.
and a second transistor, a current inversion circuit connected between the collectors of the first and second transistors, and a base of which is connected to the base of the first transistor;
a third transistor whose emitter is connected to a second current source and whose collector is connected to a point having a voltage substantially equal to the collector voltage of the second transistor;
a fourth transistor having a base connected to the base of the second transistor, an emitter connected to a third current source, and a collector connected to a point having a voltage substantially equal to the collector voltage of the first transistor; a fifth transistor that supplies the base current of the transistor; a sixth transistor that supplies the base current of the second and fourth transistors; a collector of the second transistor and the sixth transistor;
and an output transistor connected between the base of the transistor, and the current flowing through the second and third current sources is set to 1/2 of the current flowing through the first current source. 5
A voltage generating circuit configured to apply an input voltage to the base of the transistor and generate an output voltage without offset to the base of the sixth transistor.